JP2024039842A - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2024039842A
JP2024039842A JP2022144507A JP2022144507A JP2024039842A JP 2024039842 A JP2024039842 A JP 2024039842A JP 2022144507 A JP2022144507 A JP 2022144507A JP 2022144507 A JP2022144507 A JP 2022144507A JP 2024039842 A JP2024039842 A JP 2024039842A
Authority
JP
Japan
Prior art keywords
wiring board
adhesive
semiconductor device
module
sealing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022144507A
Other languages
English (en)
Inventor
竹識 前田
哲也 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022144507A priority Critical patent/JP2024039842A/ja
Priority to CN202311096271.7A priority patent/CN117690877A/zh
Priority to US18/463,807 priority patent/US20240087970A1/en
Publication of JP2024039842A publication Critical patent/JP2024039842A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate

Abstract

【課題】半導体装置の難燃性及び吸湿リフロー性を向上させること。【解決手段】実施形態の半導体装置は、外周部に段差を有する配線基板と、前記配線基板の面上に配置される接着剤と、前記接着剤の上面に配置され、前記配線基板の前記段差より内側に実装される半導体モジュールと、前記段差と、前記接着剤の側面と、前記半導体モジュールと、を覆う封止部材と、を備え、前記段差は、前記配線基板の外側に向いた側面部と、前記側面部の下端から前記配線基板の端部に向かって広がる底面部と、を有し、前記段差の前記側面部と前記接着剤の前記側面とが、前記接着剤及び前記半導体モジュールの積層方向から見て重なるように位置する。【選択図】図１

Description

本発明の実施形態は、半導体装置、及び半導体装置の製造方法に関する。
半導体チップ等がモールドされたモジュールが半田ボールを介して配線基板上に接続され、ダイシングによって個片化された半導体装置がある。モジュールと配線基板との間には接着剤を充填する場合がある。
このとき、モジュールの端部から接着剤がはみ出すことがある。そのため、ダイシングの際に、はみ出した接着剤が半導体装置の端面に露出し、半導体装置の難燃性及び吸湿リフロー性が低下してしまうことがある。
米国特許出願公開第２０１８－１６６４９１号明細書 米国特許出願公開第２０１８－２４７８９３号明細書 米国特許出願公開第２０１６－２１１１９８号明細書
１つの実施形態は、難燃性及び吸湿リフロー性の向上が可能な半導体装置、および半導体装置の製造方法を提供することを目的とする。
実施形態の半導体装置は、外周部に段差を有する配線基板と、前記配線基板の面上に配置される接着剤と、前記接着剤の上面に配置され、前記配線基板の前記段差より内側に実装される半導体モジュールと、前記段差と、前記接着剤の側面と、前記半導体モジュールと、を覆う封止部材と、を備え、前記段差は、前記配線基板の外側に向いた側面部と、前記側面部の下端から前記配線基板の端部に向かって広がる底面部と、を有し、前記段差の前記側面部と前記接着剤の前記側面とが、前記接着剤及び前記半導体モジュールの積層方向から見て重なるように位置する。
実施形態１にかかる半導体装置の構成の一例を示す図。 実施形態１にかかる半導体装置の製造方法の手順の一部を順に例示する断面図。 実施形態１にかかる半導体装置の製造方法の手順の一部を順に例示する断面図。 比較例にかかる半導体装置の構成の一例を示す断面図。 実施形態１の変形例１にかかる半導体装置の製造方法の手順の一部を例示する断面図。 実施形態１の変形例２にかかる半導体装置の製造方法の手順の一部を例示する断面図。 実施形態１の変形例３にかかる半導体装置の製造方法の手順の一部を例示する断面図。 実施形態１の変形例４にかかる半導体装置の構成の一例を示す断面図。 実施形態１の変形例５にかかる半導体装置の構成の一例を示す断面図。 実施形態２にかかる半導体装置の構成の一例を示す断面図。 実施形態２にかかる半導体装置の製造方法の手順の一部を例示する断面図。
以下に、実施形態につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記の実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
［実施形態１］
以下、図１～図８を参照して実施形態１について詳細に説明する。
（半導体装置の構成例）
図１は、実施形態１にかかる半導体装置１の構成の一例を示す図である。図１は半導体装置１のＸＺ断面図である。
なお、本明細書では、半導体装置１の支持体２１０の側を上方とし、半導体装置１のプリント配線基板１００の側を下方とする。また、半導体装置１の上下方向をＺ方向に沿う積層方向と呼ぶ。また、Ｘ方向は、後述するプリント配線基板１００の面の向きに沿う方向であり、Ｘ方向、及びＺ方向は互いに直交する方向である。また、Ｚ軸の矢印が示す方向をＺの正方向、及びＺ軸の矢印の反対方向をＺの負方向とする。
図１に示すように、半導体装置１は、例えば１つ以上の半導体チップ２２０が封止されたパッケージとして構成され、プリント配線基板１００、モジュール２００、半田ボール３００ａ、接着剤４００ａ、及び封止部材５００ａを備える。プリント配線基板１００の面上にはモジュール２００が配置されている。プリント配線基板１００の上面とモジュール２００の下面との間には、複数の半田ボール３００ａが配置され、半田ボール３００ａを介してプリント配線基板１００とモジュール２００とが電気的に接続されている。複数の半田ボール３００ａの間には接着剤４００ａが充填されている。また、プリント配線基板１００、接着剤４００ａ、及びモジュール２００は、封止部材５００ａで覆われている。
配線基板としてのプリント配線基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）１００は、例えば絶縁層１１０と導電層１２０とが交互に複数回積層された多層基板として構成されている。また、プリント配線基板１００は、アース線１３０、及び電極１４０を備える。
絶縁層１１０は、例えばエポキシ樹脂等の熱硬化性樹脂を硬化前に含侵させた炭素繊維、グラスファイバ、またはアラミド繊維等で構成されている。
配線としての導電層１２０は、例えばＣｕ等の金属から構成されている。アース線１３０及び電極１４０もまた、例えばＣｕ等の金属から構成されている。導電層１２０は、配線パターンを有しており、プリント配線基板１００上面の電極１４０と接続されている。電極１４０は半田ボール３００ａと電気的に接続されている。プリント配線基板１００の下面に配置される図示せぬ電極は、マザーボード等を介してホストコンピュータ等と電気的に接続される。
プリント配線基板１００は、例えばＺ方向から見て矩形を有する。プリント配線基板１００の外周部は、Ｚの負方向に向かって所定位置まで掘り下げられている。これにより、プリント配線基板１００の表面には、側面部１０２及び底面部１０３を有する段差１０１が設けられる。
段差１０１の側面部１０２は、プリント配線基板１００の外側に向いた面であり、底面部１０３は、側面部１０２の下端からプリント配線基板１００の端部に向かって広がる面である。
底面部１０３の表面は、例えばプリント配線基板１００の実装面と比較して粗く加工されていてもよい。
半導体モジュールとしてのモジュール２００は、支持体２１０、複数の半導体チップ２２０、台座２３０、ワイヤ２４０、及びモールド材２５０を備える。
支持体２１０は、積層される複数の半導体チップ２２０を支持する板状部材である。支持体２１０は、図示せぬダミー配線を有するプリント配線基板、即ち例えば、エポキシ樹脂等からなる絶縁層と、金属層とから構成される。このように、支持体２１０とプリント配線基板１００とを類似の構成とすることにより、支持体２１０及びプリント配線基板１００の熱による膨張率は同等程度となる。Ｚ方向に対向して配置される支持体２１０及びプリント配線基板１００の熱による膨張率が略等しいことから、それぞれの膨張及び収縮による応力が抑制され、結果として半導体装置１の反り等が抑制される。支持体２１０はプリント配線基板の他に、リードフレーム、チップ、セラミックでもよい。
複数の半導体チップ２２０のそれぞれは、Ｓｉ基板等が個片化された小片であり、例えば主面２２１側の面に図示せぬ半導体素子を有する。複数の半導体チップ２２０は、主面２２１をプリント配線基板１００側に向け、Ｚの負方向に向かい、Ｘ方向に互いにずれて順次積層されている。
より詳細には、１つ目の半導体チップ２２０は、支持体２１０に接するように配置されている。２つ目の半導体チップ２２０は、１つ目の半導体チップ２２０の主面２１１に接し、１つ目の半導体チップ２２０とＸ方向に若干ずれた位置に配置されている。３つ目の半導体チップ２２０は、２つ目の半導体チップ２２０の主面２２１に接し、２つ目の半導体チップ２２０と同じ方向にさらにずれた位置に配置されている。
なお、複数の半導体チップ２２０のＸ方向におけるずれ方向は、Ｚの負方向に向かういずれかの半導体チップ２２０において反転されていてもよい。図１の例では、３つめの半導体チップ２２０の主面２２１に接する４つ目の半導体チップ２２０が、３つ目の半導体チップ２２０とは反対のＸ方向にずれた位置に配置されている。
ワイヤ２４０は、例えばＡｕ、Ｃｕ、Ｐｄ、Ｃｕ、及びＡｇの少なくともいずれかの金属材料を含んで構成されている。ワイヤ２４０は、半導体チップ２２０の主面２２１において、図示せぬ半導体素子と電気的に接続されている。ワイヤ２４０は、後述するモールド材２５０を貫通して、半導体チップ２２０の主面２２１から支持体２１０と反対の側、即ちＺの負方向に向かって略垂直に形成されている。半導体チップ２２０が上述のようにＸ方向にずれて積層されるため、Ｚの負方向に向かって延びるワイヤ２４０が互いに接触することを防ぐことができる。ワイヤ２４０は、モールド材２５０のプリント配線基板１００側の面において、電極パッド２４１と接続されている。これにより、電極パッド２４１を介して、半導体チップ２２０の図示せぬ半導体素子と、後述する半田ボール３００ａとが電気的に接続される。
なお、複数の半導体チップ２２０を積層する際に、図１の例のように台座２３０を設けてもよい。台座２３０は、Ｓｉ基板等の小片である。台座２３０は、例えばＸ方向へのずれが最大となっている半導体チップ２２０の支持体２１０側の面と、支持体２１０との間に配置される。図１の例では、台座２３０は、３つ目の半導体チップ２２０の支持体２１０側の面と、支持体２１０との間に配置されている。これにより、ワイヤ２４０の形成の際に、主面２２１に対してＺの正方向に向かって応力がかかった場合に、支持体２１０側の面から半導体チップ２２０を支えることができる。結果として、半導体チップ２２０の剥がれ、及び割れが抑制される。
モールド材２５０は、例えばエポキシ樹脂、アクリル樹脂等の熱硬化性樹脂等である。モールド材２５０は、支持体２１０、積層された複数の半導体チップ２２０、台座２３０、及びワイヤ２４０を封止する。
上述の構成を有するモジュール２００は、後述する接着剤４００ａの上面であって、プリント配線基板１００の段差１０１より内側に、半導体チップ２２０の主面２２１をプリント配線基板１００側に向けた状態で実装されている。モジュール２００のこのような実装方式をフリップチップ方式とも呼ぶ。
半田ボール３００ａは、モジュール２００の下面と、プリント配線基板１００の上面との間に配置されている。半田ボール３００ａのモジュール２００の側の面は、電極パッド２４１と接続し、ワイヤ２４０と電気的に接続されている。半田ボール３００ａのプリント配線基板１００側の面は、プリント配線基板１００の電極１４０と電気的に接続されている。これにより、半田ボール３００ａを介して、プリント配線基板１００とモジュール２００とが電気的に接続される。
接着剤４００ａは、例えばアンダーフィル剤と呼ばれ、液状のエポキシ樹脂等から構成される。接着剤４００ａは、プリント配線基板１００とモジュール２００との間に配置されている。より詳細には、Ｚの正方向から見て、接着剤４００ａの側面と段差１０１の側面部１０２とは重なる位置に配置されている。
接着剤４００ａが、プリント配線基板１００とモジュール２００との間に配置されることで、電極パッド２４１と半田ボール３００ａとの接続部、及び半田ボール３００ａと電極１４０との接続部が保護される。
封止部材５００ａは、例えばエポキシ樹脂、アクリル樹脂等の熱硬化性の樹脂膜である。封止部材５００ａは、段差１０１、接着剤４００ａの側面、及びモジュール２００の全体を覆っている。これにより、接着剤４００ａが封止部材５００ａの表面に露出することを防ぎつつ、段差１０１、接着剤４００ａの側面、及びモジュール２００の全体が封止される。
（半導体装置の製造方法）
次に、図２及び図３を用いて、実施形態１の半導体装置１の製造方法について説明する。
図２及び図３は、実施形態１にかかる半導体装置の製造方法の手順の一部を順に例示するＸＺ断面図である。
実施形態１にかかる半導体装置の製造方法では、図２（ａ）の処理に先立って、モジュール２００を形成する。
まず、支持体２１０上に、複数の半導体チップ２２０を順次Ｘ方向にずらしつつ積層する。このとき、例えばＸ方向のずれが最大となる半導体チップ２２０と支持体２１０との間に台座２３０を配置してもよい。次に、半導体チップ２２０の主面２２１に配置された図示せぬ半導体素子とそれぞれ接続し、半導体チップ２２０の積層方向に延びる複数のワイヤ２４０を形成する。そして、支持体２１０と、複数の半導体チップ２２０と、ワイヤ２４０とをモールド材２５０で封止する。以上により、モジュール２００が形成される。
その後、モジュール２００をプリント配線基板１００に実装するため、モールド材２５０の支持体２１０と反対の側の面に、複数の半田ボール３００ａを形成する。半田ボール３００ａは、例えば熱圧着技術、超音波ボンディング技術、あるいは、アレイ状に並ぶ複数の半田を溶解し、一度に複数の半田ボールを形成するマスリフロー技術を用いて形成される。
以上のような製造工程を経たモジュール２００を、図２（ａ）に示すように、支持体２１０側を上にしてピッカー等によりピックアップする。
図２（ｂ）に示すように、プリント配線基板１００にモジュール２００を実装する。具体的には、プリント配線基板１００の電極１４０とモジュール２００の半田ボール３００ａとを上下に重ね、プリント配線基板１００にモジュール２００を実装する。これにより、プリント配線基板１００の導電層１２０とモジュール２００とが電気的に接続される。
周縁部２００ｇを隔てて互いに隣接する複数のモジュール２００のそれぞれは、Ｘ方向、及びＹ方向に所定間隔を空けて配列される。ここで、Ｙ方向とは、Ｘ及びＺ方向に直交する方向である。
図２（ｃ）に示すように、プリント配線基板１００の上面とモジュール２００の下面との間に接着剤４００ａを充填する。例えば、接着剤４００ａが熱硬化性樹脂である場合、オーブン等で加熱して接着剤４００ａを硬化させる。また例えば、接着剤４００ａがＵＶ（Ｕｌｔｒａ Ｖｉｏｌｅｔ）硬化樹脂である場合、ＵＶ光を照射して接着剤４００ａを硬化させる。これにより、電極パッド２４１と半田ボール３００ａとの接続部、及び半田ボール３００ａと電極１４０との接続部が保護される。
このとき、Ｚの正方向から見て、モジュール２００の外側に、接着剤４００ａがモジュール２００の端部からはみ出し、周縁部２００ｇに向けて濡れ広がって硬化したフィレット４２０が形成されることがある。
図２（ｄ）に示すように、Ｚの正方向の側からダイシングソーＤＳ１をフィレット４２０に押し当て、フィレット４２０を厚さ方向、即ちＺの負方向に切削する。このとき、フィレット４２０と重なる位置のプリント配線基板１００も所定深さまで切削することが好ましい。これによりフィレット４２０が除去され、かつ、プリント配線基板１００の表面に、側面部１０２、及び底面部１０３を有する段差１０１が形成される。このとき、フィレット４２０が除去されて露出した接着剤４００ａの切断面と、段差１０１の側面部１０２とは、Ｚの正方向から見て重なるように形成されている。また、図２（ｄ）の処理をＸ方向に延びる周縁部２００ｇと、Ｙ方向に延びる周縁部２００ｇとの両方に施すことで、段差１０１は、プリント配線基板１００のＸ方向及びＹ方向に延びている。
フィレット４２０及びプリント配線基板１００を切削する際には、隣接するモジュール２００同士の間隔Ｌと略同一、または間隔Ｌより広い幅のダイシングソーＤＳ１を用いることが好ましい。これにより、フィレット４２０を１度で除去することができる。なお、間隔Ｌより広い幅のダイシングソーＤＳ１を用いる場合には、フィレット４２０の切削の際に、モジュール２００の側面も併せて除去される。
また、プリント配線基板１００の切削面、すなわち、段差１０１の底面部１０３の表面粗度が高まるように、ダイシングソーＤＳ１による切削条件を調整してもよい。これにより、底面部１０３の表面に微細な凹凸が形成されるため、封止部材５００ａが形成される際に、いわゆるアンカー効果によって底面部１０３と封止部材５００ａとの密着性が向上する。
なお、段差１０１の形成、フィレット４２０並びにモジュール２００の側面の切削は、ダイシングソーＤＳ１による加工に替えて、例えばレーザ加工、ワイヤ加工等により行われてもよい。
図３（ｅ）に示すように、複数のモジュール２００を含めたプリント配線基板１００の表面全体を覆うように、樹脂膜である封止部材５００ａを形成する。つまり、互いの周縁部２００ｇも含めた複数のモジュール２００に跨って、これらの全体を覆うように封止部材５００ａが形成される。これにより、モジュール２００の側面、フィレット４２０を切削することで形成された接着剤４００ａの側面、及び段差１０１が封止部材５００ａで覆われる。
図３（ｆ）に示すように、周縁部２００ｇの段差１０１よりさらに外側に、Ｚの正方向の側からダイシングソーＤＳ２を押し当て、プリント配線基板１００を、Ｚ方向に切断する。これにより、モジュール２００が個片化される。
なお、モジュール２００を個片化する際には、隣接するモジュール２００同士の間隔Ｌよりも狭い幅のダイシングソーＤＳ２を用いる。これにより、モジュール２００の側面に封止部材５００ａを残した状態でモジュール２００が個片化される。
以上により、実施形態１の半導体装置１が製造される。
（比較例）
次に、図４を用いて、比較例の半導体装置１ｘについて説明する。図４（ａ）、（ｂ）は、比較例にかかる半導体装置１ｘの製造方法例であり、図４（ｃ）は比較例にかかる半導体装置１ｘの構成例を示す図である。
図４（ａ）に示すように、比較例の半導体装置１ｘの製造工程においては、モジュール２００ｘの実装後、接着剤４００ｘ、及び封止部材５００ｘを形成する。Ｚの正方向から見て、モジュール２００ｘの外側には、フィレット４２０ｘが周縁部２００ｇｘにかけて形成されている。フィレット４２０ｘは、接着剤４００ａがモジュール２００ｘの端部からはみ出し、濡れ広がって硬化したものである。
図４（ｂ）に示すように、ダイシングソーＤＳ２を、Ｚの正方向の側から、周縁部２００ｇｘに押し当て、プリント配線基板１００をＺ方向に切断してモジュール２００ｘを個片化する。
図４（ｃ）に示すように、上述の製造工程を経た半導体装置１ｘは、封止部材５００ｘの表面に接着剤４００ｘの一部が露出する場合がある。モジュール２００ｘの個片化の際に、周縁部２００ｇｘに形成されるフィレット４２０ｘの一部がダイシングソーＤＳ２によって切断され、その切断面が露出するからである。
このような場合、比較例の半導体装置１ｘの難燃性が低下する場合がある。難燃性の劣る接着剤４００ｘが、半導体装置１ｘの表面に露出するためである。また、比較例の半導体装置１ｘの吸湿リフロー性が低下する場合がある。半導体装置１ｘの表面に露出した接着剤４００ｘが空気中の水分を吸収し、半導体装置１ｘを昇温させた際に吸収された水分が膨張し、半導体装置１ｘ内で剥離や破裂を生ずる場合があるためである。
一方で、フィレット４２０ｘの露出を避けるため、フィレット４２０ｘのさらに外側領域を切断することとすると、モジュール２００ｘの実装領域を全体として広くとる必要が生じる。モジュール２００ｘの実質的な実装面積をより広く確保した場合、半導体装置１の小型化が阻害される場合がある。
実施形態１の半導体装置１の製造方法によれば、Ｚの正方向から見て、モジュール２００の下面よりはみ出した接着剤４００ａのフィレット４２０を厚さ方向に切削することにより除去する。そして、接着剤４００ａ及びモジュール２００を覆うように封止部材５００ａを形成し、周縁部２００ｇの位置で封止部材５００ａ及びプリント配線基板１００を切断し、モジュール２００を個片化する。
これにより、封止部材５００ａの表面へ接着剤４００ａが露出することを抑制できるため、難燃性及び吸湿リフロー性を向上させることができる。
実施形態１の半導体装置１の製造方法によれば、フィレット４２０を除去するときは、接着剤４００ａの切断された側面に沿ってＺの負方向にプリント配線基板１００を所定深さで切削し、プリント配線基板１００の表面に段差１０１を形成する。
これにより、プリント配線基板１００の上面に形成されたフィレット４２０をより確実に除去することができるため、封止部材５００ａの表面へ接着剤４００ａが露出することをさらに効果的に抑制できる。これにより難燃性及び吸湿リフロー性をさらに向上させることができる。
また、プリント配線基板１００表面の段差１０１により得られる効果は他にもある。ここで、接着剤４００ａ、及び後述する封止部材５００ａ等の硬化の際に熱処理がなされると、プリント配線基板１００、モジュール２００、及び封止部材５００ａ等のそれぞれが熱により収縮し、各部位に応力が発生する場合がある。このような応力により、プリント配線基板１００全体において反り、及びうねりが生ずる場合がある。
プリント配線基板１００の表面に段差１０１が形成されることにより、プリント配線基板１００の各部位にかかる応力が緩和され、プリント配線基板１００全体の反り、及びうねりが低減される。これにより、プリント配線基板１００、モジュール２００、及び封止部材５００ａ等の各部位における剥がれが抑制される。また、モジュール２００を個片化する際の切断の精度等が向上する。
また、実施形態１の半導体装置１の製造方法によれば、Ｚの負方向に所定深さを有する段差１０１からモジュール２００全体にわたって封止部材５００ａが形成される。
段差１０１の底面部１０３に落とし込むように封止部材５００ａの脚部が形成されるため、プリント配線基板１００、及びモジュール２００と、封止部材５００ａとの密着性がより向上する。これにより例えば、プリント配線基板１００に反り、及びうねりが生じている場合でも、プリント配線基板１００、モジュール２００、及び封止部材５００ａの各部位における剥がれがより効果的に抑制される。その結果、半導体装置１の耐リフロー性、及びＴＣＴ（Ｔｅｍｐｅｒａｔｕｒｅ Ｃｙｃｌｉｎｇ Ｔｅｓｔ）性が向上する。
また、実施形態１の半導体装置１の製造方法によれば、ダイシングソーＤＳ１によって底面部１０３の表面を粗く加工してもよい。
これにより、封止部材５００ａが、底面部１０３の表面の凹凸に入り込むように形成されるため、底面部１０３と封止部材５００ａとの密着性がより向上する。よって、プリント配線基板１００、モジュール２００、及び封止部材５００ａにおける各部位の剥がれがより効果的に抑制され、半導体装置１の耐リフロー性、及びＴＣＴ性がさらに向上する。
（変形例１）
図５を用いて、実施形態１の変形例１の半導体装置の製造方法について説明する。変形例１の半導体装置の製造方法においては、半田ボール３００ｂが予めプリント配線基板１００側に配置されている点が、上述の実施形態１とは異なる。
図５（ａ）及び（ｂ）は、実施形態１の変形例１にかかる半導体装置の製造方法の手順の一部を例示する断面図である。なお、図５（ａ）及び（ｂ）のそれぞれは、上述の図２（ａ）に相当する製造工程を示す図である。
図５（ａ）は、半田ボール３００ｂを用いてモジュール２００の実装を行う例を示している。すなわち、図５（ａ）に示すように、プリント配線基板１００側に半田ボール３００ｂが予め形成されている。半田ボール３００ｂとモジュール２００の電極パッド２４１とを上下に重ね合わせてモジュール２００を実装する。これにより、プリント配線基板１００とモジュール２００とが電気的に接続される。
また、図５（ｂ）は、半田ボール３００ａ、及び半田ボール３００ｂを用いてモジュール２００の実装を行う例を示している。すなわち、図５（ｂ）に示すように、モジュール２００側には半田ボール３００ａが予め形成され、プリント配線基板１００側には半田ボール３００ｂが予め形成されている。半田ボール３００ａと半田ボール３００ｂとを上下に重ね合わせてモジュール２００を実装する。これにより、プリント配線基板１００とモジュール２００とが電気的に接続される。
図５（ａ）及び（ｂ）より後については、それぞれ実施形態１の図２及び図３（ｂ）～（ｆ）の処理が行われる。
（変形例２）
図６を用いて、実施形態１の変形例２の半導体装置の製造方法について説明する。
図６（ａ）及び（ｂ）は、実施形態１の変形例２にかかる半導体装置の製造方法の手順の一部を例示する断面図である。なお、図６（ａ）及び（ｂ）のそれぞれは、上述の図２（ａ）及び（ｃ）に相当する製造工程を示す図である。
図６（ａ）は、実施形態１に対応する変形例であって、接着剤４００ｂを用いてモジュール２００とプリント配線基板１００との接合部を保護する点が、実施形態１と異なる。
接着剤４００ｂは、例えばＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）と呼ばれ、ペースト状のエポキシ樹脂等から構成される。接着剤４００ｂは、モジュール２００の実装後にモジュール２００とプリント配線基板１００との間に充填される接着剤４００ａとは異なり、モジュール２００の実装前にプリント配線基板１００の上面に塗布される。接着剤４００ｂは、接着剤４００ｂの上面にモジュール２００が実装された後、硬化される。
また、図６（ｂ）は、図５（ａ）の変形例１に対応する変形例であって、接着剤４００ｂを用いてモジュール２００とプリント配線基板１００との接合部を保護する点が、変形例１と異なる。すなわち、図６（ｂ）に示すように、半田ボール３００ａを有し、接着剤４００ｂが予め形成されたプリント配線基板１００上に、モジュール２００が実装され、その後、接着剤４００ｂが硬化される。
なお、図５（ｂ）と同様、モジュール２００とプリント配線基板１００との両方に予め半田ボール３００ａ、３００ｂがそれぞれ形成される構成に、接着剤４００ｂを適用してもよい。
図６（ａ）及び（ｂ）より後については、それぞれ実施形態１の図２（ｃ）の処理を除く、図２及び図３（ｂ）、（ｄ）～（ｆ）の処理が行われる。
（変形例３）
図７を用いて、実施形態１の変形例３の半導体装置の製造方法について説明する。
図７（ａ）及び（ｂ）は、実施形態１の変形例３にかかる半導体装置の製造方法の手順の一部を例示する断面図である。なお、図７（ａ）及び（ｂ）のそれぞれは、上述の図２（ａ）及び（ｃ）に相当する製造工程を示す図である。
図７（ａ）は、実施形態１、及び図６（ａ）の変形例１に対応する変形例であって、接着剤４００ｃを用いてモジュール２００とプリント配線基板１００との接合部を保護する点が、実施形態１及び変形例１と異なる。
接着剤４００ｃは、例えばＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）と呼ばれ、シート状のエポキシ樹脂等から構成される。モジュール２００の実装後にモジュール２００とプリント配線基板１００との間に充填される接着剤４００ａ、及びモジュール２００の実装前にプリント配線基板１００の上面に塗布される接着剤４００ｂとは異なり、接着剤４００ｃは、モジュール２００の実装前にモジュール２００の底面に予め貼付されている。接着剤４００ｃは、モジュール２００がプリント配線基板１００に実装された後、硬化される。
また、図７（ｂ）は、図５（ａ）の変形例１、及び図６（ｂ）の変形例２に対応する変形例であって、接着剤４００ｃを用いてモジュール２００とプリント配線基板１００との接合部を保護する点が、上述の変形例１及び変形例２と異なる。すなわち、図７（ｂ）に示すように、接着剤４００ｃが予め形成されたモジュール２００が、半田ボール３００ｂを有するプリント配線基板１００に実装され、その後、接着剤４００ｃが硬化される。
なお、図５（ｂ）と同様、モジュール２００とプリント配線基板１００との両方に予め半田ボール３００ａ、３００ｂがそれぞれ形成される構成に、接着剤４００ｃを適用してもよい。
図７（ａ）及び（ｂ）より後の処理については、それぞれ実施形態１の図２（ｃ）の処理を除く、図２（ｂ）、（ｄ）～（ｆ）の処理が行われる。
（変形例４）
図８Ａを用いて、実施形態１の変形例４の半導体装置について説明する。変形例４の半導体装置は、半導体モジュールとしての半導体チップ２２０が、モールド材２５０に封止されてない形態でプリント配線基板１００に実装されている点が、上述の実施形態１とは異なる。
図８Ａに示すように、変形例４の半導体装置において、半導体チップ２２０は、主面２２１をプリント配線基板１００側に向け、モールド材２５０に封止されてない形態でプリント配線基板１００に直接的に実装されている。主面２２１に配置された図示せぬ半導体素子と、電極１４０とは、半田ボール３００ａを介して電気的に接続される。
（変形例５）
図８Ｂを用いて、実施形態１の変形例５の半導体装置について説明する。変形例５の半導体装置は、半導体チップ２２０に変えて、複数の半導体チップ２２２が積層された積層体２０１がプリント配線基板１００に実装されている点が、上述の実施形態１とは異なる。
図８Ｂに示すように、複数の半導体チップ２２２はＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ Ｖｉａ）２４２によって電気的に接続されている。複数の半導体チップ２２２のうち最もプリント配線基板１００に近い位置に配置される半導体チップ２２２のＺの負方向側の面には再配線層（ＲＤＬ：ＲｅＤｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）２２３が形成されていてもよい。
また、隣接する半導体チップ２２２の間には樹脂２５１が形成されていてもよい。また積層体２０１はモールド材２５０により側面が封止されていてもよい。樹脂２５１とモールド材２５０は同一の材料であってもよい。あるいはまた、樹脂２５１は必ずしも形成されている必要はなく、樹脂２５１の替わりに封止樹脂５００ａが隣接する半導体チップ２２２の間に形成されていてもよい。また、モールド材２５０は必ずしも形成されている必要はなく、封止樹脂５００ａによって積層体２０１が直接封止されていてもよい。樹脂２５１がなく、半導体チップ２２２同士が直接接合により形成されていてもよい。この場合、２つの半導体チップ２２２のそれぞれ互いに向かい合う表面に例えばＣｕ電極が形成され、Ｃｕ電極とほぼ面一になるように絶縁膜が形成されている。２つの半導体チップ２２２の絶縁膜同士とＣｕ電極同士が直接接合している。
以上の変形例４及び変形例５で説明したように、プリント配線基板１００に実装される半導体チップ２２０及び半導体チップ２２２が積層された積層体２０１の形態は限定されない。またこのような変形例４及び変形例５においても、半導体チップ２２０及び積層体２０１は、フリップチップ方式でプリント配線基板１００に実装される。
［実施形態２］
以下、図９～図１０を参照して実施形態２について詳細に説明する。実施形態２の半導体装置２の製造方法においては、封止部材５００ｂとして金属含有膜が用いられる点が、上述の実施形態１とは異なる。
なお、以下において、上述の実施形態１と同様の構成には同様の符号を付し、その説明を省略する場合がある。
（半導体装置の構成例）
図９は、実施形態２にかかる半導体装置２の構成の一例を示す図である。図９は半導体装置２のＸＺ断面図である。
図９に示すように、半導体装置２は、例えば１つ以上の半導体チップ２２０が封止されたパッケージとして構成され、プリント配線基板１００、モジュール２００、半田ボール３００ａ、接着剤４００ａ、及び封止部材５００ｂを備える。
プリント配線基板１００の外周部は、Ｚの負方向に向かって所定位置まで掘り下げられている。これにより、プリント配線基板１００の表面に、側面部１０２、及び底面部１０３を有する段差１０１が設けられている。底面部１０３からは、アース線１３０が露出している。
封止部材５００ｂは、例えば導電性を有する金属等から構成される。封止部材５００ｂは、側面部１０２、底面部１０３、接着剤４００ｂの側面、及びモジュール２００の全体を覆っている。また、封止部材５００ｂは、Ｚの正方向から見て、封止部材５００ｂの側面から段差１０１の底面部１０３に沿って、封止部材５００ｂの側面外側に広がる引き出し部５１０を有している。封止部材５００ｂは、底面部１０３において、底面部１０３に露出したアース線１３０と電気的に接続される。
（半導体装置の製造方法）
図１０を用いて、実施形態２の半導体装置２の製造方法について説明する。
図１０は、実施形態２にかかる半導体装置の製造方法の手順の一部を例示する断面図である。図１０の処理に先立って、実施形態２の半導体装置２の製造方法でも、上述の実施形態１の図２（ａ）～（ｃ）までの処理を行う。
図１０（ａ）に示すように、ダイシングソーＤＳ１を、Ｚの正方向の側から、フィレット４２０に押し当て、フィレット４２０、及びフィレット４２０と重なる位置のプリント配線基板１００を所定深さまで切削する。これにより、フィレット４２０がＺの負方向に向けて切削され、かつ、プリント配線基板１００の表面に、側面部１０２、及び底面部１０３を有する段差１０１が形成される。このとき、底面部１０３には、アース線１３０が露出している。
図１０（ｂ）に示すように、例えばスパッタリング方式を用いて接着剤４００ａの側面、側面部１０２、及び底面部１０３を覆うように、金属含有膜である封止部材５００ｂを形成する。これにより、底面部１０３において、封止部材５００ｂとアース線１３０とが電気的に接続される。
図１０（ｃ）に示すように、周縁部２００ｇの段差１０１よりさらに外側に、Ｚの正方向の側からダイシングソーＤＳ３を押し当て、プリント配線基板１００を、Ｚ方向に切断する。これにより、モジュール２００が個片化される。
モジュール２００を個片化する際には、ダイシングソーＤＳ１よりも幅の狭いダイシングソーＤＳ３を用いることが好ましい。これにより底面部１０３の領域を広く確保し、引き出し部５１０とアース線１３０との接触面積を増やすことができる。
以上により、実施形態２の半導体装置２が製造される。
（概括）
実施形態２の半導体装置２の製造方法によれば、フィレット４２０除去後の接着剤４００ａ、及びモジュール２００を覆うように封止部材５００ｂを形成し、周縁部２００ｇの位置で封止部材５００ｂ及びプリント配線基板１００を切断し、モジュール２００を個片化する。
これにより、モジュール２００、接着剤４００ａ、及びプリント配線基板１００を、導電性を有する封止部材５００ｂで封止できるため、半導体装置２から電磁波が放射され、あるいは半導体装置２に電磁波が侵入することを抑制することができる。
実施形態２の半導体装置２の製造方法によれば、フィレット４２０を除去するときは、接着剤４００ａの切断された側面に沿って、底面部１０３からアース線１３０が露出するまでプリント配線基板１００をＺの負方向に切削する。これにより、プリント配線基板１００の表面には、側面部１０２、及び底面部１０３を有する段差１０１が形成される。
底面部１０３にこのような封止部材５００ｂを形成することにより、底面部１０３に露出したアース線１３０と、封止部材５００ｂとが電気的に接続する。これにより、モジュール２００で発生した電磁波が封止部材５００ｂ及びアース線１３０を介してグラウンドされるため、半導体装置２から電磁波が放射されることを抑制することができる。
実施形態２の半導体装置２によれば、封止部材５００ｂは、Ｚの正方向から見て、封止部材５００ｂの側面から外側に向かって広がる引き出し部５１０を有する。
封止部材５００ｂの引き出し部５１０は、底面部１０３において、アース線１３０と電気的に接続されている。このような引き出し部５１０が形成されることにより、モジュール２００で発生した電磁波が効果的にグラウンドされるため、半導体装置２から電磁波が放射されることをより効果的に抑制することができる。
実施形態２の半導体装置２及びその製造方法によれば、その他、上述の実施形態１の半導体装置１及びその製造方法と同様の効果を奏する。
上述の実施形態１、２及び変形例１～４において、半導体装置１及び２はプリント配線基板１００を備えることとした。しかし、半導体チップ２２０が実装される配線基板は、プリント配線基板１００に限られない。半導体装置１及び２の配線基板が、例えば配線が形成されたシリコン基板もしくはガラス基板、または再配線層を有する種々の基板等であってもよい。
上述の実施形態１、２及び変形例１～３において、半導体装置１及び２は支持体２１０を備えることとした。しかし、支持体２１０は、必ずしも半導体装置１及び２に備わっていなくともよい。例えば、支持体２１０に半導体チップ２２０が配置され、半導体チップ２２０がワイヤ２４０、及び半田ボール３００ａを介してプリント配線基板１００に接続された後、所定の方法で支持体２１０が除去されてもよい。なおこの場合、Ｚ方向の最も正の側に位置する半導体チップ２２０は、支持体２１０を間に挟むことなく封止部材５００ａによって直接覆われることとなる。
上述の実施形態１、２及び変形例１～５において、接着剤４００ａ、４００ｂ、４００ｃとしてアンダーフィル剤、ＮＣＰ、ＮＣＦ等が用いられる例を説明したが、これに限られず、例えばモールド等に用いられる樹脂が接着剤として用いられてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体装置、１００…プリント配線基板、１１０…絶縁層、１２０…導電層、１３０…アース線、１４０・・・電極、２００…モジュール、２１０…支持体、２２０、２２２…半導体チップ、２２１…主面、２２３…再配線層、２３０…台座、２４０…ワイヤ、２４２…ＴＳＶ、２５０…モールド材、２５１・・・樹脂、３００ａ、３００ｂ…半田ボール、４００ａ、４００ｂ、４００ｃ…接着剤、５００ａ、５００ｂ…封止部材、ＤＳ１、ＤＳ２、ＤＳ３…ダイシングソー。

Claims (10)

  1. 外周部に段差を有する配線基板と、
    前記配線基板の面上に配置される接着剤と、
    前記接着剤の上面に配置され、前記配線基板の前記段差より内側に実装される半導体モジュールと、
    前記段差と、前記接着剤の側面と、前記半導体モジュールと、を覆う封止部材と、を備え、
    前記段差は、前記配線基板の外側に向いた側面部と、前記側面部の下端から前記配線基板の端部に向かって広がる底面部と、を有し、
    前記段差の前記側面部と前記接着剤の前記側面とが、前記接着剤及び前記半導体モジュールの積層方向から見て重なるように位置する、
    半導体装置。
  2. 前記封止部材は金属含有膜であって、
    前記積層方向から見て、前記封止部材の側面から外側に向かって広がる引き出し部を有する、
    請求項１に記載の半導体装置。
  3. 前記配線基板は所定深さにアース線を有しており、
    前記引き出し部は、
    前記段差の前記底面部に露出した前記アース線を覆っている、
    請求項２に記載の半導体装置。
  4. 前記段差の底面の表面粗さが前記配線基板の実装面よりも粗い、
    請求項１に記載の半導体装置。
  5. 配線基板に半導体モジュールを実装し、
    前記配線基板及び前記半導体モジュールの積層方向から見て、前記配線基板の上面と前記半導体モジュールの下面との間に形成された接着剤のうち、前記半導体モジュールの下面よりはみ出した前記接着剤を厚さ方向に切断することにより除去し、
    前記接着剤の切断された側面と、前記半導体モジュールと、を覆うように封止部材を形成し、
    前記配線基板に属する領域のうち前記半導体モジュールより外側の部分を前記積層方向に切断することで、前記半導体モジュールを個片化する、
    半導体装置の製造方法。
  6. 前記接着剤を除去するときは、前記接着剤の切断に続いて前記接着剤及び前記半導体モジュールの積層方向に前記配線基板を所定深さで切削して前記配線基板の表面に段差を形成し、
    前記段差は、前記配線基板の外側に向いた側面を有し、前記側面と、前記接着剤の切断された前記側面とが、前記接着剤及び前記半導体モジュールの積層方向から見て重なるように形成される、
    請求項５に記載の半導体装置の製造方法。
  7. 前記封止部材は樹脂膜である、
    請求項５に記載の半導体装置の製造方法。
  8. 前記封止部材は金属含有膜である、
    請求項５に記載の半導体装置の製造方法。
  9. 前記配線基板は所定深さにアース線を有しており、
    前記段差を形成するときには、
    前記配線基板を、前記段差の底面に前記アース線が露出する深さで切削し、
    前記封止部材を形成するときには、
    前記封止部材で前記段差の前記底面に露出した前記アース線を覆う、
    請求項６に記載の半導体装置の製造方法。
  10. 前記段差を形成するときは、前記段差の底面を粗く加工する、
    請求項６に記載の半導体装置の製造方法。
JP2022144507A 2022-09-12 2022-09-12 半導体装置、及び半導体装置の製造方法 Pending JP2024039842A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022144507A JP2024039842A (ja) 2022-09-12 2022-09-12 半導体装置、及び半導体装置の製造方法
CN202311096271.7A CN117690877A (zh) 2022-09-12 2023-08-29 半导体装置、及半导体装置的制造方法
US18/463,807 US20240087970A1 (en) 2022-09-12 2023-09-08 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022144507A JP2024039842A (ja) 2022-09-12 2022-09-12 半導体装置、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2024039842A true JP2024039842A (ja) 2024-03-25

Family

ID=90132678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022144507A Pending JP2024039842A (ja) 2022-09-12 2022-09-12 半導体装置、及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20240087970A1 (ja)
JP (1) JP2024039842A (ja)
CN (1) CN117690877A (ja)

Also Published As

Publication number Publication date
CN117690877A (zh) 2024-03-12
US20240087970A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US6985362B2 (en) Printed circuit board and electronic package using same
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US9570405B2 (en) Semiconductor device and method for manufacturing same
KR20160006702A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4992904B2 (ja) 半導体装置の製造方法
JP5543086B2 (ja) 半導体装置及びその製造方法
JP2015195263A (ja) 半導体装置及びその製造方法
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
US7208340B2 (en) Semiconductor device manufacturing method
JPWO2008038345A6 (ja) 半導体装置の製造方法
US8507805B2 (en) Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP5372346B2 (ja) 半導体装置及びその製造方法
JP2009026861A (ja) 半導体装置及びその製造方法
JP2004165190A (ja) 半導体装置及びその製造方法
JP2013171916A (ja) 半導体装置の製造方法
JP2024039842A (ja) 半導体装置、及び半導体装置の製造方法
JP2010135501A (ja) 半導体装置の製造方法
JP2004165193A (ja) 半導体装置及びその製造方法
JP2005044989A (ja) 半導体パッケージ及びその製造方法
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP2013058529A (ja) 半導体チップのピックアップ方法
JP2002231765A (ja) 半導体装置
JP2002252309A (ja) 半導体チップのパッケージ構造及びパッケージ方法
JP2007142128A (ja) 半導体装置およびその製造方法