JP2009016717A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】小型化を図り、かつ製造プロセスの簡易化を図ることが可能な半導体装置およびその製造方法を提供する。
【解決手段】半導体集積回路１０１は、第１主表面Ｓ１と、第１主表面Ｓ１に対向する第２主表面Ｓ２とを有する導電性の基板と、第１主表面Ｓ１上に形成された絶縁膜５と、基板上に絶縁膜５を介して形成された構造体７と、絶縁膜５が選択的に除去された領域に形成され、構造体７と電気的に接続された第１の配線部６とを備え、基板は、第１の配線部６と電気的に接続され、第１主表面Ｓ１から第２主表面Ｓ２に達する第２の配線部１Ｂと、第２の配線部１Ｂを囲むように第１主表面Ｓ１から第２主表面Ｓ２に達する外周部１Ａと、第２の配線部１Ｂと外周部１Ａとの間に位置し、第２の配線部１Ｂと外周部１Ａとを電気的に分離するように第１主表面Ｓ１から第２主表面Ｓ２に達する分離溝２とを有する。
【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、特に、半導体装置が備える構造体からの配線を基板経由で取り出す構造を有する半導体装置およびその製造方法に関する。

半導体製造プロセスにより作製されるデバイスにおいて、そのデバイスの表面および裏面がそれぞれシリコン基板およびガラス基板によって挟まれている場合の構造体からの配線を基板経由で取り出す構造に関する技術が開発されている。

たとえば、特許文献１には、以下のような三次元配線の製造方法が開示されている。すなわち、絶縁性基板の表裏面に形成された導電性パターンが貫通穴を通して連結された三次元配線の製造方法であって、絶縁性基板に所定の深さの非貫通穴を形成する工程と、該絶縁性基板と導電性基板とを接合する工程と、該導電性基板をエッチングして所定の形状にパターニングする工程と、導電性基板が露出するまで絶縁性基板をエッチングし非貫通穴を貫通させる工程と、該貫通穴の側面および底面に導電性膜を形成する工程とを含む。

また、特許文献２には、以下のような半導体加速度センサが開示されている。すなわち、シリコン基板をエッチングして形成され、重錘部を肉薄の単数または複数の梁で支持する構造を有し、重錘部に印加された加速度を梁に形成されたピエゾ抵抗の抵抗値変化により検出する加速度センサ基板と、その表面に重錘部に対向する領域からセンサ基板の外側まで延びる溝を設け、重錘部に対向する表面を絶縁膜で被覆した金属電極をこの溝中に形成したガラスの台座基板とを陽極接合させて、重錘部と金属電極とを間隙を挾んで対向させ、これらの間に電圧を印加して生ずる静電力により感度を自己診断する。

また、特許文献３には、以下のようなマイクロセンサモジュールの実装構造が開示されている。すなわち、半導体基板から形成され基板面両面を貫通し接続する第１の貫通配線を有するとともに一面側に所定の検出信号を出力する検出部を備えたマイクロセンサと、両面を貫通し接続する第２の貫通配線を有し第１の貫通配線と第２の貫通配線が電気的接続されるようにマイクロセンサの他面側に陽極接合されたガラス基板とが、ガラス基板の陽極接合されていない側が基板側となるように基板上に実装され、検出信号が第１の貫通配線および第２の貫通配線を介して基板に伝達される。
特開２００４−２４５７４６号公報 特許第３１７３２５６号公報 特開２００１−１８３３８９号公報

ところで、デバイスの表面および裏面がそれぞれシリコン基板およびガラス基板によって挟まれている構造を有する加速度センサ等では、特許文献１および３に記載されているように、デバイスからの配線を基板の厚み方向に貫通させることにより、加速度センサの外部へ配線を取り出す。これにより、加速度センサからの検出信号の処理を行なう信号処理回路を実装した基板と加速度センサとをワイヤーボンド等の配線を介さずに直接半田等で接続することができるため、小型化を図ることができる。

しかしながら、特許文献１記載の配線取り出し構造では、貫通穴に導電性膜を形成することにより導電性基板からの配線を取り出す構造である。このため、一般的に成膜に使用されるスパッタ法または蒸着法により絶縁性基板の開口部側壁に形成されるこの導電性膜に欠陥を生じないようにするために、側壁に傾斜をつける必要があることから、絶縁性基板の開口部が大きくなる。したがって、特許文献１記載の配線取り出し構造では、デバイスをいくら小さく設計しても、配線引き出し部分の占める面積を小さくすることができないため、結果としてサイズが大きくなってしまうという問題点があった。

また、特許文献２記載の配線取り出し構造では、デバイスからの配線を基板の厚み方向に取り出すことができないため、たとえば、加速度センサからの検出信号の処理を行なう回路を実装した基板を加速度センサの隣に配置し、かつ両者間をワイヤーボンド等の配線を介して接続する必要があるため、小型化を図ることができないという問題点があった。

また、特許文献３記載の配線取り出し構造では、第１の貫通配線は貫通穴に導電性樹脂が埋め込まれることにより形成される。このため、半導体基板にたとえば低抵抗シリコン基板または導電性基板を用いた場合、貫通穴の側壁を絶縁膜で完全に覆った後、ＣＶＤ（Chemical Vapor Deposition）またはめっき法により導電性樹脂で貫通穴を欠陥なく、すなわち隙間なく充填し、かつ平坦化研磨により余分な導電性樹脂を除去する必要がある等、製造プロセスが複雑になってしまうという問題点があった。

それゆえに、本発明の目的は、小型化を図り、かつ製造プロセスの簡易化を図ることが可能な半導体装置およびその製造方法を提供することである。

上記課題を解決するために、この発明のある局面に係わる半導体装置は、第１主表面と、第１主表面に対向する第２主表面とを有する導電性の第１の基板と、第１主表面上に形成された絶縁膜と、第１の基板上に絶縁膜を介して形成された構造体と、絶縁膜が選択的に除去された領域に形成され、構造体と電気的に接続された第１の配線部とを備え、第１の基板は、第１の配線部と電気的に接続され、第１主表面から第２主表面に達する第２の配線部と、第２の配線部を囲むように第１主表面から第２主表面に達する外周部と、第２の配線部と外周部との間に位置し、第２の配線部と外周部とを電気的に分離するように第１主表面から第２主表面に達する分離溝とを有する。

上記課題を解決するために、この発明のある局面に係わる半導体装置の製造方法は、第１主表面と、第１主表面に対向する第２主表面とを有する導電性の第１の基板と、第１主表面上に形成された絶縁膜と、第１の基板上に絶縁膜を介して形成された構造体と、絶縁膜が選択的に除去された領域に形成され、構造体と電気的に接続された第１の配線部とを備える半導体装置の製造方法であって、第１の基板を準備するステップと、第１の基板において第１主表面から第２主表面に達する分離溝を形成することにより、第１の配線部と電気的に接続され、かつ第１主表面から第２主表面に達する第２の配線部と、第２の配線部と電気的に分離され、かつ第２の配線部を囲むように第１主表面から第２主表面に達する外周部とを形成するステップとを含む。

本発明によれば、小型化を図り、かつ製造プロセスの簡易化を図ることができる。

以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る加速度センサの構成を示す図である。

図１を参照して、加速度センサ１０１は、可動検出質量体２２と、可動電極２３と、固定電極２４と、可動質量体支持ばね２５と、アンカー２６と、内部配線２７と、陽極接合部２８とを備える。

加速度センサ１０１は、静電容量式であり、後述するシリコン支持基板１上に形成され、加速度を検出する。

可動検出質量体２２と、可動電極２３と、固定電極２４と、可動質量体支持ばね２５と、アンカー２６とは、導電材料、たとえばポリ・シリコンにリン等の不純物がドープされているドープト・ポリシリコンによって形成されている。

可動電極２３と、固定電極２４と、可動質量体支持ばね２５と、アンカー２６とは、可動検出質量体２２と一体に形成され、検出すべき加速度の方向Ａに伸縮することにより、可動検出質量体２２を方向Ａに沿って移動させる。

加速度センサ１０１は、可動検出質量体２２の移動により生じる可動電極２３と固定電極２４との間の容量変化に基づいて加速度を検出する。

図２は、加速度センサ１０１の図１におけるＩＩ−ＩＩ断面を示す断面図である。
図２を参照して、加速度センサ１０１は、シリコン支持基板１と、絶縁膜４と、基板絶縁膜５と、配線（第１の配線部）６と、ドープト・ポリシリコン構造体７と、層間絶縁膜（犠牲層）８と、ポリ・シリコン基板接合膜９と、ガラス支持基板１０と、ワイヤーボンド用メタルパッド１１と、窒化膜１３と、裏面酸化膜１５とを備える。

シリコン支持基板１は、第１主表面Ｓ１と、第１主表面Ｓ１に対向する第２主表面Ｓ２とを有する。また、シリコン支持基板１は、外周部１Ａと、孤立シリコン部（第２の配線部）１Ｂと、分離溝（分離部）２とを有する。

基板絶縁膜５は、シリコン支持基板１の第１主表面Ｓ１上に形成される。ノンドープト・ポリシリコン基板接合膜９は、基板絶縁膜５上に形成される。

ドープト・ポリシリコン構造体７は、シリコン支持基板１の第１主表面Ｓ１上に基板絶縁膜５を介して形成される。ドープト・ポリシリコン構造体７は、図１に示す可動検出質量体２２と、可動電極２３と、可動質量体支持ばね２５と、アンカー２６とに対応する。

配線６は、基板絶縁膜５を選択的に除去した領域を少なくとも含んで形成され、ドープト・ポリシリコン構造体７と電気的に接続される。内部配線２７は、配線６に含まれる。

分離溝２は、シリコン支持基板１において形成され、シリコン支持基板１の一部である孤立シリコン部１Ｂとシリコン支持基板１の他の部分である外周部１Ａとを分離するようにシリコン支持基板１の第１主表面Ｓ１および第２主表面Ｓ２を貫通する。また、分離溝２は、異方性ドライエッチングプロセスにより形成される。また、分離溝２には、絶縁材料である絶縁膜４が埋め込まれている。絶縁膜４は、たとえば酸化膜である。

孤立シリコン部１Ｂは、配線６と電気的に接続され、シリコン支持基板１の第１主表面Ｓ１から第２主表面Ｓ２に達する。外周部１Ａは、孤立シリコン部１Ｂを囲むようにシリコン支持基板１の第１主表面Ｓ１から第２主表面Ｓ２に達する。

ガラス支持基板１０は、ドープト・ポリシリコン構造体７を封止するようにシリコン支持基板１と接合される。より詳細には、シリコン支持基板１とガラス支持基板１０とは、ノンドープト・ポリシリコン基板接合膜９を介して陽極接合される。

ワイヤーボンド用メタルパッド１１は、孤立シリコン部１Ｂに対してワイヤーボンドするために設けられる。

ここで、シリコン支持基板１をたとえば比抵抗１Ωｃｍ以下の低抵抗品とすることにより、孤立シリコン部１Ｂを電気的導通経路とすることができる。

次に、加速度センサ１０１の製造方法について説明する。
図３〜図８は、加速度センサ１０１の製造方法を示すプロセスフロー図である。また、図３〜図８は、加速度センサ１０１の図１におけるＩＩ−ＩＩ断面に対応している。

図３は、基板絶縁膜５、配線６および窒化膜１３が形成される工程を示す断面図である。

図３を参照して、まず、シリコン支持基板１に１μｍ程度の基板絶縁膜５を熱酸化により形成する。

次に、基板絶縁膜５において、最終的にシリコン支持基板１の厚み方向の電気配線となる孤立シリコン部１Ｂの位置に対応する箇所の酸化膜を、ＣＨＦ３系ガスを用いたドライエッチングにより除去して開口部を設ける。

次に、配線として用いるドープト・ポリシリコンを０．２μｍ程度成膜した後、ＣＦ４系ガスを用いたドライエッチングでドープト・ポリシリコンのパターンを形成することにより、配線６が形成される。

さらに、窒化膜１３を０．２μｍ程度成膜した後、ＣＨＦ３系ガスを用いたドライエッチングにより窒化膜１３のパターンを形成する。窒化膜１３は、後述するドープト・ポリシリコンのリリース時において、犠牲層８のエッチングによって基板絶縁膜５が除去されないようにするための保護膜である。

図４は、ポリ・シリコン基板接合膜９が形成される工程を示す断面図である。
図４を参照して、加速度センサ１０１の周囲部に陽極接合用のノンドープト・ポリシリコンを０．２μｍ程度成膜した後、ドライエッチングによりノンドープト・ポリシリコンのパターンを形成することにより、ポリ・シリコン基板接合膜９が形成される。

図５は、犠牲層８が形成される工程を示す断面図である。
図５を参照して、アンカー２６で支持される中空構造体すなわちドープト・ポリシリコン構造体７を形成するための犠牲層８が形成される。すなわち、０．４μｍ程度のＰＳＧ（Phosphosilicate Glass：リン化酸化膜ガラス）を成膜する。その後、ドライエッチングによりＰＳＧを開口してアンカー２６を形成する。

図６は、ドープト・ポリシリコン構造体７が形成される工程を示す断面図である。
図６を参照して、ドープト・ポリシリコン構造体７となるドープト・ポリシリコンを成膜し、ＣＦ４系ガスを用いてドライエッチングによりドープト・ポリシリコンのパターンを形成する。

そして、フッ化水素酸を用いて犠牲層８を除去してドープト・ポリシリコンをリリースすることにより、ドープト・ポリシリコン構造体７を形成する。

図７は、シリコン支持基板１とガラス支持基板１０とが接合される工程を示す断面図である。

図７を参照して、バッファードフッ酸を用いたウェットエッチング等によりガラス支持基板１０に凹部が形成される。そして、凹部が形成されたガラス支持基板１０と、ドープト・ポリシリコン構造体７が形成されたシリコン支持基板１とをポリ・シリコン基板接合膜９を介して陽極接合により接合することにより、ドープト・ポリシリコン構造体７を封止する。

図８は、孤立シリコン部１Ｂが形成される工程を示す断面図である。
図８を参照して、シリコン支持基板１の厚み（深さ）方向への配線引き出しを行なう。

まず、シリコン支持基板１の第２主表面Ｓ２すなわち基板絶縁膜５と対向する面を必要に応じて研磨することにより、シリコン支持基板１を所定の厚さにする。そして、シリコン支持基板１をシリコン深掘りエッチングによって加工することにより、分離溝２を形成する。これにより、外周部１Ａおよび孤立シリコン部１Ｂが形成される。

次に、分離溝２にＴＥＯＳ系の絶縁膜４を埋め込んだ後、ＣＭＰ研磨処理を行なう。そして、シリコン支持基板１の第２主表面Ｓ２に裏面酸化膜１５を少なくとも０．２μｍ程度形成した後、孤立シリコン部１Ｂの位置に対応する箇所の裏面酸化膜１５を除去して開口する。最後にステンシルマスクを用いてアルミ等をスパッタ成膜することにより、ワイヤーボンド用パッドメタル１１を０．５μｍ程度形成する。

ところで、特許文献１記載の配線取り出し構造では、絶縁性基板の開口部が大きくなるため、デバイスをいくら小さく設計しても、配線引き出し部分の占める面積を小さくすることができないため、結果としてサイズが大きくなってしまうという問題点があった。また、特許文献２記載の配線取り出し構造では、デバイスからの配線を基板の厚み方向に取り出すことができないため、小型化を図ることができないという問題点があった。また、特許文献３記載の配線取り出し構造では、製造プロセスが複雑になってしまうという問題点があった。

しかしながら、本発明の第１の実施の形態に係る加速度センサでは、孤立シリコン部１Ｂは、配線６と電気的に接続され、シリコン支持基板１の第１主表面Ｓ１から第２主表面Ｓ２に達する。外周部１Ａは、孤立シリコン部１Ｂを囲むようにシリコン支持基板１の第１主表面Ｓ１から第２主表面Ｓ２に達する。分離溝２は、孤立シリコン部１Ｂと外周部１Ａとの間に位置し、孤立シリコン部１Ｂと外周部１Ａとを電気的に分離するようにシリコン支持基板１の第１主表面Ｓ１から第２主表面Ｓ２に達する。

このような構成により、本発明の第１の実施の形態に係る加速度センサでは、配線を引き出すために大きな開口部を備える必要がなく、信号処理回路を実装した基板と加速度センサとをワイヤーボンド等の配線を介さずに直接半田等で接続することができ、かつ製造プロセスが複雑になることもない。したがって、本発明の第１の実施の形態に係る加速度センサでは、構造体からの配線引き出し部分の小型化を図り、かつ製造プロセスの簡易化を図ることができる。さらに、本発明の第１の実施の形態に係る加速度センサでは、配線引き出し部分の配置および個数に制約がないという利点もある。

また、特許文献２記載の配線取り出し構造では、加速度センサ基板の表面に重錘部に対向する領域からセンサ基板の外側まで延びる溝を設ける際に、ダイシング等でセンサ基板とガラスの台座基板とを分離させる。このとき、センサ基板とガラスの台座基板との接合面が剥離することにより、デバイスを収納する空間の気密性が損なわれるという問題点があった。しかしながら、本発明の第１の実施の形態に係る加速度センサでは、このような構成を採用する必要がなく、構造体を収納する空間の気密性を損なわない。

また、分離溝２は、ダイシングではなく、シリコン支持基板１を異方性ドライエッチングすることによって形成される。このような構成により、シリコン支持基板１とガラス支持基板１０との接合部が機械的に損傷されることがないため、気密性の劣化を防ぐことができる。

また、静電容量式加速度センサにおいては、容量検出結果として配線に大電流を流す必要がないため、本発明の第１の実施の形態に係る加速度センサのように低抵抗のシリコン基板を配線用導体として使用することができる。したがって、本発明は、加速度センサ等、検出結果を示す信号の伝達に大電流を必要としない場合において特に有効である。

なお、本発明の第１の実施の形態に係る加速度センサでは、ドープト・ポリシリコン構造体７の両端側にあるアンカー２６の位置から配線を引き出す構成であるとしたが、これに限定するものではない。たとえば、ドープト・ポリシリコン構造体７の直下の表面電位を調整するための電極にも同様の配線引き出し構造を適用することができる。この場合、配線６は、基板絶縁膜５を選択的に除去した領域にのみ形成される構成とすることが可能である。

また、本発明の第１の実施の形態に係る加速度センサでは、外周部１Ａと、孤立シリコン部１Ｂと、分離溝２とが形成される基板はシリコン支持基板であるとしたが、これに限定するものではなく、他の低抵抗半導体材料の基板等、導電性を有する基板であれば同様の効果が得られる。

また、本発明の第１の実施の形態に係る加速度センサでは、シリコン支持基板１とガラス支持基板１０とを陽極接合する構成であるとしたが、これに限定するものではなく、フリットガラス等を用いた他の接合方法を採用することも可能である。

図９は、本発明の第１の実施の形態に係る加速度センサの変形例の構成を示す断面図である。図９は、加速度センサ１０１の図１におけるＩＩ−ＩＩ断面に対応している。

図９を参照して、加速度センサ１１１は、シリコン支持基板１と、絶縁膜４と、基板絶縁膜５と、配線６と、ドープト・ポリシリコン構造体７と、層間絶縁膜（犠牲層）８と、ワイヤーボンド用メタルパッド１１と、窒化膜１３と、フリットガラス１４と、裏面酸化膜１５と、シリコン基板２０とを備える。

シリコン基板２０は、ドープト・ポリシリコン構造体７を封止するようにシリコン支持基板１と接合される。より詳細には、シリコン支持基板１とシリコン基板２０とは、フリットガラス１４を介して接合される。

このような構成により、シリコン支持基板１とシリコン基板２０との接合部分が孤立シリコン部１Ｂに接している場合であってもシリコン基板２０と配線６との絶縁性が確保できるため、シリコン基板等の半導体材料基板をガラス支持基板１０の代わりに用いてドープト・ポリシリコン構造体７を気密封止することができる。

その他の構成は加速度センサ１０１と同様であるため、ここでは詳細な説明を繰り返さない。

なお、本発明の第１の実施の形態では加速度センサを本発明の適用例として説明したが、角速度センサおよび圧力センサ等にも本発明を適用することができる。

また、本発明の第１の実施の形態に係る加速度センサでは、ドープト・ポリシリコン構造体７をシリコン支持基板１とガラス支持基板１０とで封止する構成であるとしたが、これに限定するものではない。ドープト・ポリシリコン構造体７を封止する必要がない場合には、ガラス支持基板１０を備えない構成とすることができる。

次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る加速度センサと比べて絶縁膜および裏面酸化膜を備えない構成とした加速度センサに関する。以下で説明する内容以外は第１の実施の形態に係る加速度センサと同様である。

図１０は、本発明の第２の実施の形態に係る加速度センサの構成を示す図である。
図１０を参照して、加速度センサ１０２は、シリコン支持基板１と、基板絶縁膜５と、配線６と、ドープト・ポリシリコン構造体７と、層間絶縁膜（犠牲層）８と、ポリ・シリコン基板接合膜９と、ガラス支持基板１０と、ワイヤーボンド用メタルパッド１１と、窒化膜１３とを備える。

孤立シリコン部１Ｂに大きな外力が加わらず、機械的強度が十分であるためにシリコン支持基板１とガラス支持基板１０との接合面における破損の可能性が低い場合には、この加速度センサ１０２のように絶縁膜４を備えない構成とすることができる。この場合、裏面酸化膜１５を備えない構成とすることができる。

その他の構成および動作は第１の実施の形態に係る加速度センサと同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第２の実施の形態に係る加速度センサでは、第１の実施の形態に係る加速度センサと同様に、構造体からの配線引き出し部分の小型化を図り、かつ製造プロセスの簡易化を図ることができる。

また、本発明の第２の実施の形態に係る加速度センサでは、２個の基板を接合することによりドープト・ポリシリコン構造体７を封止した後の、シリコン支持基板１の裏面の加工プロセスを本発明の第１の実施の形態に係る加速度センサと比べてさらに簡略化できるので、性能を劣化させることなくさらに製造コストを低減することが可能となる。

次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第３の実施の形態＞
本実施の形態は、第１の実施の形態に係る加速度センサと比べて開口部を追加した加速度センサに関する。以下で説明する内容以外は第１の実施の形態に係る加速度センサと同様である。

図１１は、本発明の第３の実施の形態に係る加速度センサの構成を示す図である。
図１１を参照して、加速度センサ１０３は、本発明の第１の実施の形態に係る加速度センサと比べて、さらに、開口部１６を備える。

加速度センサ１０３の製造方法は、第１の実施の形態に係る加速度センサの製造方法と以下の点で異なる。すなわち、シリコン支持基板１に基板絶縁膜５を形成する工程の前に、まず、シリコン支持基板１を第１主表面Ｓ１側からシリコン深掘りエッチングによって加工することにより、シリコン支持基板１の途中すなわち第２主表面Ｓ２側から所定距離の位置まで分離溝３２を形成する。そして、分離溝３２に絶縁膜４を埋め込んだ後、ＣＭＰ研磨処理による平坦化を行なう。

次に、図３〜図７に示す工程を実行する。
次に、シリコン支持基板１の裏面を研磨することにより、シリコン支持基板１を所定の厚さにする。そして、裏面大開口１６をシリコン深堀加工により形成することにより、孤立シリコン部１Ｂおよび外周部１Ａを形成する。そして、ステンシルマスクを用いてワイヤーボンド用パッドメタル１１を０．５μｍ程度形成する。すなわち、裏面大開口１６は、シリコン支持基板１の主表面Ｓ２に形成され、主表面Ｓ２において、分離溝３２と孤立シリコン部１Ｂとで形成される領域を含むように形成される。

このような構成により、シリコン支持基板１の厚さが大きい場合、および分離溝のアスペクト比が大きいために分離溝をシリコン支持基板１の深さ（厚み）方向に絶縁膜４で完全に満たすことができない場合に対応することができる。

また、分離溝２のアスペクト比を小さくすることができるため、分離溝を形成するための異方性ドライエッチングプロセス時間を短縮することができる。

その他の構成および動作は第１の実施の形態に係る加速度センサと同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第３の実施の形態に係る加速度センサでは、第１の実施の形態に係る加速度センサと同様に、構造体からの配線引き出し部分の小型化を図り、かつ製造プロセスの簡易化を図ることができる。

次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第４の実施の形態＞
本実施の形態は、第１の実施の形態に係る加速度センサと比べて開口部を追加した加速度センサに関する。以下で説明する内容以外は第１の実施の形態に係る加速度センサと同様である。

図１２は、本発明の第４の実施の形態に係る加速度センサの構成を示す図である。
図１２を参照して、加速度センサ１０４は、本発明の第１の実施の形態に係る加速度センサと比べて、孤立シリコン部１Ｂの代わりに孤立シリコン部１Ｃを備え、開口部１７をさらに備える。孤立シリコン部１Ｃは、孤立シリコン部１ＣＡ，１ＣＢを含む。

分離溝３２は、シリコン支持基板１において形成され、シリコン支持基板１の一部である孤立シリコン部１Ｃとシリコン支持基板１の他の部分である外周部１Ａとを分離するようにシリコン支持基板１の第１主表面Ｓ１および第２主表面Ｓ２を貫通する。また、分離溝３２は、異方性ドライエッチングプロセスにより形成される。また、分離溝３２には、絶縁材料である絶縁膜４が埋め込まれている。

孤立シリコン部１Ｃは、配線６と電気的に接続され、シリコン支持基板１の第１主表面Ｓ１から第２主表面Ｓ２に達する。外周部１Ａは、孤立シリコン部１Ｃを囲むようにシリコン支持基板１の第１主表面Ｓ１から第２主表面Ｓ２に達する。

加速度センサ１０４の製造方法は、第１の実施の形態に係る加速度センサの製造方法と以下の点で異なる。すなわち、シリコン支持基板１に基板絶縁膜５を形成する工程の前に、まず、シリコン支持基板１を第１主表面Ｓ１側からシリコン深掘りエッチングによって加工することにより、シリコン支持基板１の途中すなわち第２主表面Ｓ２側から所定距離の位置まで分離溝３２を形成する。そして、分離溝３２に絶縁膜４を埋め込んだ後、ＣＭＰ研磨処理による平坦化を行なう。

次に、図３〜図７に示す工程を実行する。
次に、シリコン支持基板１の裏面を研磨することにより、シリコン支持基板１を所定の厚さにする。そして、シリコン支持基板１の裏面から、裏面大開口１７をシリコン深堀加工により形成することにより、孤立シリコン部１Ｃおよび外周部１Ａを形成する。そして、ステンシルマスクを用いてワイヤーボンド用パッドメタル１１を０．５μｍ程度形成する。すなわち、孤立シリコン部１ＣＢは、裏面大開口１７とシリコン支持基板１との境界面Ｓ３において、孤立シリコン部１ＣＡと分離溝３２の一部とで形成される領域を含むように形成される。

このような構成により、シリコン支持基板１の厚さが大きい場合、および分離溝のアスペクト比が大きいために分離溝をシリコン支持基板１の深さ（厚み）方向に絶縁膜４で完全に満たすことができない場合に対応することができる。

また、分離溝のアスペクト比を小さくすることができるため、分離溝を形成するための異方性ドライエッチングプロセス時間を短縮することができる。

その他の構成および動作は第１の実施の形態に係る加速度センサと同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第４の実施の形態に係る加速度センサでは、第１の実施の形態に係る加速度センサと同様に、構造体からの配線引き出し部分の小型化を図り、かつ製造プロセスの簡易化を図ることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の第１の実施の形態に係る加速度センサの構成を示す図である。 加速度センサ１０１の図１におけるＩＩ−ＩＩ断面を示す断面図である。 基板絶縁膜５、配線６および窒化膜１３が形成される工程を示す断面図である。 ポリ・シリコン基板接合膜９が形成される工程を示す断面図である。 犠牲層８が形成される工程を示す断面図である。 ドープト・ポリシリコン構造体７が形成される工程を示す断面図である。 シリコン支持基板１とガラス支持基板１０とが接合される工程を示す断面図である。 孤立シリコン部１Ｂが形成される工程を示す断面図である。 本発明の第１の実施の形態に係る加速度センサの変形例の構成を示す断面図である。 本発明の第２の実施の形態に係る加速度センサの構成を示す図である。 本発明の第３の実施の形態に係る加速度センサの構成を示す図である。 本発明の第４の実施の形態に係る加速度センサの構成を示す図である。

符号の説明

１ シリコン支持基板、２，３２ 分離溝（分離部）、１Ａ 外周部、１Ｂ，１Ｃ 孤立シリコン部（第２の配線部）、１ＣＡ，１ＣＢ 孤立シリコン部、４ 絶縁膜、５ 基板絶縁膜、６ 配線（第１の配線部）、７ ドープト・ポリシリコン構造体、８ 層間絶縁膜（犠牲層）、９ ポリ・シリコン基板接合膜、１０ ガラス支持基板、１１ ワイヤーボンド用メタルパッド、１３ 窒化膜、１４ フリットガラス、１５ 裏面酸化膜、１６，１７ 開口部、２０ シリコン基板、２２ 可動検出質量体、２３ 可動電極、２４ 固定電極、２５ 可動質量体支持ばね、２６ アンカー、２７ 内部配線、２８ 陽極接合部、１０１〜１０４ 加速度センサ、Ｓ１ 第１主表面、Ｓ２ 第２主表面、Ｓ３ 境界面。

Claims (8)

1. 第１主表面と、前記第１主表面に対向する第２主表面とを有する導電性の第１の基板と、
   前記第１主表面上に形成された絶縁膜と、
   前記第１の基板上に前記絶縁膜を介して形成された構造体と、
   前記絶縁膜が選択的に除去された領域に形成され、前記構造体と電気的に接続された第１の配線部とを備え、
   前記第１の基板は、
   前記第１の配線部と電気的に接続され、前記第１主表面から前記第２主表面に達する第２の配線部と、
   前記第２の配線部を囲むように前記第１主表面から前記第２主表面に達する外周部と、
   前記第２の配線部と前記外周部との間に位置し、前記第２の配線部と前記外周部とを電気的に分離するように前記第１主表面から前記第２主表面に達する分離溝とを有する半導体装置。
2. 前記半導体装置は、さらに、
   前記構造体を封止するように前記第１の基板と接合された第２の基板を備える請求項１記載の半導体装置。
3. 前記分離溝には、絶縁材料が埋め込まれている請求項１記載の半導体装置。
4. 前記第１の基板は、さらに、
   前記第２主表面において、前記分離溝と前記第２の配線部とで形成された領域を含むように形成された開口部を有する請求項１記載の半導体装置。
5. 第１主表面と、前記第１主表面に対向する第２主表面とを有する導電性の第１の基板と、
   前記第１主表面上に形成された絶縁膜と、
   前記第１の基板上に前記絶縁膜を介して形成された構造体と、
   前記絶縁膜が選択的に除去された領域に形成され、前記構造体と電気的に接続された第１の配線部とを備える半導体装置の製造方法であって、
   前記第１の基板を準備するステップと、
   前記第１の基板において前記第１主表面から前記第２主表面に達する分離溝を形成することにより、前記第１の配線部と電気的に接続され、かつ前記第１主表面から前記第２主表面に達する第２の配線部と、前記第２の配線部と電気的に分離され、かつ前記第２の配線部を囲むように前記第１主表面から前記第２主表面に達する外周部とを形成するステップとを含む半導体装置の製造方法。
6. 前記半導体装置の製造方法は、さらに、
   前記構造体を封止するように前記第１の基板と第２の基板とを接合するステップを含む請求項５記載の半導体装置の製造方法。
7. 前記半導体装置の製造方法は、さらに、
   前記分離溝に絶縁材料を埋め込むステップを含む請求項５記載の半導体装置の製造方法。
8. 前記半導体装置の製造方法は、さらに、
   前記第２主表面において、前記分離溝と前記第２の配線部とで形成された領域を含む開口部を形成するステップを含む請求項５記載の半導体装置の製造方法。

Images