CN204696104U - 一种系统级mems双载体芯片封装件 - Google Patents

一种系统级mems双载体芯片封装件 Download PDF

Info

Publication number
CN204696104U
CN204696104U CN201520355293.5U CN201520355293U CN204696104U CN 204696104 U CN204696104 U CN 204696104U CN 201520355293 U CN201520355293 U CN 201520355293U CN 204696104 U CN204696104 U CN 204696104U
Authority
CN
China
Prior art keywords
pad
chip
carrier
ceramic
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201520355293.5U
Other languages
English (en)
Inventor
慕蔚
邵荣昌
李习周
张易勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GANSU MICROELECTRONIC ENGINEERING RESEARCH INSTITUTE Co Ltd
Tianshui Huatian Technology Co Ltd
Original Assignee
GANSU MICROELECTRONIC ENGINEERING RESEARCH INSTITUTE Co Ltd
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GANSU MICROELECTRONIC ENGINEERING RESEARCH INSTITUTE Co Ltd, Tianshui Huatian Technology Co Ltd filed Critical GANSU MICROELECTRONIC ENGINEERING RESEARCH INSTITUTE Co Ltd
Priority to CN201520355293.5U priority Critical patent/CN204696104U/zh
Application granted granted Critical
Publication of CN204696104U publication Critical patent/CN204696104U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Micromachines (AREA)

Abstract

一种系统级MEMS双载体芯片封装件，包括两个载体，两个载体相邻的侧壁均有凹坑和凸台，一个载体上有芯片和陶瓷电容，另一个载体上有芯片和陶瓷电阻，载体侧壁上设有载体连筋，所有器件上的焊盘分别与其它焊盘和内引脚相连接，且形成一一连接，所有键合线不交叉，内引脚接外引脚，除外引脚外的其余器件均封装于塑封体内。该封装件以铜合金引线框架作为承载体材料，无源元件采用微细熔覆的厚膜电阻；根据需要定制陶瓷电阻和电容，激光划片后，可如同芯片一样通过粘片胶或胶膜片粘接在引线框架载体上，通过焊线实现互连，是一种较低成本的系统级封装，满足小型化、多功能、高密度集成的SiP型MEMS封装的需要。

Description

一种系统级MEMS双载体芯片封装件
技术领域
本实用新型属于半导体制造技术领域，涉及一种系统级MEMS双载体芯片封装件。
背景技术
传统的系统级封装（System in Package,简称SiP，以下同。），即芯片级封装，大多数采用基板材料作为承载体。基板材料采用多层聚合材料制成，便于埋层和内部及表面布线，方便无源元件的帖装及与线路连接。但基板相对于引线框架来说，不仅材料成本高，厚度大，而且，需要投资价格高昂的贴片机，加上贴片元件本身体积大，不能满足小型化、多功能、高密度集成的SiP型（系统级）MEMS封装的需要。
发明内容
本实用新型的目的是提供一种系统级MEMS双载体芯片封装件，满足小型化、多功能、高密度集成的SiP型MEMS封装的需要。
为实现上述目的，本实用新型所采用的技术方案是：一种系统级MEMS双载体芯片封装件，包括并排设置的第一载体和第二载体，第一载体朝向第二载体的侧壁上以及第二载体朝向第一载体的侧壁上均间隔设置有凹坑和凸台，两个侧壁上凹坑和凸台均相对设置；两个载体的外侧壁上分别设有一根载体连筋，第一载体上并排设有MEMS芯片和陶瓷电容，MEMS芯片位于第一载体设有第三载体连筋的一端，第二载体上并排设有ASIC芯片和陶瓷电阻，陶瓷电阻上的一个焊盘与MEMS芯片上的一个焊盘相连，陶瓷电阻上的第二个焊盘与ASIC芯片上的一个焊盘相连，陶瓷电阻上的第三个焊盘与一个内引脚相连；陶瓷电容上的一个焊盘与ASIC芯片上的一个焊盘相连，陶瓷电容上的第二个焊盘接MEMS芯片上的一个焊盘，陶瓷电容上的第三个焊盘与一个内引脚相连；ASIC芯片上的其它焊盘和MEMS芯片上的其它焊盘分别与剩余的内引脚相连，一个内引脚只与一个焊盘相连，所有的键合线互不交叉；内引脚与外引脚相连接；除外引脚外的其余器件均封装于塑封体内。
本实用新型封装件以铜合金引线框架作为承载体材料，无源元件采用微细熔覆的厚膜电阻（超薄瓷片上的激光调阻）。根据需要定制陶瓷电阻和电容，激光划片后，可如同芯片一样通过粘片胶或胶膜片粘接在引线框架载体上，通过焊线实现互连，是一种较低成本的系统级封装，满足小型化、多功能、高密度集成的SiP型（系统级）MEMS封装的需要。
附图说明
图1是本实用新型MEMS双载体芯片封装件中平面封装的示意图。
图2是图1的剖面示意图。
图3是本实用新型MEMS双载体芯片封装件中第一种堆叠封装的示意图。
图4是图3的剖面示意图。
图5是本实用新型MEMS双载体芯片封装件中第二种堆叠封装的示意图。
图6是图5的剖面示意图。
图7是本实用新型生产方法中制造陶瓷电阻时，在陶瓷基片上印刷了电阻底部金属导体焊盘的示意图。
图8在图7所示陶瓷基片上印刷电阻膜层的示意图。
图9是对图8所示电阻膜层进行激光调阻产生激光调阻区的示意图。
图10是在图9所示激光调阻后的电阻膜层上印刷聚酰亚胺介质保护层的示意图。
图11是本实用新型生产方法中制造陶瓷电容时，在陶瓷基片上印刷电容底部金属导体焊盘的示意图。
图12是在图11所示电容底部金属导体焊盘上印刷下金属层的示意图。
图13是在图12所示下金属层上印刷玻璃介质层的示意图。
图14是激光熔覆图13所示玻璃介质层后印刷上金属层的示意图。
图15是在图14所示上金属层上涂覆聚酰亚胺保护层的示意图。
图16是在涂覆聚酰亚胺保护层的上金属层上印刷顶部金属导体焊盘的示意图。
图中：1.第一载体，2.第二载体，3.ASIC芯片，4.内引脚，5.陶瓷电阻，6.MEMS芯片，7.陶瓷电容，8.锁胶孔，9.凹坑，10.凸台，11.第一载体连筋，12.第二载体连筋，13.第三载体连筋，14.第四载体连筋，15.外引脚，16.塑封体，17.VGA放大器芯片，18.Flash芯片，19.陶瓷基片，20.电阻底部金属导体焊盘，21.电阻膜层，22.激光调阻区，23.聚酰亚胺保护层，24.电容底部金属导体焊盘，25.下金属层，26.玻璃介质层，27.上金属层，28.聚酰亚胺保护层，29.顶部金属导体焊盘。
具体实施方式
下面结合附图和具体实施方式对本实用新型进行详细说明。
传统的系统级封装（System in Package,简称SiP，以下同。）采用基板材料作为承载体，材料成本高，厚度大。需要投资价格高昂的贴片机，且贴片元件本身体积较大，不能满足小型化、多功能、高密度集成的SiP型（系统级）MEMS封装的需要。为了克服现有技术中存在的问题，本实用新型提供了一种系统级MEMS双载体芯片封装件，该双载体芯片封装件按芯片的粘贴形式分为平面封装和堆叠封装。
如图1和图2所示，本实用新型系统级MEMS双载体芯片封装件中的平面封装，包括并排设置的第一载体1和第二载体2，第一载体1朝向第二载体2的侧壁上间隔设置有凹坑9和凸台10，这些凹坑9和凸台10形成锯齿形状，第二载体2朝向第一载体1的侧壁上间隔设置有凹坑9和凸台10，这些凹坑9和凸台10形成锯齿形状，凹坑9的数量≥3，凸台10的数量≥4，第一载体1上的凹坑9和第二载体2上的凹坑9相对设置，第一载体1上的凸台10和第二载体2上的凸台10相对设置；第一载体1背离第二载体2的侧壁上设有第四载体连筋14，第二载体2背离第一载体1的侧壁上设有第二载体连筋12，第四载体连筋14和第二载体连筋12对称设置，第二载体连筋12的两侧分别设有两个内引脚4，第四载体连筋14的两侧分别设有两个内引脚4；第一载体1的第三个侧壁上设有第三载体连筋13，第三载体连筋13朝向第二载体2的一侧并排设有五个内引脚4，第三载体连筋13的另一侧设有一个内引脚4；第二载体2的第三个侧壁上设有第一载体连筋11，第一载体连筋11和第三载体连筋13位于180°方向上，第一载体连筋11朝向第一载体1的一侧并排设有五个内引脚4，第一载体连筋11的另一侧设有一个内引脚4；第一载体1上并排设有MEMS芯片6和陶瓷电容7，MEMS芯片6位于第一载体1设有第三载体连筋13的一端，第二载体2上并排设有ASIC芯片3和陶瓷厚膜电阻5，ASIC芯片3位于第二载体2设有第一载体连筋11的一端；第一载体连筋11与第二载体2的连接处、第二载体连筋12与第二载体2的连接处、第三载体连筋13与第一载体1的连接处以及第四载体连筋14与第一载体1的连接处均设有椭圆形的锁胶孔8；陶瓷电阻5上的一个焊盘通过键合线与MEMS芯片6上的一个焊盘相连，陶瓷电阻5上的第二个焊盘通过键合线与ASIC芯片3上的一个焊盘相连，陶瓷电阻5上的第三个焊盘通过键合线与和第三载体连筋13并排设置的一个内引脚4相连；陶瓷电容7上的一个焊盘通过键合线与ASIC芯片3上的一个焊盘相连，陶瓷电容7上的第二个焊盘通过键合线接MEMS芯片6上的一个焊盘，陶瓷电容7上的第三个焊盘通过键合线与和第一载体连筋11并排设置的一个内引脚4相连；ASIC芯片3上的其它焊盘和MEMS芯片6上的其它焊盘分别与剩余的内引脚4相连，且一个焊盘通过一根键合线与一个内引脚4相连，所有的键合线互不交叉；内引脚4与外引脚15相连接；第一载体1和第二载体2上封装有塑封体16，第一载体1、第二载体2、ASIC芯片3、陶瓷电阻5、MEMS芯片6、陶瓷电容7、所有的内引脚4、所有的载体连筋以及所有的键合线均封装与塑封体16内。
MEMS芯片6、ASIC芯片3、陶瓷电阻5、陶瓷电容7、所有的键合线、所有的内引脚4以及外引脚15构成了电路的电源和信号通道。
如图3和图4所示，本实用新型系统级MEMS双载体芯片封装件中的第一种堆叠封装，其结构与本实用新型系统级MEMS双载体芯片封装件中的平面封装的结构基本相同，两者之间的区别在于：该第一种堆叠封装中的第一载体1上没有第三载体连筋13，第二载体2上没有第一载体连筋11；VGA放大器芯片17粘贴于第一载体1上，VGA放大器芯片17上粘贴有MEMS芯片6，MEMS芯片6上的一个焊盘通过键合线与陶瓷电容7上的一个焊盘相连，陶瓷电容7上的第二个焊盘与一个内引脚4相连，陶瓷电容7上的第三个焊盘既与一个内引脚4相连，又与ASIC芯片3上的一个焊盘相连；陶瓷电容7不与VGA放大器芯片17相连，MEMS芯片6上的另一个焊盘通过键合线与陶瓷电阻5上的一个焊盘相连，陶瓷电阻5上的第二个焊盘与一个内引脚4相连接，陶瓷电阻5上的第三个焊盘与ASIC芯片3上的一个焊盘相连，陶瓷电阻5不与VGA放大器芯片17相连，MEMS芯片6上的其它焊盘通过键合线分别与VGA放大器芯片17上的其它焊盘相连，VGA放大器芯片17上还有两个焊盘通过键合线分别与ASIC芯片3上的两个焊盘相连； VGA放大器芯片17上剩余的焊盘和ASIC芯片3上剩余的焊盘分别与剩余的内引脚4相连接，一个焊盘与一个内引脚4相连接。
如图5和图6所示，本实用新型系统级MEMS双载体芯片封装件中的第二种堆叠封装，其结构与本实用新型系统级MEMS双载体芯片封装件中第一种堆叠封装的结构基本相同，两者之间的区别在于：该第二种堆叠封装中的ASIC芯片3上粘贴有Flash芯片18，Flash芯片18上的一个焊盘通过键合线与MEMS芯片6上的一个焊盘相连接，Flash芯片18上的另外两个焊盘通过键合线分别与两个内引脚4相连接，Flash芯片18上的其余焊盘分别与ASIC芯片3上焊盘连接。
塑封时胶体嵌入凸台10、凹坑9和锁胶孔8，增加了胶体与框架载体的结合牢度，并且对称的凹坑9和载体连筋（Tie Bar）上的锁胶孔8形成同一平面的个支点，如图1的第一载体1，塑封后，以第四载体连筋14上的锁胶孔8、第三载体连筋13上的锁胶孔8及第一载体1上的凹坑9为支点，保证了第一载体1的平面性（不变形）。
可保证第一载体1和第二载体2的平面性。
上述封装件采用按以下制得：
步骤1：制造陶瓷电阻：采用超声波去除陶瓷基片表面的油污、灰尘和杂物；在清洗干净的陶瓷基片19上按图设计印刷电阻底部金属导体焊盘20，陶瓷基片19上平行设有三个电阻底部金属导体焊盘20，位于中间的电阻底部金属导体焊盘20的位置低于另外两个电阻底部金属导体焊盘20的位置，如图7所示，烘烤；采用网印刷方法在电阻底部金属导体焊盘上印刷设计厚度的电阻膜层21，电阻膜层21与三个电阻底部金属导体焊盘20均接触，并覆盖电阻底部金属导体焊盘20的一部分，同时电阻膜层21覆盖相邻两个电阻底部金属导体焊盘20之间的部分区域，如图8所示，烘烤，去除有机挥发物，再用超声清洗去除有机挥发物；采用激光烧结方法，使电阻膜层21中的金属颗粒熔化，与陶瓷基片19和电阻底部金属导体焊盘20牢固结合；采用激光调阻机，通过激光束按一定轨迹照射在电阻膜层21上，电阻膜层21受激光照射加热气化，形成一定深度的刻痕，形成激光调阻区22，如图9，从而改变电阻体的导体截面面积和导电体长度，达到微调电阻的目的，同时，动态测量电阻膜层21的电阻值，将测量结果与设定的阻值进行比较，控制激光的扫射运动，使电阻膜层21的电阻值达到设定的阻值，然后，超声波清洗，去除有机溶剂挥发物和激光调阻产生的粉尘；采用丝网印刷的方法，在调阻后的电阻膜层21上印刷聚酰亚胺（PI）保护层22，如图10所示，烘烤，使聚酰亚胺保护层22与电阻膜层21牢固结合，制得陶瓷电阻；
生产陶瓷电容：超声波去除陶瓷基片表面的油污、灰尘和杂物；在清洗干净的陶瓷基片19上印刷电容底部金属导体焊盘24，如图11所示，进行烘烤；采用丝网印刷的方法在电容底部金属导体焊盘24上印刷下金属层25，下金属层25为金钯层，烘烤后，用CO2激光器和YAG激光器复合激光熔融下金属层25，使熔融的下金属层25覆盖电容底部金属导体焊盘24；采用丝网印刷，在熔融的下金属层25上涂覆一层厚度≥20μm的玻璃介质层26；在氢气烧结炉中进行烧结，去除挥发物，使玻璃介质层26与下金属层25牢固结合，如图13所示，超声波清洗，去除沉积的挥发物；采用丝网印刷方法，在烧结后的玻璃介质层26上印刷上金属层27，上金属层27为金钯层，烘烤，用复合激光熔融上金属层27，如图14所示，超声波清洗；采用丝网印刷方法，在上金属层27上印刷涂覆聚酰亚西保护层28，聚酰亚西保护层28的外形尺寸小于上金属层27的外形尺寸，聚酰亚西保护层28位于上金属层27的中间位置，如图15所示；接着在160℃～175℃温度下烘烤45分钟；采用丝网印刷方法，在上金属层27上没有聚酰亚西保护层28的区域上印刷顶部金属导体焊盘29，如图16，之后，在160℃～175℃温度下烘烤45分钟，制得陶瓷电容；
陶瓷基片19的厚度为0.3～0.5mm，制得的陶瓷电阻的精度为0.3%，制得的陶瓷电容的精度为0.2%。
步骤2：使用8～12寸减薄机，减薄晶圆，用于平面封装的晶圆减薄至180μm～220μm，采用粗磨、细精磨工艺，粗磨速度8μm/s，精磨速度0.18μm/s；用于堆叠封装的晶圆减薄至130μm～150μm，粗磨速度8μm/s，精磨速度0.15μm/s，抛光速度0.05μm/s；
用于平面封装的晶圆划片使用普通胶膜；用于堆叠封装的晶圆划片使用胶膜片；两种晶圆均采用A-WD-300TXB划片机进行防碎片的双刀工艺划片，划片进刀速度≤10mm/s；形成需要的MEMS芯片、ASIC芯片、VGA放大器芯片和Flash芯片；
对陶瓷电阻和陶瓷电容进行划片时：使用UV胶膜片，先用激光划片机划透2/3的陶瓷片，再用刀片划片机划透剩余的1/3陶瓷片，同时再划透胶膜层；
步骤3：上芯：
对于平面封装：取铜合金双载体引线框架，使用粘片胶粘片机，第一次将MEMS芯片6通过粘片胶粘接在第一载体1上；第二次将ASIC芯片3通过粘片胶粘接在第二载体2上，使得MEMS芯片6和ASIC芯片3呈对角设置；防分层烘烤：即温度100℃烘烤45分钟后，升温至175℃烘烤45分钟，再降温至100℃烘烤30分钟；然后，衬底加热温度150℃，采用UV照射工艺，将陶瓷电容7通过胶膜片粘接在第一载体1上，再将陶瓷电阻5通过胶膜片粘接在第二载体2上，陶瓷电容7和陶瓷电阻5呈对角设置；防分层烘烤，即85℃烘烤45分钟，升温至150℃烘烤90分钟，再降温至85℃烘烤45分钟，断电后自然冷却至30℃取出；
对于第一种堆叠封装：取铜合金双载体引线框架，使用胶膜片粘片机，衬底加热温度150℃，先将VGA放大器芯片17通过胶膜片粘接在第一载体1上，再将 MEMS芯片6通过胶膜片堆叠粘贴在VGA放大器芯片17上接着将ASIC芯片3通过胶膜片粘接在第二载体2上，使得VGA放大器芯片17和ASIC芯片3呈对角设置；然后，使用UV照射粘片工艺，将陶瓷电阻5通过胶膜片粘接在第二载体2上，最后将陶瓷电容7通过胶膜片粘接在第一载体1上，陶瓷电阻5和陶瓷电容7呈对角设置；防分层烘烤：即温度85℃烘烤45分，升温至150℃烘烤90分钟，再降温至85℃烘烤45分钟，断电后自然冷却至30℃取出；
对于第二种堆叠封装：取铜合金双载体引线框架，使用胶膜片粘片机，衬底加热温度150℃，先将VGA放大器芯片17通过胶膜片粘接在第一载体1上，再将 MEMS芯片6通过胶膜片堆叠粘贴在VGA放大器芯片17上，接着将ASIC芯片3通过胶膜片粘接在第二载体2上，VGA放大器芯片17和ASIC芯片3呈对角设置，之后，将Flash芯片通过胶膜片堆叠粘贴在ASIC芯片3上；使用UV照射粘片工艺，将陶瓷电阻5通过胶膜片粘接在第二载体2上，将陶瓷电容7通过胶膜片粘接在第一载体1上，陶瓷电阻5和陶瓷电容7呈对角设置；防分层烘烤：即温度85℃烘烤45分，升温至150℃烘烤90分钟，再降温至85℃烘烤45分钟，断电后自然冷却至30℃取出；
铜合金引线框架外形尺寸为273.00×79.00mm。
步骤4：等离子清洗，去除表面污染物和氧化物，提高压焊的可靠性；
步骤5：压焊：
对于平面封装：采用金线或铜线（银合金线），先从MEMS芯片6向ASIC芯片3焊键合线，从MEMS芯片6向陶瓷电容7以及从MEMS芯片6向陶瓷电阻5焊键合线，从MEMS芯片6向内引脚4焊键合线；接着，从ASIC芯片3向陶瓷电容7以及从MEMS芯片6向陶瓷电阻5焊键合线，并从ASIC芯片3向内引脚4焊键合线；最后，从陶瓷电阻5向内引脚4焊键合线，从陶瓷电容7向内引脚4焊键合线；
对于第一种堆叠封装：采金线或铜线（银合金线），先从MEMS芯片6向VGA放大器芯片17高低弧焊键合线，从MEMS芯片6向ASIC芯片3高低弧压焊键合线，从MEMS芯片6向陶瓷电容7以及从MEMS芯片6向陶瓷电阻5焊键合线，并从MEMS芯片6向内引脚4焊键合线；接着，从VGA放大器芯片17向内引脚4焊键合线，并从VGA放大器芯片17向ASIC芯片3焊键合线；之后，从ASIC芯片3向焊陶瓷电容7以及从ASIC芯片3向陶瓷电阻5焊键合线，并从ASI C芯片3向内引脚4焊键合线；之后，从陶瓷电阻5向内引脚4焊键合线，并从陶瓷电容7向内引脚4焊键合线；
对于第二种堆叠封装：采用金线或铜线（银合金线），先从MEMS芯片6向VGA放大器芯片17高低弧焊键合线，从MEMS芯片6向ASIC芯片3高低弧压焊键合线，从MEMS芯片6向陶瓷电容7以及从MEMS芯片6向陶瓷电阻7焊键合线，从MEMS芯片6向内引脚4焊键合线；接着，从VGA放大器芯片17向内引脚4焊键合线，并从VGA放大器芯片17向ASIC芯片3焊键合线；接着，从ASIC芯片3向焊陶瓷电容7以及从ASIC芯片3向陶瓷电阻5焊键合线，并从ASIC芯片3向内引脚4焊键合线；然后，从Flash芯片18向MEMS芯片6焊键合线，从Flash芯片18向内引脚4高低弧焊键合线，并从Flash芯片18向ASIC芯片3焊键合线；之后从陶瓷电阻5向内引脚4焊键合线，并从陶瓷电容7向内引脚4焊键合线；
步骤6：使用全自动包封系统，选用膨胀系数α1≤1、吸水率≤0.30%符合欧盟Weee、ROHS标准和Sony标准的环保塑封料，应用多段注塑模型软件（软件登记号2011SR013152），进行塑封，塑封需满足冲线率＜5%、无离层、翘曲度＜0.1的要求；塑封后，在150℃温度下后固化4小时；
步骤7：采用钝锡电镀，镀层厚度7.62μm～15.24μm，电镀后在175℃温度下烘烤1小时，防止锡须生长；
步骤8：采用全自动或半自动激光打印机，在正面打印标记（产品型号、商标及周号等信息）；
步骤9：采用全自动切筋成形系统，将每条框架上的产品分离成单个产品并入管或入盘；
步骤10：进行测试，剔除不良品，良品即为系统级MEMS双载体芯片封装件。

Claims (4)

1.一种系统级MEMS双载体芯片封装件，其特征在于，包括并排设置的第一载体（1）和第二载体（2），第一载体（1）朝向第二载体（2）的侧壁上以及第二载体（2）朝向第一载体（1）的侧壁上均间隔设置有凹坑（9）和凸台（10），两个侧壁上凹坑（9）和凸台（10）均相对设置；两个载体的外侧壁上分别设有一根载体连筋，第一载体（1）上并排设有MEMS芯片（6）和陶瓷电容（7），MEMS芯片（6）位于第一载体（1）设有第三载体连筋（13）的一端，第二载体（2）上并排设有ASIC芯片（3）和陶瓷电阻（5），陶瓷电阻（5）上的一个焊盘与MEMS芯片（6）上的一个焊盘相连，陶瓷电阻（5）上的第二个焊盘与ASIC芯片（3）上的一个焊盘相连，陶瓷电阻（5）上的第三个焊盘与一个内引脚（4）相连；陶瓷电容（7）上的一个焊盘与ASIC芯片（3）上的一个焊盘相连，陶瓷电容（7）上的第二个焊盘接MEMS芯片（6）上的一个焊盘，陶瓷电容（7）上的第三个焊盘与一个内引脚（4）相连；ASIC芯片（3）上的其它焊盘和MEMS芯片（6）上的其它焊盘分别与剩余的内引脚（4）相连，一个内引脚（4）只与一个焊盘相连，所有的键合线互不交叉；内引脚（4）与外引脚（15）相连接；除外引脚（15）外的其余器件均封装于塑封体（16）内。
2.一种系统级MEMS双载体芯片封装件，其特征在于，包括并排设置的第一载体（1）和第二载体（2），第一载体（1）朝向第二载体（2）的侧壁上以及第二载体（2）朝向第一载体（1）的侧壁上均间隔设置有凹坑（9）和凸台（10），两个侧壁上的凹坑（9）和凸台（10）均相对设置；两个载体上与设有凹坑（9）的侧壁相背离的侧壁上分别设有载体连筋，第一载体（1）上并排设有VGA放大器芯片（17）和陶瓷电容（7），VGA放大器芯片（17）上粘贴有MEMS芯片（6），第二载体（2）上并排设有ASIC芯片（3）和陶瓷电阻（5），VGA放大器芯片（17）和ASIC芯片（3）对角设置，陶瓷电容（7）和陶瓷电阻（5）对角设置，陶瓷电阻（5）上的一个焊盘与MEMS芯片（6）上的一个焊盘相连，陶瓷电阻（5）上的第二个焊盘与ASIC芯片（3）上的一个焊盘相连，陶瓷电阻（5）上的第三个焊盘与一个内引脚（4）相连；陶瓷电容（7）上的一个焊盘分别与ASIC芯片（3）上的一个焊盘和一个内引脚（4）相连，陶瓷电容（7）上的第二个焊盘接MEMS芯片（6）上的一个焊盘，陶瓷电容（7）上的第三个焊盘与一个内引脚（4）相连，VGA放大器芯片（17）上还有两个焊盘通过键合线分别与ASIC芯片（3）上的两个焊盘相连，MEMS芯片（6）上的其它焊盘分别与VGA放大器芯片（17）上的其它焊盘相连；VGA放大器芯片（17）上剩余的焊盘和ASIC芯片（3）上剩余的焊盘分别与剩余的内引脚（4）相连接，一个内引脚（4）只与一个焊盘相连接，所有的键合线互不交叉；内引脚（4）与外引脚（15）相连接；除外引脚（15）外的其余器件均封装于塑封体（16）内。
3.一种系统级MEMS双载体芯片封装件，其特征在于，包括并排设置的第一载体（1）和第二载体（2），第一载体（1）朝向第二载体（2）的侧壁上以及第二载体（2）朝向第一载体（1）的侧壁上均间隔设置有凹坑（9）和凸台（10），两个侧壁上的凹坑（9）和凸台（10）均相对设置；两个载体上与设有凹坑（9）的侧壁相背离的侧壁上分别设有载体连筋，第一载体（1）上并排设有VGA放大器芯片（17）和陶瓷电容（7），VGA放大器芯片（17）上粘贴有MEMS芯片（6），第二载体（2）上并排设有ASIC芯片（3）和陶瓷电阻（5），VGA放大器芯片（17）和ASIC芯片（3）对角设置，陶瓷电容（7）和陶瓷电阻（5）对角设置，ASIC芯片（3）上粘贴有Flash芯片（18），陶瓷电阻（5）上的一个焊盘与MEMS芯片（6）上的一个焊盘相连，陶瓷电阻（5）上的第二个焊盘与ASIC芯片（3）上的一个焊盘相连，陶瓷电阻（5）上的第三个焊盘与一个内引脚（4）相连；陶瓷电容（7）上的一个焊盘分别与ASIC芯片（3）上的一个焊盘和一个内引脚（4）相连，陶瓷电容（7）上的第二个焊盘接MEMS芯片（6）上的一个焊盘，陶瓷电容（7）上的第三个焊盘与一个内引脚（4）相连，VGA放大器芯片（17）上还有两个焊盘通过分别与ASIC芯片（3）上的两个焊盘相连，Flash芯片（18）上的一个焊盘与MEMS芯片（6）上的一个焊盘相连，Flash芯片（18）上的另外两个焊盘分别与两个内引脚（4）相连，Flash芯片（18）上的其余焊盘分别与ASIC芯片（3）上焊盘连接；MEMS芯片（6）上的其它焊盘分别与VGA放大器芯片（17）上的其它焊盘相连；VGA放大器芯片（17）上剩余的焊盘和ASIC芯片（3）上剩余的焊盘分别与剩余的内引脚（4）相连接，一个内引脚（4）只与一个焊盘相连接，所有的键合线互不交叉；内引脚（4）与外引脚（15）相连接；除外引脚（15）外的其余器件均封装于塑封体（16）内。
4.根据权利要求1、2或3所述的系统级MEMS双载体芯片封装件，其特征在于，载体连筋与载体的连接处设有椭圆形的锁胶孔（8）。
CN201520355293.5U 2015-05-28 2015-05-28 一种系统级mems双载体芯片封装件 Withdrawn - After Issue CN204696104U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520355293.5U CN204696104U (zh) 2015-05-28 2015-05-28 一种系统级mems双载体芯片封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520355293.5U CN204696104U (zh) 2015-05-28 2015-05-28 一种系统级mems双载体芯片封装件

Publications (1)

Publication Number Publication Date
CN204696104U true CN204696104U (zh) 2015-10-07

Family

ID=54236364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520355293.5U Withdrawn - After Issue CN204696104U (zh) 2015-05-28 2015-05-28 一种系统级mems双载体芯片封装件

Country Status (1)

Country Link
CN (1) CN204696104U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900624A (zh) * 2015-05-28 2015-09-09 天水华天科技股份有限公司 一种系统级mems双载体芯片封装件及其生产方法
CN110600455A (zh) * 2019-09-25 2019-12-20 江苏盐芯微电子有限公司 一种内置电容的ic芯片及封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900624A (zh) * 2015-05-28 2015-09-09 天水华天科技股份有限公司 一种系统级mems双载体芯片封装件及其生产方法
CN104900624B (zh) * 2015-05-28 2017-10-03 天水华天科技股份有限公司 一种系统级mems双载体芯片封装件及其生产方法
CN110600455A (zh) * 2019-09-25 2019-12-20 江苏盐芯微电子有限公司 一种内置电容的ic芯片及封装方法

Similar Documents

Publication Publication Date Title
US9240393B2 (en) High yield semiconductor device
CN104900624B (zh) 一种系统级mems双载体芯片封装件及其生产方法
US8373268B2 (en) Semiconductor package including flip chip controller at bottom of die stack
CN104769713B (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
KR100662690B1 (ko) 반도체 장치의 제조 방법
CN106233462A (zh) 半导体器件以及半导体器件的制造方法
CN102163591B (zh) 一种球型光栅阵列ic芯片封装件及其生产方法
JP2007516602A (ja) 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
KR20040087501A (ko) 센터 패드 반도체 칩의 패키지 및 그 제조방법
CN101252092B (zh) 多芯片封装结构及其制作方法
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
TWI233188B (en) Quad flat no-lead package structure and manufacturing method thereof
CN106128965A (zh) 一种无基板封装器件的制作方法
CN102569272A (zh) 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法
CN103426871B (zh) 一种高密度混合叠层封装结构及其制作方法
CN204696104U (zh) 一种系统级mems双载体芯片封装件
CN103579171A (zh) 半导体封装件及其制造方法
CN102131353A (zh) 连接组件的方法、电路组件的组合体和电路
US11145617B2 (en) Semiconductor structure
CN202394964U (zh) 一种基板的多层隔片式ic芯片堆叠封装件
US20070163992A1 (en) Method and device for contacting semiconductor chips
CN104600047B (zh) 功率模块及其封装方法
WO2016107298A1 (zh) 一种微型模塑封装手机智能卡以及封装方法
TW202131418A (zh) 半導體裝置及其製造方法
JPH0547771A (ja) 電子回路部品

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20151007

Effective date of abandoning: 20171003

AV01 Patent right actively abandoned

Granted publication date: 20151007

Effective date of abandoning: 20171003