CN102044517B - 一种超大功率ic芯片封装件的生产方法 - Google Patents

一种超大功率ic芯片封装件的生产方法 Download PDF

Info

Publication number
CN102044517B
CN102044517B CN2010105644098A CN201010564409A CN102044517B CN 102044517 B CN102044517 B CN 102044517B CN 2010105644098 A CN2010105644098 A CN 2010105644098A CN 201010564409 A CN201010564409 A CN 201010564409A CN 102044517 B CN102044517 B CN 102044517B
Authority
CN
China
Prior art keywords
chip
adopt
bonding
power
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010105644098A
Other languages
English (en)
Other versions
CN102044517A (zh
Inventor
何文海
慕蔚
李存满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN2010105644098A priority Critical patent/CN102044517B/zh
Publication of CN102044517A publication Critical patent/CN102044517A/zh
Application granted granted Critical
Publication of CN102044517B publication Critical patent/CN102044517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种超大功率IC芯片封装件及其生产方法，该封装件包括框架体，框架体上并排设置有六个封装体，框架体由单排六只引线框架铆接而成，引线框架采用防溢料设计的铆接框架，每只引线框架上设置有一个封装体。取由六只引线框架铆接而成的框架体，将引线框架载体与框架体铆接，根据需要在引线框架载体上制得单芯片封装体、双芯片封装体或双芯片堆叠封装体，得到超大功率IC芯片封装件。本发明封装件具有超大功率和较强散热能力，克服了现有大功率半导体器件的不足，结构简单合理，更薄更轻、低成本、绿色环保，具有高性能和高可靠性。可广泛应用于航空航天、火车汽车、通信、计算机、消费电子等国防建设和国民经济建设领域。

Description

一种超大功率IC芯片封装件的生产方法
技术领域
本发明属于集成电路封装制造技术领域，涉及一种IC芯片封装件，具体涉及一种散热能力较强、具有超大功率的IC芯片封装件，本发明还涉及一种该IC芯片封装件的生产方法。 
背景技术
功率半导体器件在其发展的初期（上世纪60年代～80年代）主要应用于工业和电力系统。近二十年来，随着通信、计算机、消费电子、汽车产业的发展，功率半导体器件的应用范围已渗透到国民经济与国防建设的各个领域，其技术已成为航空、航天、火车、汽车、通讯、计算机、消费类电子、工业自动化和其他科学与工业部门至关重要的基础。与此同时，对半导体器件的功率、散热、可靠性和体积等也有了越来越高的要求，所以今后功率半导体器件的发展方向是小型化和超大功率。 
发明内容
本发明的目的是提供一种超大功率IC芯片封装件，以适应对功率半导体器件超大功率的要求，并且具有较强的散热能力。 
本发明的另一目的是提供一种上述超大功率IC芯片封装件的生产方法。 
本发明所采用的技术方案是，一种超大功率IC芯片封装件，包括框架体1，框架体1上并排设置有六个封装体2，框架体1由单排六只引线框架3铆接而成，引线框架3采用防溢料设计的铆接框架，每只引线框架3上设置有一个封装体2。 
本发明所采用的另一技术方案是，一种上述超大功率IC芯片封装件的生产方法，取由六只引线框架3铆接而成的框架体1，将引线框架载体与框架体1铆接，根据需要在引线框架载体上制得单芯片封装体、双芯片封装体或双芯片堆叠封装体，得到超大功率IC芯片封装件。 
本发明超大功率IC芯片封装件的粘片胶可灵活选择，使用背金背银晶圆时无需减薄，与国外同类产品外形尺寸相同，具有互换性；比同类HZIP封装件有更小的封装外形。结构简单合理，具有更薄、更轻、高性能高可靠性、低成本和绿色环保等显著特点。可广泛应用于航空航天、火车汽车、通信、计算机、消费电子（家电）等国防建设和国民经济建设领域。 
附图说明
图1是本发明超大功率IC芯片封装件的结构示意图； 
图2是本发明超大功率IC芯片封装件中单只引线框架的结构示意图；
图3是本发明超大功率IC芯片封装件中封装体一种实施例的结构示意图；
图4是本发明超大功率IC芯片封装件中封装体另一种实施例的结构示意图；
图5是本发明超大功率IC芯片封装件中封装体第三种实施例的结构示意图；
图6是本发明超大功率IC芯片封装件的外形示意图；
图7是图6的左视图；
图8是图6的后视图。
图中，1.框架体，2.封装体，3.引线框架，4.第一引线框架载体，5.粘片胶，6.第一IC芯片，7.内引脚，8.第一键合线，9.塑封体，10.第二引线框架载体，11.第三引线框架载体，12.第二键合线，13.第一键合球，14.第二IC芯片，15.第三IC芯片，16.第四IC芯片，17.第五IC芯片，18.第三键合线，19.第四键合线，20.第五键合线，21.第二键合球，22.第二粘片胶。 
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。 
为了满足对大功率封装产品的需求，本发明提供了一种HZIP25L超大功率IC芯片封装件，该封装件外带较厚的散热片，散热片与框架载体铆接在一起，并且一般载体外露，采用软焊料上芯，具有较大的功率容量和较强的散热能力。 
如图1所示，本发明超大功率IC芯片封装件的结构，包括框架体1，框架体1上并排设置有六个封装体2。框架体1由六只如图2所示的引线框架3铆接而成，六只引线框架3组成单排，引线框架3采用防溢料设计的铆接框架，每只引线框架3上设置有一个封装体2。 
如图3所示，本发明超大功率IC芯片封装件中封装体2一种实施例的结构，包括第一引线框架载体4，第一引线框架载体4的两侧分别设置有内引脚7；第一引线框架载体4上通过第一粘片胶5粘接有第一IC芯片6，第一IC芯片6通过第一键合线8分别与两内引脚7相连；第一引线框架载体4上覆盖塑封体9，第一引线框架载体4露出塑封体9外；两内引脚7、第一IC芯片6和第一键合线8均封装于塑封体9内；第一引线框架载体4与引线框架3相连接。 
如图4所示，本发明超大功率IC芯片封装件中封装体2另一种实施例的结构，包括并排设置的第二引线框架载体10和第三引线框架载体11，第二引线框架载体10远离第三引线框架载体11的一侧设置有内引脚7，第三引线框架载体11远离第二引线框架载体10的一侧也设置有内引脚7；第二引线框架载体10上通过第一粘片胶5粘接有第三IC芯片15；第三引线框架载体11上通过第一粘片胶5粘接有第二IC芯片14，第二IC芯片14和第三IC芯片15上分别设置有第一键合球13和第二键合球21，第一键合球13和第二键合球采用金球或铜球；第二IC芯片14和第三IC芯片15分别通过第二键合线12与内引脚7相连，第一键合球13和第二键合球21通过第二键合线12相连，第二引线框架载体10和第三引线框架载体11上覆盖有塑封体9，第二引线框架载体10和第三引线框架载体11露出塑封体9外；内引脚7、第二IC芯片14、第三IC芯片15、键合球13和第二键合线12均封装于塑封体9内。第二引线框架载体10和第三引线框架载体11分别与引线框架3相连接。 
如图5所示，本发明超大功率IC芯片封装件中封装体2第三种实施例的结构，包括第一引线框架载体4，第一引线框架载体4两侧分别设置有内引脚7，第一引线框架载体4上通过第一粘片胶5粘接有第四IC芯片16，第四IC芯片16上通过第二粘片胶22粘接有第五IC芯片17；第五IC芯片17通过第三键合线18分别与两内引脚7相连，第四IC芯片16通过第五键合线20分别与两内引脚7相连，第四IC芯片16通过第四键合线19与第五IC芯片17相连；第一引线框架载体4上覆盖有塑封体9，第一引线框架载体4露出塑封体9外；内引脚7、第四IC芯片16、第五IC芯片17、第三键合线18、第四键合线19和第五键合线20均封装于塑封体9内。第一引线框架载体（4）与引线框架（3）相连接。 
第一粘片胶5采用软焊料粘片或导电胶粘片。第二粘片胶22采用绝缘胶。 
本发明封装件有单芯片封装、双芯片封装和双芯片堆叠封装三种形式。 
本发明超大功率IC芯片封装件是针对目前大功率半导体器件的不足，而开发的一种具有超大功率、较强散热能力的HZIP25L集成电路封装技术。引线框架使用单排6只，引入了防离层、防溢料设计，质量和可靠性好；引线框架载体与较厚的散热片铆接在一起，载体外露，采用软焊料粘片，具有较大的功率容量和较强的散热能力。该HZIP25L大功率封装集成电路的生产优化配置方案：塑封模具，外排片机和冲流道机，自动切筋成型系统（切筋、成型、分离各一副模具），13#电镀线电镀，使用减薄划片、粘片、打印、测试等通用设备；在保证质量和可靠性的前提下，引线框架、导电胶、塑封料、模具等优先选取国产品牌；以铜线键合为主，金线键合为辅的低成本方案和工艺技术。本发明的HZIP超大功率集IC芯片封装件结构简单合理，更薄更轻、低成本、绿色环保，具有高性能和高可靠性。可广泛应用于航空航天、火车汽车、通信、计算机、消费电子（家电）等国防建设和国民经济建设领域。 
第一粘片胶5分别采用软焊料粘片或导电胶粘片时，单芯片封装、双芯片封装、双芯片堆叠封装生产流程如下： 
1. 采用软焊料粘片
1）单芯片封装和双芯片封装
晶圆进料检验 
Figure 505751DEST_PATH_IMAGE001
晶圆减薄
Figure 702377DEST_PATH_IMAGE001
揭膜绷膜
Figure 193719DEST_PATH_IMAGE001
晶圆划片
Figure 717104DEST_PATH_IMAGE001
软焊料粘片
Figure 317587DEST_PATH_IMAGE001
压焊
Figure 559213DEST_PATH_IMAGE001
塑封及后固化
Figure 99916DEST_PATH_IMAGE001
激光正印
Figure 477807DEST_PATH_IMAGE001
无铅电镀及烘烤
Figure 16236DEST_PATH_IMAGE001
切筋成型
Figure 479578DEST_PATH_IMAGE001
装管检验。
2）双芯片堆叠封装 
晶圆进料检验
Figure 823972DEST_PATH_IMAGE001
晶圆减薄
Figure 259633DEST_PATH_IMAGE001
揭膜
Figure 765700DEST_PATH_IMAGE001
绷膜
Figure 981918DEST_PATH_IMAGE001
晶圆划片
Figure 864423DEST_PATH_IMAGE001
焊料粘片二次上芯
Figure 831559DEST_PATH_IMAGE001
压焊
Figure 269494DEST_PATH_IMAGE001
塑封及后固化
Figure 391908DEST_PATH_IMAGE001
激光正印
Figure 598899DEST_PATH_IMAGE001
无铅电镀及烘烤切筋成型
Figure 637579DEST_PATH_IMAGE001
装管检验。
2.采用导电胶粘片 
1）单芯片封装和双芯片封装
晶圆进料检验晶圆减薄
Figure 126646DEST_PATH_IMAGE001
揭膜绷膜晶圆划片上芯及烘烤
Figure 705209DEST_PATH_IMAGE001
压焊
Figure 160461DEST_PATH_IMAGE001
塑封及后固化
Figure 997967DEST_PATH_IMAGE001
激光正印
Figure 564078DEST_PATH_IMAGE001
无铅电镀及烘烤
Figure 600167DEST_PATH_IMAGE001
切筋成型
Figure 656679DEST_PATH_IMAGE001
装管检验。
2）双芯片堆叠封装 
晶圆进料检验
Figure 778219DEST_PATH_IMAGE001
晶圆减薄
Figure 148021DEST_PATH_IMAGE001
揭膜
Figure 241878DEST_PATH_IMAGE001
绷膜
Figure 38933DEST_PATH_IMAGE001
晶圆划片
Figure 647769DEST_PATH_IMAGE001
上芯及烘烤
Figure 493365DEST_PATH_IMAGE001
二次上芯
Figure 504047DEST_PATH_IMAGE001
压焊
Figure 472003DEST_PATH_IMAGE001
塑封及后固化
Figure 568135DEST_PATH_IMAGE001
激光正印无铅电镀及烘烤
Figure 348189DEST_PATH_IMAGE001
切筋成型
Figure 487046DEST_PATH_IMAGE001
装管检验。
本发明封装件中单芯片封装件的生产，首先，在单排6只第一引线框架载体4上点第一粘片胶5，接着进行第一IC芯片6的粘片，并进行第一粘片胶5的固化，其次，采用传统压焊工艺，将第一IC芯片6上的焊盘通过第一键合线8与引线框架3的内引脚7相连，构成电路的信号和电流通道；塑封后，塑封体9包围了第一引线框架载体7、第一粘片胶5、第一IC芯片6、内引脚7和第一键合线8，构成了电路整体，并对第一IC芯片6和第一键合线8起到保护和支撑作用；然后进行后固化、打印、电镀、切筋成型。 
本发明封装件中双芯片封装件的生产，在第二引线框架载体10和第三引线框架载体（基岛、PAD）11上点第一粘片胶5，接着进行第二IC芯片14和第三IC芯片15的粘片，固化第一粘片胶5； 在第二IC芯片14和第三IC芯片15上的焊盘（PAD）上分别预植第一键合球13和第二键合球21，用铜（金）线在第一键合球13上堆叠铜（金）键合球，拱丝拉弧在第二键合球21上堆叠金（铜）键合球，第一键合球13和第二键合球21之间的拉弧形成第二键合线12；第二IC芯片14和第三IC芯片15的外焊盘通过第一键合线8（金线、铜线）与引线框架3的内引脚7相连。第二IC芯片14、第三IC芯片15、第一键合球13、第二键合球21、第一键合线8和第二键合线12构成电路的信号和电流通道。塑封体9覆盖了第一IC芯片14、第二IC芯片15、第一键合线8、第二键合线12、第一键合球13、第二键合球21和内引脚7，一起构成了电路整体，并对第一IC芯片14和第二IC芯片15、第一键合线8、第二键合线12、第一键合球13和第二键合球21起到保护和支撑作用，塑封后进行后固化、打印、电镀、切筋成型。 
本发明封装件中双芯片堆叠封装件的生产，在第一引线框架载体（基岛、PAD）4上点第一粘片胶5、接着进行第四IC芯片16的粘片，固化第一粘片胶5；在第四IC芯片16上点第一粘片胶5，然后，在第四IC芯片16上点第二粘片胶22，将第五IC芯片17粘在第四IC芯片16上；第四IC芯片16和第五IC芯片17通过第四键合线（铜线、金线）19键合相连，采用球焊将第四IC芯片16和内引脚7通过第五键合线20通相连，采用球焊将第五IC芯片17和内引脚7通过第三键合线18相连。第四 IC芯片16、第五IC芯片17、第三键合线18、第三键合线19、第五键合线20和内引脚7构成电路的信号和电流通道。塑封体9覆盖了IC芯片、键线和内引脚7等构成了电路整体，并对IC芯片和键合线起到保护和支撑作用。塑封后进行后固化、打印、电镀、切筋成型。 
本发明超大功率IC芯片封装件的生产方法，按以下步骤进行： 
步骤1：采用现有方法进行晶圆减薄和划片；
对于单芯片封装和双芯片封装，
在晶圆正面贴上胶膜，然后在DAD3350减薄机上进行减薄，减薄机转速为2400rpm～3000rpm，晶圆减薄厚度300μm±10μm；对减薄后的晶圆进行清洗，经检验合格后，去掉正面胶膜，在晶圆背面贴上胶膜，按常规方法进行划片，将晶圆划成单个IC芯片，划片后烘烤。贴膜和去除胶膜均在离子风机下进行，否则会因静电过大造成晶圆上的芯片被击穿而损坏IC芯片；
对于双芯片堆叠封装，
在晶圆正面贴上胶膜，然后在具备8″～12″超薄减薄抛光功能的减薄机上进行减薄，减薄机转速为2400rpm～3000rpm，用作下层芯片的晶圆减薄厚度为200～210μm，粗糙度Ra 0.10～0.05mm，用作上层芯片的晶圆减薄厚度为180～10μm，采用防翘曲薄减薄抛光工艺；
步骤2：上芯
对于单芯片封装： 
采用单排载体框架，其引线框架是单排6只，尺寸在194mm×35mm以内，铆接框架防溢料设计；
采用SS-DT01粘片机将软焊料粘片或导电胶粘片点在单载体上，软焊料选用锡焊料，点胶高度为1400～2000step，软焊料粘片厚度为8～38μm，然后，根据芯片尺寸和载体尺寸的大小选择吸嘴和点胶头的形状和尺寸，吸嘴上芯的升降高度为4000～6500step，顶针上升高度为100～160mm，顶针上升延迟时间为5～10ms，上芯后采用防离层烘烤工艺进行固化，固化烘烤的氮气流量0.7～1.0L/ min；
对于双芯片封装：
采用双排载体框架，每条上有6只引线框架，尺寸在194mm×35mm以内，铆接框架防溢料设计；
采用SS-DT01粘片机将软焊料粘片或导电胶粘片点在单载体上，软焊料选用锡焊料，点胶高度为1400～2000step，软焊料粘片厚度为8～38μm，然后，根据芯片尺寸和载体尺寸的大小选择吸嘴和点胶头的形状和尺寸，吸嘴上芯的升降高度为4000～6500step，顶针上升高度为100～160mm，顶针上升延迟时间为5～10ms，若两个载体上粘接的芯片的大小不同，先粘小芯片，所有小芯片粘完后再粘大芯片，上芯后采用防离层烘烤工艺进行固化，固化烘烤的氮气流量0.7～1.0L/min；
对于双芯片堆叠封装：
采用单排载体框架，其引线框架是单排6只，尺寸在194mm×35mm以内，铆接框架防溢料设计；采用SS-DT01粘片机将软焊料粘片或导电胶粘片点在单载体上，软焊料选用锡焊料，点胶高度为1400～2000step，软焊料粘片厚度为8～38μm，然后，根据芯片尺寸和载体尺寸的大小选择吸嘴和点胶头的形状和尺寸，吸嘴上芯的升降高度为4000～6500step，顶针上升高度为100～160mm，顶针上升延迟时间为5～10ms，粘接下层芯片；采用AD828粘片机将QMI538NB绝缘胶点在下层芯片正面，将上层芯片粘在下层芯片的正面，二次上芯后，在80～200℃的温度下采用防离层烘烤工艺固化烘烤180～210min，固化烘烤的氮气流量0.7～1.0L /min；
步骤3：压焊
对于单芯片封装：
在通用压焊机上，一焊点压焊功率15～90Dac，一焊点焊线压力10～70g，一焊点焊线时间5～25s，二焊点压焊功率30～160Dac，二焊点焊线压力35～160g，二焊点焊线时间5～20s，采用铜线通过球焊将IC芯片上的焊盘（PAD）和引线框架的内引脚7相连，
对于双芯片封装：
将衬底加热至228～235℃，调节打火流量为2600～3100mA，打火放电时间为630～710μs，使键合球头部融化获得表面圆滑无缺陷的键合球FAB，接线劈刀上加10±3ms输出方式为电流的超声波和压力，该超声波的频率为120±10KHZ，功率为41±3mw，压力输出为32±2gf； 
对于双芯片堆叠封装：
先打连接上下芯片间的焊线，其次打连接下层芯片与内引脚7之间的焊线，最后焊接上层芯片与内引脚7之间的焊线，控制焊线的弧高为150～300μm，防止上下层焊线间短路，上下芯片之间采用CSP形高低弧打线，芯片与内引脚7间采用平弧打线；
步骤4：塑封
采用现有工艺进行单芯片封装或双芯片封装，塑封料采用规格为Ф55×90g的低应力、高粘度、流动性适中的KL1000-3A塑封料，使用MM164塑封模具、自动排片机和冲浇口机进行塑封，注塑后固化5～10h； 
采用规格为Ф55×90g的低应力、高粘度、流动性适中的KL1000-3A塑封料，使用MM164塑封模具、自动排片机和冲浇口机，进行双芯片堆叠封装；由于上下层芯片间有焊线，上下层芯片与内引脚间均有焊线，交错进行，需严格控制注塑压力、注塑时间和模具温度等，注塑压力为1200～1600Psi，注塑时间7～13S，模具温度160～180℃，合模压力8～20Mpa，注塑后固化5～10h，防止冲线造成短路和交线；
步骤5：激光正印
采用普通打印夹具，进行激光打标，工艺同带热沉的Z引脚封装（HZIP）等塑料封装集成电路生产工艺；
步骤6：电镀
采用纯锡电镀工艺，在电镀线上对激光正印后的塑封件进行电镀；将塑封后的封装件送电镀线电镀，手工上料，去溢料、热煮软化、甩干、电镀烘烤等在一个系统内完成，电镀过程中严格控制电镀液温度和电流强度，镀液温度为35～45℃，电镀电流为95±5A/槽，镀层厚度控制在7.0～20.32μm；
步骤7：切筋成型
采用自动切筋成型系统，自动进料，自动入管，制得超大功率IC芯片封装件。
采用上述生产方法制得的封装件的外形图，如图6、图7和图8所示，图中显示，该封装件的宽度（塑封体宽度＋引脚长度）为L；封装件中塑封体的长度为D，塑封体的宽度为E，塑封体厚度为A2，外引脚宽度为b，外引脚间距为e，引线厚度为c； 封装件背面的外露散热片长度为D5，该外露散热片宽度为。 
实施例1
晶圆减薄主轴转速为2400rpm，晶圆减薄厚度300μm，划片；采用单排载体框架，使用专用上料夹，将软焊料粘片点在第一引线框架载体4上，软焊料粘片厚度为8μm，点胶高度为1400step，吸嘴上芯的升降高度为4000step，顶针上升高度为100mm，顶针上升延迟时间为5ms，将IC芯片粘接在第一引线框架载体4上，上芯后固化烘烤氮气流量0.7L/min，粘片胶烘烤温度80℃，粘片胶烘烤时间180min；在通用压焊机上，单芯片平面封装，一焊点压焊功率15Dac，一焊点焊线压力10g，一焊点焊线时间5s，二焊点压焊功率30Dac，二焊点焊线压力35g，二焊点焊线时间5s，采用铜线通过球焊将IC芯片上的焊盘（PAD）和引线框架的内引脚7相连，形成电路的电源和信号通道；采用KL1000-3A塑封料，使用MM164塑封模具进行塑封，固化5h；采用现有打印工艺进行打印，将打印后的塑封件用13#电镀线进行电镀，控制镀液温度为35℃，电镀电流为95A/槽，镀层厚度为7.0μm；将电镀后的塑封件采用自动切筋成型系统，自动进料，自动入管，制得超大功率IC单芯片封装件。
实施例2
晶圆减薄主轴转速为3000rpm，晶圆减薄厚度310μm，划片；采用单排载体框架，使用专用上料夹，将软焊料粘片点在第一引线框架载体4上，软焊料粘片厚度为38μm，点胶高度为2000step，吸嘴上芯的升降高度为6500step，顶针上升高度为160mm，顶针上升延迟时间为10ms，将IC芯片粘接在第一引线框架载体4上，上芯后固化烘烤氮气流量1.0L/min，粘片胶烘烤温度200℃，粘片胶烘烤时间210min；在通用压焊机上，单芯片平面封装，一焊点压焊功率90Dac，一焊点焊线压力70g，一焊点焊线时间25s，二焊点压焊功率160Dac，二焊点焊线压力160g，二焊点焊线时间20s，采用铜线通过球焊将IC芯片上的焊盘（PAD）和引线框架的内引脚7相连，形成电路的电源和信号通道；采用KL1000-3A塑封料，使用MM164塑封模具进行塑封，固化10h；采用现有打印工艺进行打印，将打印后的塑封件用13#电镀线进行电镀，控制镀液温度为45℃，电镀电流为100A/槽，镀层厚度为20.32μm；将电镀后的塑封件采用自动切筋成型系统，自动进料，自动入管，制得超大功率IC单芯片封装件。
实施例3
晶圆减薄主轴转速为2700rpm，晶圆减薄厚度290μm，划片；采用单排载体框架，使用专用上料夹，将软焊料粘片点在第一引线框架载体4上，软焊料粘片厚度为23μm，点胶高度为1700step，吸嘴上芯的升降高度为5250step，顶针上升高度为130mm，顶针上升延迟时间为7.5ms，将IC芯片粘接在第一引线框架载体4上，上芯后固化烘烤氮气流量0.85L/ min，粘片胶烘烤温度140℃，粘片胶烘烤时间195min；在通用压焊机上，单芯片平面封装，一焊点压焊功率53Dac，一焊点焊线压力40g，一焊点焊线时间15s，二焊点压焊功率95Dac，二焊点焊线压力97.5g，二焊点焊线时间12.5s，采用铜线通过球焊将IC芯片上的焊盘（PAD）和引线框架的内引脚7相连，形成电路的电源和信号通道；采用KL1000-3A塑封料，使用MM164塑封模具进行塑封，固化7.5h；采用现有打印工艺进行打印，将打印后的塑封件用13#电镀线进行电镀，控制镀液温度为40℃，电镀电流为90A/槽，镀层厚度为13.66μm；将电镀后的塑封件采用自动切筋成型系统，自动进料，自动入管，制得超大功率IC芯片封装件。
实施例4
采用实施例1的方法进行晶圆减薄、划片、上芯和固化；上芯时先粘小芯片，所有小芯片粘完后再粘大芯片；将衬底加热至228℃，调节打火流量为2600mA，打火放电时间为630μs，使键合球头部融化获得表面圆滑无缺陷的键合球FAB，接线劈刀上10ms输出方式为电流的超声波和压力，该超声波的频率为120KHZ，功率为41mw，压力输出为32gf；采用实施例1的方法进行塑封、打印、电镀和切筋成型，制得超大功率IC双芯片封装件。
实施例5
采用实施例2的方法进行晶圆减薄、划片、上芯和固化；上芯时先粘小芯片，所有小芯片粘完后再粘大芯片；将衬底加热至235℃，调节打火流量为3100mA，打火放电时间为710μs，使键合球头部融化获得表面圆滑无缺陷的键合球FAB，接线劈刀上13ms输出方式为电流的超声波和压力，该超声波的频率为130KHZ，功率为44mw，压力输出为34gf；采用实施例2的方法进行塑封、打印、电镀和切筋成型，制得超大功率IC双芯片封装件。
实施例6
采用实施例3的方法进行晶圆减薄、划片、上芯和固化；上芯时先粘小芯片，所有小芯片粘完后再粘大芯片；将衬底加热至231.5℃，调节打火流量为2850mA，打火放电时间为670μs，使键合球头部融化获得表面圆滑无缺陷的键合球FAB，接线劈刀上7ms输出方式为电流的超声波和压力，该超声波的频率为110KHZ，功率为38mw，压力输出为30gf；采用实施例3的方法进行塑封、打印、电镀和切筋成型，制得超大功率IC双芯片封装件。
实施例7
在晶圆正面贴上胶膜，然后在具备8″～12″超薄减薄抛光功能的减薄机上进行减薄，减薄机转速为2400rpm，用作下层芯片的晶圆减薄厚度为200μm，粗糙度Ra0.10mm～0.05mm，用作上层芯片的晶圆减薄厚度为180μm，采用防翘曲薄减薄抛光工艺；采用实施例1的方法粘接下层芯片，然后在下层芯片上粘接上层芯片，上芯后，在80℃的温度下固化烘烤180min固化烘烤的氮气流量0.7L/min；先打连接两层芯片间的焊线，该焊线采用CSP形高低弧打线，其次打连接下层芯片与内引脚7之间的连线，最后焊接上层芯片与内引脚7之间的连接，芯片与内引脚7间采用平弧打线，焊线的弧高为150μm，防止上下层焊线间短路；采用KL1000-3A塑封料，使用MM164塑封模具、自动排片机和冲浇口机进行塑封，注塑压力为1200Psi，注塑时间7s，模具温度160℃，合模压力8Mpa，注塑后固化5h，防止冲线造成短路和交线；采用实施例1的方法进行塑封、打印、电镀和切筋成型，制得超大功率IC双芯片堆叠封装件。
实施例8
在晶圆正面贴上胶膜，然后在具备8″～12″超薄减薄抛光功能的减薄机上进行减薄，减薄机转速为3000rpm，用作下层芯片的晶圆减薄厚度为210μm，粗糙度Ra0.10mm～0.05mm，用作上层芯片的晶圆减薄厚度为190μm，采用防翘曲薄减薄抛光工艺；采用实施例1的方法粘接下层芯片，然后在下层芯片上粘接上层芯片，上芯后，在200℃的温度下固化烘烤210min，固化烘烤的氮气流量1.0L/ min；先打连接两层芯片间的焊线，该焊线采用CSP形高低弧打线，其次打连接下层芯片与内引脚7之间的连线，最后焊接上层芯片与内引脚7之间的连接，芯片与内引脚7间采用平弧打线，焊线的弧高为300μm，防止上下层焊线间短路；采用KL1000-3A塑封料，使用MM164塑封模具、自动排片机和冲浇口机进行塑封，注塑压力为1600Psi，注塑时间13S，模具温度180℃，合模压力20Mpa，注塑后固化10h，防止冲线造成短路和交线；采用实施例1的方法进行塑封、打印、电镀和切筋成型，制得超大功率IC双芯片堆叠封装件。
实施例9
在晶圆正面贴上胶膜，然后在具备8″～12″超薄减薄抛光功能的减薄机上进行减薄，减薄机转速为2700rpm，用作下层芯片的晶圆减薄厚度为190μm，粗糙度Ra0.10mm～0.05mm，用作上层芯片的晶圆减薄厚度为170μm，采用防翘曲薄减薄抛光工艺；采用实施例1的方法粘接下层芯片，然后在下层芯片上粘接上层芯片，上芯后，在140℃的温度下固化烘烤195min，固化烘烤的氮气流量 0.85L/ min；先打连接两层芯片间的焊线，该焊线采用CSP形高低弧打线，其次打连接下层芯片与内引脚7之间的连线，最后焊接上层芯片与内引脚7之间的连接，芯片与内引脚7间采用平弧打线，焊线的弧高为225μm，防止上下层焊线间短路；采用KL1000-3A塑封料，使用MM164塑封模具、自动排片机和冲浇口机进行塑封，注塑压力为1400Psi，注塑时间10S，模具温度170℃，合模压力14Mpa，注塑后固化7.5h，防止冲线造成短路和交线；采用实施例1的方法进行塑封、打印、电镀和切筋成型，制得超大功率IC双芯片堆叠封装件。

Claims (1)

1.一种超大功率IC芯片封装件的生产方法，其特征在于，取由六只引线框架（3）铆接而成的框架体（1），将引线框架载体与框架体（1）铆接，框架体（1）的尺寸在194mm×35mm以内，根据需要在引线框架载体上制得单芯片封装体、双芯片封装体或双芯片堆叠封装体，得到超大功率IC芯片封装件，具体生产步骤如下：
步骤1： 在晶圆正面贴上胶膜，然后在DAD3350减薄机上进行减薄，减薄机转速为2400rpm～3000rpm，晶圆减薄厚度300μm±10μm；对减薄后的晶圆进行清洗，经检验合格后，去掉正面胶膜，在晶圆背面贴上胶膜，按常规方法进行划片，烘烤；
步骤2：采用单排载体框架，引线框架（3）是单排六只；采用SS-DT01粘片机将软焊料粘片或导电胶粘片点在单载体上，点胶高度为1400step～2000step，软焊料粘片厚度为8μm～38μm，吸嘴上芯的升降高度为4000step～6500step，顶针上升高度为100mm～160mm，顶针上升延迟时间为5ms～10ms，上芯后采用防离层烘烤工艺进行固化，固化烘烤的氮气流量0.7L/min～1.0L/min；
步骤3：在通用压焊机上，一焊点压焊功率15Dac～90Dac，一焊点焊线压力10g～70g，一焊点焊线时间5s～25s，二焊点压焊功率30Dac～160Dac，二焊点焊线压力35g～160g，二焊点焊线时间5s～20s，采用铜线通过球焊将IC芯片上的焊盘和引线框架的内引脚相连，
步骤4：采用现有工艺用KL1000-3A塑封料进行塑封，注塑后固化5h～10h； 
步骤5：采用现有工艺进行激光打标；
步骤6：采用纯锡电镀工艺，在电镀线上进行电镀，控制镀液温度为35℃～45℃，电镀电流为95±5A/槽，镀层厚度为7.0μm～20.32μm；
步骤7：采用自动切筋成型系统，制得具有单芯片封装体的超大功率IC芯片封装件。
2. 根据权利要求1所述超大功率IC芯片封装件的生产方法，其特征在于，所述具有双芯片封装体的超大功率IC芯片封装件生产步骤如下：
步骤1：在晶圆正面贴上胶膜，然后进行减薄，减薄机转速为2400rpm～3000rpm，晶圆减薄厚度300μm±10μm；对减薄后的晶圆进行清洗，经检验合格后，去掉正面胶膜，在晶圆背面贴上胶膜，按常规方法进行划片，烘烤；
步骤2：采用双排载体框架，每排六只引线框架，采用SS-DT01粘片机将软焊料粘片或导电胶粘片点在单载体上，点胶高度为1400ste～2000step，软焊料粘片厚度为8μm～38μm，吸嘴上芯的升降高度为4000step～6500step，顶针上升高度为100～160mm，顶针上升延迟时间为5ms～10ms，若两个载体上粘接的芯片的大小不同，先粘小芯片，所有小芯片粘完后再粘大芯片，上芯后采用防离层烘烤工艺进行固化，固化烘烤的氮气流量0.7L/min～1.0L/min；
步骤3：将衬底加热至228℃～235℃，调节打火流量为2600mA～3100mA，打火放电时间为630μs～710μs，使键合球头部融化获得表面圆滑无缺陷的键合球FAB，接线劈刀上加10±3ms输出方式为电流的超声波和压力，该超声波的频率为120±10KHZ，功率为41±3mw，压力输出为32±2gf； 
步骤4：采用现有工艺用KL1000-3A塑封料进行塑封，注塑后固化5h～10h； 
步骤5：采用现有工艺进行激光打标；
步骤6：采用纯锡电镀工艺，在电镀线上进行电镀，控制镀液温度为35℃～45℃，电镀电流为95±5A/槽，镀层厚度为7.0μm～20.32μm；
步骤7：采用自动切筋成型系统，制得具有双芯片封装体的超大功率IC芯片封装件。
3. 根据权利要求1所述超大功率IC芯片封装件的生产方法，其特征在于，所述具有双芯片堆叠封装体的超大功率IC芯片封装件生产步骤如下：
步骤1：在晶圆正面贴上胶膜，然后在具备8″～12″超薄减薄抛光功能的减薄机上进行减薄，减薄机转速为2400rpm～3000rpm，用作下层芯片的晶圆减薄厚度为200μm～210μm，粗糙度Ra 0.10mm～0.05mm，用作上层芯片的晶圆减薄厚度为180μm～190μm，采用防翘曲薄减薄抛光工艺；
步骤2：采用单排载体框架，其引线框架是单排六只，采用SS-DT01粘片机将软焊料粘片或导电胶粘片点在单载体上，点胶高度为1400step～2000step，软焊料粘片厚度为8μm～38μm，吸嘴上芯的升降高度为4000step～6500step，顶针上升高度为100mm～160mm，顶针上升延迟时间为5ms～10ms，粘接下层芯片；采用AD828粘片机将QMI538NB绝缘胶点在下层芯片正面，粘接上层芯片，二次上芯后在80℃～200℃的温度下采用防离层烘烤工艺固化烘烤180min～210min，固化烘烤的氮气流量0.7L/min～1.0L/min；
步骤3：先打连接上层芯片和下层芯片之间的焊线，其次打连接下层芯片与内引脚之间的焊线，最后焊接上层芯片与内引脚之间的焊线，控制焊线的弧高为150μm～300μm，上层芯片和下层芯片之间焊线的弧形为CSP形高低弧，芯片与内引脚之间焊线的弧形为平弧；
步骤4：采用KL1000-3A塑封料进行塑封，控制注塑压力为1200Psi～1600Psi，注塑时间7s～13s，模具温度160℃～180℃，合模压力8Mpa～20Mpa，注塑后固化5h～10h；
步骤5：采用现有工艺进行激光打标；
步骤6：采用纯锡电镀工艺，在电镀线上进行电镀；控制镀液温度为35℃～45℃，电镀电流为95±5A/槽，镀层厚度为7.0μm～20.32μm；
步骤7：采用自动切筋成型系统，制得具有双芯片堆叠封装体的超大功率IC芯片封装件。
CN2010105644098A 2010-11-30 2010-11-30 一种超大功率ic芯片封装件的生产方法 Active CN102044517B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105644098A CN102044517B (zh) 2010-11-30 2010-11-30 一种超大功率ic芯片封装件的生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105644098A CN102044517B (zh) 2010-11-30 2010-11-30 一种超大功率ic芯片封装件的生产方法

Publications (2)

Publication Number Publication Date
CN102044517A CN102044517A (zh) 2011-05-04
CN102044517B true CN102044517B (zh) 2013-04-17

Family

ID=43910524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105644098A Active CN102044517B (zh) 2010-11-30 2010-11-30 一种超大功率ic芯片封装件的生产方法

Country Status (1)

Country Link
CN (1) CN102044517B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287191B2 (en) * 2011-10-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
CN103000536B (zh) * 2012-12-07 2016-01-20 天水华天微电子股份有限公司 一种智能功率模块的制备工艺
EP2779234A3 (en) * 2013-03-14 2017-01-04 International Rectifier Corporation Leadframe panel with grooves in the connection bars and method of using the same
CN106935483A (zh) * 2015-12-31 2017-07-07 无锡华润华晶微电子有限公司 一种半导体芯片的清洗方法
CN107546104B (zh) * 2016-06-28 2020-10-27 昇阳国际半导体股份有限公司 一种晶圆薄化制备工艺
CN109390241A (zh) * 2018-09-10 2019-02-26 浩明科技（中山）有限公司 一种可控硅封装方法
CN109360815A (zh) * 2018-10-29 2019-02-19 天水华天科技股份有限公司 一种新型半导体封装结构及其制造方法
CN110690189B (zh) * 2019-10-24 2024-08-02 天水华天科技股份有限公司 一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法
CN117438322B (zh) * 2023-12-19 2024-03-12 华羿微电子股份有限公司 一种防止功率模块电镀后dbc部位变色的方法、治具
CN118259078B (zh) * 2024-05-30 2024-09-10 四川科尔威光电科技有限公司 TaN电阻的阻值测试电路及其构建方法和测试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2739798Y (zh) * 2004-03-12 2005-11-09 上海华旭微电子有限公司 半导体集成电路引线框架

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234442A (ja) * 2002-02-06 2003-08-22 Hitachi Ltd 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2739798Y (zh) * 2004-03-12 2005-11-09 上海华旭微电子有限公司 半导体集成电路引线框架

Also Published As

Publication number Publication date
CN102044517A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
CN102044517B (zh) 一种超大功率ic芯片封装件的生产方法
CN104934405B (zh) 基于dip多基岛的引线框架及用其制造封装件的方法
CN102074541B (zh) 一种无载体无引脚栅格阵列ic芯片封装件及其生产方法
CN102629604B (zh) 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法
CN102074540B (zh) 矩阵式dip引线框架、该框架的ic封装件及其生产方法
EP2565913B1 (en) Method for encapsulating of a semiconductor
CN103531561A (zh) 芯片封装及其制造方法
CN103811430A (zh) 层叠封装结构及其形成方法
CN104795374A (zh) 智能功率模块及其制造方法
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN114464589A (zh) 高结合强度的引线框架、封装器件的制作工艺及其产品
CN104795378A (zh) 智能功率模块及其制造方法
CN208796987U (zh) 一种引线框架及其超薄型小外形倒装封装件
CN208077964U (zh) 高功率密度塑封式ipm模块的封装结构
CN203367261U (zh) 功率模块
CN203026496U (zh) 一种多电源ic芯片封装件
CN104810462B (zh) 一种中大功率led驱动芯片的esop8引线框架
CN204596785U (zh) 基于dip多基岛的引线框架
CN207868224U (zh) 一种多杯的led cob显示屏模组
CN207765441U (zh) 一种引线框架及其超薄型fc-sot封装件
CN201732781U (zh) 一种引线框架
CN106935520A (zh) 一种内绝缘封装结构及其制造工艺
CN102637668A (zh) 一种新型引线框架
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN202633279U (zh) 一种新型引线框架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant