CN204596785U - 基于dip多基岛的引线框架 - Google Patents

基于dip多基岛的引线框架 Download PDF

Info

Publication number
CN204596785U
CN204596785U CN201520285680.6U CN201520285680U CN204596785U CN 204596785 U CN204596785 U CN 204596785U CN 201520285680 U CN201520285680 U CN 201520285680U CN 204596785 U CN204596785 U CN 204596785U
Authority
CN
China
Prior art keywords
frame unit
frame
dao
chip
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201520285680.6U
Other languages
English (en)
Inventor
牛社强
孙亚丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201520285680.6U priority Critical patent/CN204596785U/zh
Application granted granted Critical
Publication of CN204596785U publication Critical patent/CN204596785U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型提供了一种基于DIP多基岛的引线框架，引线框架包括设有多列第一框架单元组和多列第二框架单元组的框架本体，两种框架单元组间隔设置，框架单元设有三个基岛，其中两个基岛通过栅条与该框架单元的四个内引脚相连，且该两个基岛位于第三个基岛和栅条之间；该第三个基岛通过连接条连接框架本体边框；框架单元中朝向相邻框架单元的内引脚与该相邻框架单元朝向该框架单元的内引脚交错设置。本引线框架有助于增加产品功能的集成，提升产品的封装成品率、质量及可靠性。并且可延伸到更多排矩阵式封装，不局限于DIP封装形式。

Description

基于DIP多基岛的引线框架
技术领域
本实用新型属于半导体制造技术领域，涉及一种引线框架，特别涉及一种基于DIP多基岛的引线框架。
背景技术
长期以来，DIP系列产品封装制造大多为单载体或双载体的两排引线框架模式，但是受引线框架压延铜箔制造技术、冲压模具及冲压技术的影响，封装方面受塑封模具、电镀选镀技术、切筋成形模具技术、上芯/压焊设备的识别精度和工作窗口范围等条件的制约，传统单/双基岛两排框架模式不仅生产效率低，对工厂产能、人力等造成较大浪费。而且产品外形尺寸一致性差，封装成品率低，导致生产成本高、效率低。
经过多年的摸索发展，根据低成本、高封装数量封装需求的市场变化。相对于封装成本较高的BGA、MCM等产品，组合功能的多芯片集成封装已经成为封装的一大趋势，由此产生了DIP平面多载体、多芯片封装，且发展趋势极为迅速。
目前集成电路封装，在承载芯片的基岛设计上，大多采用单个或两个基岛的设计，该设计实现封装的芯片数量较少（1个或2个），且对封装厂来说产品成本较高（1个芯片或2个芯片需求较长焊线、较多包封树脂）、同时实现功能单一（模拟或混合信号）。由于集成电路发展趋势的高集成度和小型化，对于低端DIP系列的封装产品，不增加成本的多芯片组合封装就成为组合功能的消费类电子封装需求。
发明内容
本实用新型的目的是提供一种基于DIP多基岛的引线框架，能够增加一个单元内包封芯片的数量。
为实现上述目的，本实用新型所采用的技术方案是：一种基于DIP多基岛的引线框架，包括框架本体，框架本体上设有多列第一框架单元组和多列第二框架单元组，第一框架单元组和第二框架单元组间隔设置，所有第一框架单元组中第一框架单元的数量相同；所有第二框架单元组中第二框架单元的数量相同，第一框架单元上、沿引脚的排列方向设有第一基岛和第三基岛，第一基岛和第三基岛通过栅条与第一框架单元的四个内引脚相连接，第一框架单元上还设有第二基岛，第一基岛和第三基岛位于栅条与第二基岛之间，第一框架单元的另外四个内引脚与第二基岛相邻设置；第二框架单元上、沿引脚的排列方向对称设有第四基岛和第六基岛，第四基岛与第六基岛通过另一条栅条与第二框架单元的四个内引脚相连接，第二框架单元上设有第五基岛，第四基岛和第六基岛位于另一条栅条与第五基岛之间，第二框架单元的另外四个内引脚与第五基岛相邻设置；第五基岛和第二基岛均通过连接条与框架本体的边框相连接；一个框架单元中朝向相邻框架单元的内引脚与该相邻框架单元朝向该框架单元的内引脚交错设置。
本实用新型引线框架结构新颖独特、简单合理，具有成本低、节能减排等优点，有助于增加产品功能的集成，提升产品的封装成品率、质量及可靠性。并且可延伸到更多排矩阵式封装，不局限于DIP封装形式。广泛用于LED灯管、电脑接口类型、供应电源模块、网络变压器、DIP开关、压力传感器、方便实现PCB板的穿孔焊接，应用范围包括标准逻辑IC、存储器LSI等领域。使用本实用新型引线框架生产封装件时，能有效提高生产效率和产品质量，减少错误率提高加工生产的安全性。而且单个产品塑封料的消耗大大降低，如制造的封装件DIP8L 5排，每只产品塑封料用量0.433g，而现有的封装件DIP8L 2排每只产品塑封料用量0.75g，采用本实用新型引线框架制造封装件在封装成本上节省约为42.26%，并且在使用本实用新型引线框架的前提下，选用国产品牌普通材料和环保材料的粘片胶，选用国产普通材料和环保材料的塑封料，键合线以铜线为主，金线为辅的低成本生产方案和工艺技术。采用本实用新型引线框架生产封装件时，一副模具的生产量是现有的DIP8L2排封装件生产量的2.25倍。
附图说明
图1是本实用新型多基岛引线框架的结构示意图。
图2是图1所示引线框架中相邻第一框架单元和第二框架单元的示意图。
图3是本实用新型封装件中多芯片平面封装件的粘片示意图。
图4是本实用新型封装件中多芯片堆叠封装件的粘片示意图。
图5是本实用新型封装件中多芯片平面封装件的剖面示意图。
图6是本实用新型封装件中多芯片堆叠封装件的剖面示意图。
图中：1.框架本体，2.第一框架单元，3.第二框架单元，4.第一基岛，5.第二基岛，6.第三基岛，7.第四基岛，8.第五基岛，9.第六基岛，10.连接条，11.栅条，12.第一IC芯片，13.第二IC芯片，14.第三IC芯片，15.第四IC芯片，16.第五IC芯片，17.第六IC芯片，18.内引脚，19.第一键合线，20.塑封体，21.第一键合球，22.第二键合线，23.第二键合球，24.外引脚，25.第三键合线，26.第四键合线，27.第五键合线，A1.第一框架单元1引脚，A2.第一框架单元2引脚，A3.第一框架单元3引脚，A4.第一框架单元4引脚，A5.第一框架单元5引脚，A6.第一框架单元6引脚，A7.第一框架单元7引脚，A8.第一框架单元8引脚，B1.第二框架单元1引脚，B2.第二框架单元3引脚，B3.第二框架单元3引脚，B4.第二框架单元4引脚，B5.第二框架单元5引脚，B6.第二框架单元6引脚，B7.第二框架单元7引脚，B8.第二框架单元8引脚。
具体实施方式
下面结合附图和具体实施方式对本实用新型进行详细说明。
如图1所示，本实用新型引线框架，包括框架本体1，框架本体1上设有多个第一框架单元2和多个框架单元3，所有的第一框架单元2构成多列第一框架单元组，所有第一框架单元组中第一框架单元2的数量相同；所有第二框架单元3构成多列第二框架单元组，所有第二框架单元组中第二框架单元3的数量相同；多个第一框架单元组和多个第二框架单元组间隔设置于框架本体1上，所有的框架单元呈矩阵式排列。第一框架单元组中的第一框架单元2与相邻的第二框架单元组中的第二框架单元3平行设置，且第二框架单元3与框架本体1边框之间的距离小于第一框架单元2与框架本体1边框之间的距离，该第一框架单元2和该第二框架单元3相对设置的引脚交错设置，即第一框架单元4引脚A4位于第二框架单元5引脚B5和第二框架单元6引脚B6之间，第一框架单元3引脚A3位于第二框架单元6引脚B6和第二框架单元7引脚B7之间，第一框架单元2引脚A2位于第二框架单元7引脚B7和第二框架单元8引脚B8之间，第二框架单元8引脚B8位于第一框架单元2引脚A2和第一框架单元1引脚A1之间；第一框架单元5引脚A5位于第二框架单元4引脚B4和第二框架单元3引脚B3之间，第一框架单元6引脚A6位于第二框架单元3引脚B3和第二框架单元3引脚B2之间，第一框架单元7引脚A7位于第二框架单元3引脚B2和第二框架单元1引脚B1之间，第二框架单元1引脚B1位于第一框架单元7引脚A7和第一框架单元8引脚A8之间，如图2所示，第一框架单元2上沿引脚的排列方向对称设有第一基岛4和第三基岛6，第一基岛4和第三基岛6均与栅条11相连接，栅条11与第一框架单元5引脚A5的一端、第一框架单元6引脚A6的一端、第一框架单元7引脚A7的一端和第一框架单元8引脚A8的一端相连接，第一框架单元2上设有第二基岛5，第一基岛4和第三基岛6位于栅条（Dam Bar,也叫中筋）11与第二基岛5之间，第二基岛5通过连接条（Tie Bar）10与框架本体1的边框相连接，第一框架单元1引脚A1、第一框架单元2引脚A2、第一框架单元3引脚A3和第一框架单元4引脚A4均位于第二基岛5背离栅条11的一侧。
第二框架单元3沿引脚的排列方向对称设有第四基岛7和第六基岛9，第四基岛7与第六基岛9均与另一条栅条11相连接，该栅条11与第二框架单元5引脚B5的一端、第二框架单元6引脚B6的一端、第二框架单元7引脚B7的一端和第二框架单元8引脚B8的一端相连接，第二框架单元3上设有第五基岛8，第四基岛7和第六基岛9位于另一条栅条11与第五基岛8之间，第五基岛8通过另一条连接条10与框架本体1的边框相连接，第二框架单元1引脚B1、第二框架单元3引脚B2、第二框架单元3引脚B3和第二框架单元4引脚B4均位于第五基岛8背离另一条栅条11的一侧。
所有基岛的背面均设有矩阵式的凹坑。所有与栅条11相连接的基岛朝向栅条11的一端均加工有穿通基岛的至少两个小孔，每个基岛上的至少两个小孔沿框架单元引脚的排列方向设置。
框架单元在框架本体1上呈矩阵式分布，其中行数为奇数行的第2n-1行与偶数行第2n行的相邻封装单元的基岛通过连接条（Tie Bar）与框架边框相连，第2n-1行与第2n行的相邻封装单元的外引线脚交错排列，通过栅条（Dam Bar,也叫中筋）与框架边框连接。
本实用新型引线框架中相邻的引脚采用内交错型设计，使得相邻框架单元在X方向的步距为13.716mm（如DIP8L-5P框架）。而现有的单排或双排引线框架的引脚是平行相邻框架的引脚相连设计，相邻框架单元在X方向的步距为18.288mm（如DIP8L-2P框架）。可见，相同型号引线框架（DIP8L）中，本实用新型5排引线框架的步距比现有的双排引线框架的步距减少了4.572mm，提高了框架材料的利用率。
每条本实用新型引线框架上有5行单元，每行单元中有18个框架单元，每条引线框架上共有90个框架单元。
本实用新型引线框架内部采用多载体设计（名称：异型框架，以区别于传统结构框架），即一个框架单元内有多个相对独立的基岛，其中两个载体（即平行设置的两个基岛）分别与外部伸出的管脚相连，剩余的一个载体与框架边框或内部设计的金属边框相连，由于产品对电压要求，每个独立的基岛与相邻基岛之间的间距≥0.30mm；同时为加强产品抗脱层能力，载体背面设计有矩阵式小坑；两个较大基岛上有穿通的小孔，通过物理方式，增加填充树脂与金属结合力。本实用新型DIP多排框架的结构特点为：框架尺寸在255mm×80mm以内，采用相邻引脚交错型设计，每条90～108个单元不等。采用生产设备配置优化方案，MGP塑封模具、自动排片机和冲流道机，自动切筋成形系统（切筋、成形、分离各一副模具），高速线电镀线电镀，本方案不包含新设备（原有减薄划片、压焊、打印、测试等设备仍可用）。
用上述引线框架生产封装件时，按IC芯片在载体上的粘贴形式，封装件分为多芯片平面封装件和多芯片堆叠封装件。用本实用新型引线框架制造封装件时，具体按以下步骤进行：
步骤1：晶圆减薄：
采用8～12英寸晶圆厚度减薄机，在主轴转速2400rpm～3000rpm的条件下对晶圆进行减薄，减薄得到的芯片表面粗糙度Ra0.10mm；减薄工艺同常规QFN减薄，粗磨+细磨抛光方式；减薄后多芯片平面封装件中所用芯片厚度380μm，减薄后多芯片堆叠封装件中所用芯片厚度200μm；
步骤2：划片：
对于多芯片平面封装件：在8～12英寸晶圆划片机上，采用DIP封装通用划片工艺对厚度为380μm的芯片进行划片；
对于多芯片堆叠封装件：在8～12英寸晶圆划片机上，采用DIP封装通用划片工艺对直接粘贴于载体上的厚度为200μm的芯片进行划片，划片时采用防裂片工艺；在对不直接粘贴于载体上的芯片进行划片时，先将加热后有粘性的胶片膜粘贴在该芯片的背面，然后采用DIP封装通用划片工艺进行划片，划片时采用防裂片工艺；
步骤3：上芯：
对于多芯片平面封装件：
先在第一基岛4上点上粘片胶，设备吸嘴自动从晶圆上吸取第一IC芯片12，放置在第一基岛4的粘片胶上，完成第一框架单元2上第一IC芯片12的粘接，接着在第二框架单元3的第四基岛7上粘接第一IC芯片12，依次进行整条框架每个框架单元上第一IC芯片12的粘接，整条框架第一IC芯片12粘取完毕后，进行第二条框架第一IC芯片12的粘接，直至整批产品第一IC芯片12粘接完毕；
在第一框架单元2的第二基岛5上点粘片胶，将第二IC芯片13粘接在第二基岛5上，接着再在第二框架单元3的第五基岛8上粘接第二IC芯片13；依次在整条框架的每个框架单元中粘贴第二IC芯片13，整条框架第二IC芯片13粘接完毕后，进行第二条框架第二IC芯片13的粘接，直至整批产品上第二IC芯片13粘接完毕；
在第三基岛6上点粘片胶，设备吸嘴自动吸取第三IC芯片14，放置在第三基岛6上的粘片胶上；再在第二框架单元3的第六基岛9上粘贴第三IC芯片14；依次在整条框架的每个框架单元上粘贴第三IC芯片14，整条框架粘贴第三IC芯片14后，进行第二条框架上第三IC芯片14的粘贴，直至整批产品上第三IC芯片13粘接完毕，如图3所示；
上芯完毕的产品进行烘烤：采用防离层烘烤工艺烘烤3小时，固化烘烤氮气流量＞0.8m2/h；
多芯片平面封装件的上芯工序通常采用AD829A粘片机和AD828粘片机进行芯片的粘贴，根据芯片形状和芯片尺寸大小选择吸嘴和点胶头的形状、尺寸，吸嘴上芯的升降高度为4000～6500step，顶针上升高度为100～160mm，顶针上升延迟时间为5～10ms，点胶高度为1400～2000step，粘片胶厚度为8μm~38μm；
对于多芯片堆叠封装件：
直接粘贴于基岛上的第一IC芯片12、第二IC芯片13和第三IC芯片14的粘贴过程与多芯片平面封装件中第一IC芯片12、第二IC芯片13和第三IC芯片14的粘贴过程相同；
采用具有加热功能的设备，加热温度为150℃，对第一IC芯片12进行加热，然后将不直接粘贴于载体上的芯片放置在第一IC芯片12上，通过不直接粘贴于载体上芯片背面的胶片膜使该芯片与第一IC芯片12粘接，该芯片为第四IC芯片15，完成第一框架单元2上第四IC芯片15的粘贴后，进行第二框架单元3上第四IC芯片15的粘贴；依次进行整条框架上每个框架单元上第四IC芯片15的粘贴，整条框架第四IC芯片15粘贴完成后，进行第二条框架上第四IC芯片15的粘贴，直至整批产品中第四IC芯片15粘贴完毕；
然后，采用具有加热功能的设备，加热温度为150℃，对第二IC芯片13进行加热，然后将不直接粘贴于载体上的芯片放置在第二IC芯片13上，通过不直接粘贴于载体上芯片背面的胶片膜使该芯片与第二IC芯片13粘接，该芯片为第五IC芯片16，完成第一框架单元2上第五IC芯片16的粘贴后，进行第二框架单元3上第五IC芯片16的粘贴；依次进行整条框架上每个框架单元上第五IC芯片16的粘贴，整条框架第五IC芯片16粘贴完成后，进行第二条框架第五IC芯片16的粘贴，直至整批产品中第五IC芯片16粘贴完毕；
接着，采用具有加热功能的设备，加热温度为150℃，对第三IC芯片14进行加热，然后将不直接粘贴于载体上的芯片放置在第三IC芯片14上，通过不直接粘贴于载体上芯片背面的胶片膜使该芯片与第三IC芯片14粘接，该芯片为第六IC芯片17，完成第一框架单元2上第六IC芯片17的粘贴后，进行第二框架单元3上第六IC芯片17的粘贴；依次进行整条框架上每个框架单元上第六IC芯片17的粘贴，整条框架第六IC芯片17粘贴完成后，进行第二条框架第六IC芯片17的粘贴，直至整批产品中第六IC芯片17粘贴完毕，如图4所示；
上芯完成后，采用防离层烘烤工艺烘烤3小时，固化烘烤氮气流量＞0.8m2/h；
多芯片堆叠封装件的上芯工序通常采用AD828、AD838、AD898、AD8312及DB-700AD几种粘片机，根据芯片形状和芯片尺寸大小选择吸嘴和点胶头的形状和尺寸，吸嘴上芯的升降高度为4000～6500step，顶针上升高度为100～160mm，顶针上升延迟时间为5～10ms，点胶高度为1400～2000step，粘片胶厚度8～38μm，粘片捡拾力为0.5～1N，粘片粘接力为0.5～1N。
步骤4：压焊：
对于多芯片平面封装件：先在第一IC芯片12朝向第二IC芯片13的焊盘上打第一键合球（金或铜球）21，在第二IC芯片13朝向第一IC芯片12的焊盘上打第二键合球（金或铜球）23，接着，在第一键合球21上堆叠焊接，焊丝拉平弧在第二键合球23上，焊接形成第二键合线22；同理焊接第三IC芯片14与第一IC芯片12之间的键合线，以及焊接第二IC芯片13与第三IC芯片14之间的键合线；最后从第一IC芯片12、第二IC芯片13和第三IC芯片14向内引脚18焊接第一键合线19，完成第一框架单元2的焊线焊接，接着进行第二框架单元3的焊线焊接，依次进行整条框架所有单元焊接，直至整批产品所有框架焊接完毕；
采用适合金丝（铜或其它焊线）工艺，衬底加热温度200～220℃，调节打火流量2600～3100μA，调节打火放电时间为630～710μs，使金球头部融化，以获得表面光滑且无缺陷的金球FAB，接线劈刀上加上时间为10±3ms的超声波和压力，超声频率120±10KHZ，输出方式为电流，功率约35±7mW，压力输出约15±5gf。
对于多芯片堆叠封装件：采用适合金丝（铜或其它焊线）低弧工艺（弧高≤180μm），使用最短焊线（1.5μm）的球焊机，衬底加热温度180～200℃。
先从第四IC芯片15向第一IC芯片12采用高低弧焊线焊接，形成第三键合线25，再从第五IC芯片16向第二IC芯片13采用高低线弧焊线焊接，形成第五键合线27，接着从第四IC芯片15向第五IC芯片16使用平方线弧焊接线，形成第四焊接线26；最后从第一IC芯片12向内引脚18采用普通焊线焊接弧线，从第二IC芯片13向内引脚18采用普通焊线焊接弧线，形成第一键合线19，从第一IC芯片12向第二IC芯片13采用平方线弧焊接，形成第二键合线22，键合线22方向由第一芯片12至第二芯片13；用相同的顺序和方法进行第一基岛4上IC芯片和第三基岛6上IC芯片之间的焊线连接，用相同的顺序和方法进行第二基岛5上IC芯片和第三基岛6上IC芯片之间的焊线连接。完成第一框架单元2上的焊线焊接，接着进行第二框架单元3上的焊线焊接，依次进行整条框架所有框架单元内IC芯片的焊接，直至整批产品所有框架焊接完毕；
压焊设备选用精度较高的KS/ESEC/ASM等球焊设备，参数设置根据焊线材质及IC芯片焊窗结构特点综合选择。
步骤5：塑封：
采用膨胀系数（а1≤1）、吸水率（≤0.30%）的符合环保技术要求的树脂；使用MGP塑封模具，采用本公司多段注塑工艺进行塑封，注塑压力1000～1800pai、注塑时间7～15s、模具温度160～180℃、合模压力8～20MPa、包封固化时间120～150s；
包封后在175～180℃的温度下固化5小时；
步骤6：打印工艺同普通DIP塑料封装集成电路生产的打印工艺，采用激光镭射印字；
步骤7：采用高速线电镀方式：先将塑封后的产品送高速电镀线电镀，自动上料槽中上料，去胶体周边废胶料和电镀烘烤在一个系统内完成，镀液温度35～45℃，电镀电流95±5A /槽，镀层厚度7.0～20.32μm；
步骤8：采用自动切筋成型系统切筋成型，自动进料，自动入管；
步骤9：在高倍显微镜下（40X-100X），检查塑封体有无裂纹，引脚有无变形，并检测外观尺寸，剔除不合格品；
步骤10：采用同DIP产品的测试方法对合格品进行测试，挑出不良品，良品为制得的封装件。
采用防潮湿、防静电包装工艺包装制得的封装件，出货。

Claims (6)

1.一种基于DIP多基岛的引线框架，包括框架本体（1），框架本体（1）上设有多列第一框架单元组和多列第二框架单元组，第一框架单元组和第二框架单元组间隔设置，所有第一框架单元组中第一框架单元（2）的数量相同；所有第二框架单元组中第二框架单元（3）的数量相同，其特征在于，第一框架单元（2）上、沿引脚的排列方向设有第一基岛（4）和第三基岛（6），第一基岛（4）和第三基岛（6）通过栅条（11）与第一框架单元（2）的四个内引脚相连接，第一框架单元（2）上还设有第二基岛（5），第一基岛（4）和第三基岛（6）位于栅条（11）与第二基岛（5）之间，第一框架单元（2）的另外四个内引脚与第二基岛（5）相邻设置；第二框架单元（3）上、沿引脚的排列方向对称设有第四基岛（7）和第六基岛（9），第四基岛（7）与第六基岛（9）通过另一条栅条（11）与第二框架单元（3）的四个内引脚相连接，第二框架单元（3）上设有第五基岛（8），第四基岛（7）和第六基岛（9）位于另一条栅条（11）与第五基岛（8）之间，第二框架单元（3）的另外四个内引脚与第五基岛（8）相邻设置；第五基岛（8）和第二基岛（5）均通过连接条（10）与框架本体（1）的边框相连接；一个框架单元中朝向相邻框架单元的内引脚与该相邻框架单元朝向该框架单元的内引脚交错设置。
2.根据权利要求1所述的基于DIP多基岛的引线框架，其特征在于，所述第一框架单元组中的第一框架单元（2）与相邻的第二框架单元组中的第二框架单元（3）平行设置，且第二框架单元（3）与框架本体（1）边框之间的距离小于第一框架单元（2）与框架本体（1）边框之间的距离，该第一框架单元（2）和该第二框架单元（3）相对设置的引脚交错设置。
3.根据权利要求1或2所述的基于DIP多基岛的引线框架，其特征在于，相邻框架单元在X方向的步距为13.716mm。
4.根据权利要求1所述的基于DIP多基岛的引线框架，其特征在于，所有基岛的背面均设有矩阵式的凹坑。
5.根据权利要求1所述的基于DIP多基岛的引线框架，其特征在于，所有与栅条（11）相连接的基岛朝向栅条（11）的一端均加工有穿通该基岛的至少两个小孔，每个基岛上的至少两个小孔沿框架单元引脚的排列方向设置。
6.根据权利要求1、4或5所述的基于DIP多基岛的引线框架，其特征在于，相邻基岛之间的间距≥0.30mm。
CN201520285680.6U 2015-05-04 2015-05-04 基于dip多基岛的引线框架 Withdrawn - After Issue CN204596785U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520285680.6U CN204596785U (zh) 2015-05-04 2015-05-04 基于dip多基岛的引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520285680.6U CN204596785U (zh) 2015-05-04 2015-05-04 基于dip多基岛的引线框架

Publications (1)

Publication Number Publication Date
CN204596785U true CN204596785U (zh) 2015-08-26

Family

ID=53932908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520285680.6U Withdrawn - After Issue CN204596785U (zh) 2015-05-04 2015-05-04 基于dip多基岛的引线框架

Country Status (1)

Country Link
CN (1) CN204596785U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934405A (zh) * 2015-05-04 2015-09-23 天水华天科技股份有限公司 基于dip多基岛的引线框架及用其制造封装件的方法
CN116631971A (zh) * 2023-04-28 2023-08-22 海信家电集团股份有限公司 功率模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934405A (zh) * 2015-05-04 2015-09-23 天水华天科技股份有限公司 基于dip多基岛的引线框架及用其制造封装件的方法
CN116631971A (zh) * 2023-04-28 2023-08-22 海信家电集团股份有限公司 功率模块
CN116631971B (zh) * 2023-04-28 2024-04-16 海信家电集团股份有限公司 功率模块

Similar Documents

Publication Publication Date Title
CN104934405B (zh) 基于dip多基岛的引线框架及用其制造封装件的方法
CN102074540B (zh) 矩阵式dip引线框架、该框架的ic封装件及其生产方法
CN102222657B (zh) 多圈排列双ic芯片封装件及其生产方法
CN102163591B (zh) 一种球型光栅阵列ic芯片封装件及其生产方法
CN102044517B (zh) 一种超大功率ic芯片封装件的生产方法
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN106128965A (zh) 一种无基板封装器件的制作方法
CN110690189A (zh) 一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法
CN204596785U (zh) 基于dip多基岛的引线框架
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN209418492U (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN210743964U (zh) 基于光伏模块的封装框架
CN102231376B (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN102222658B (zh) 多圈排列ic芯片封装件及其生产方法
CN201853700U (zh) 矩阵式dip引线框架及该框架的ic封装件
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN203026496U (zh) 一种多电源ic芯片封装件
CN104091791A (zh) 一种引线框架的宝塔式ic芯片堆叠封装件及其生产方法
CN102044445B (zh) 无外引脚半导体封装构造的导线架制造方法
CN106935520A (zh) 一种内绝缘封装结构及其制造工艺
CN215220716U (zh) 多基岛芯片封装结构
CN105957853A (zh) 一种整流桥焊装结构及其制作工艺
CN110783209B (zh) 一种数字隔离芯封装件的生产方法
CN206412355U (zh) 一种活动顶针内绝缘封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20150826

Effective date of abandoning: 20171201

AV01 Patent right actively abandoned

Granted publication date: 20150826

Effective date of abandoning: 20171201