CN209418492U - 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件 - Google Patents

一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件 Download PDF

Info

Publication number
CN209418492U
CN209418492U CN201822220791.5U CN201822220791U CN209418492U CN 209418492 U CN209418492 U CN 209418492U CN 201822220791 U CN201822220791 U CN 201822220791U CN 209418492 U CN209418492 U CN 209418492U
Authority
CN
China
Prior art keywords
pin
dao
chip
island
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822220791.5U
Other languages
English (en)
Inventor
祁越
赵萍
慕蔚
李琦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201822220791.5U priority Critical patent/CN209418492U/zh
Application granted granted Critical
Publication of CN209418492U publication Critical patent/CN209418492U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Abstract

本实用新型公开了一种多排单基岛带锁胶孔的引线框架及其SOT33‑5L封装件，属于电子器件制造半导体封装技术领域。本实用新型设置基岛的尺寸与芯片的尺寸相匹配，芯片与内引脚键合距离减小，能导通较大的电流且发热小，以满足需输出较大电流的芯片的封装要求；与此同时，本实用新型承载芯片的基岛小，结构简单、成本低廉。并且，用宽引脚与基岛相连形成导热通道更有利于芯片工作时发热热量的散发，使芯片可在相对低的温度下工作。本实用新型将单个芯片粘接在引线框架的基岛上，基岛两边、以及基岛与内引脚的连接处均设有锁胶孔，塑封时塑封料贯穿该锁胶孔，既可以保证塑封料与基岛牢固结合，又可以释放应力，提高产品可靠性。

Description

一种多排单基岛带锁胶孔的引线框架及其SOT33-5L封装件
技术领域
本实用新型属于电子器件制造半导体封装技术领域，具体是一种多排单基岛带锁胶孔的引线框架及其SOT33-5L封装件。
背景技术
自电子器件制造业产生以来，半导体行业提供了各种各样的封装件来包封芯片并为半导体管芯提供电连接。随着移动通讯设备、智能手机等新兴科技的不断发展，半导体封装逐渐趋向于高密度、小型化。
在传统封装中，DIP、SOP封装是基础的封装形式，应用面广量大，随着半导体业界集成化、小型化的发展趋势，半导体的核心部件芯片也发展的集成度更高、尺寸更小。而封装外形不变，会造成芯片与内引脚间的键合距离增大，从而增加IC器件内部的电阻、电感和寄生电容值，降低高频转换器的效能，且键合距离越大效能影响越大，能够承载的电流越小，又不能很好地实现热传导及信号输出的效果，极大地限制了其应用范围。因此，按实际芯片尺寸和功能量身定做、设计一种新型的缩小型的封装器件，是微电子组装与封装技术创新的一个方向。
实用新型内容
本实用新型的目的是为了克服现有技术中存在的上述缺陷，提供一种与芯片尺寸相匹配的适用于高可靠性极小型封装件的多排单基岛带锁胶孔的引线框架。
本实用新型的另一目的是，提供一种利用上述引线框架的SOT33-5L封装件。
本实用新型的目的是通过以下技术方案实现的：一种多排单基岛带锁胶孔的引线框架，包括引线框架本体，用于将芯片与外引脚进行电性连接，该引线框架本体包括若干呈阵列式排布的引线框架单元，第奇数行引线框架单元顶部均设有第一防反孔，第偶数行引线框架单元顶部均设有第二防反孔。本实用新型横向每两个引线框架单元为一组，每组引线框架单元之间设有工艺孔，横向每两组引线框架单元之间设有第一应力释放槽；所述引线框架单元包括一尺寸与所述芯片相匹配的基岛，该基岛上下两端设有5个内引脚；其中，位于基岛下端的第一内引脚、第二内引脚和第三内引脚结构相同，头部均为T形或倒L型、尾部为矩形，位于基岛上端右侧的第四内引脚头部与基岛相连、尾部为矩形，位于基岛上端左侧的第五内引脚头部与基岛相连或不相连、尾部为矩形，当第五内引脚头部与基岛相连时，在封装件中安装芯片时，其相应的外引脚也与基岛相连，使该外引脚作用与第四内引脚对应的外引脚作用相同，从而将第四、第五内引脚及其对应的外引脚作为散热通道，能更快的将芯片产生的热量散发，保护封装件的安全；当第五内引脚头部与基岛不相连时，相应的外引脚与基岛不相连，可以作为一个电性输出通道；第四内引脚及其对应的外引脚做为散热通道；5个内引脚的宽度大小关系为：第四内引脚＞第五内引脚＞第一内引脚=第二内引脚=第三内引脚；所述基岛通过若干基岛连杆与引线框架本体相连，基岛中部为芯片安装区；基岛两边分别设有第一锁胶孔，第四内引脚与基岛相连处设有第二锁胶孔，当第五内引脚与基岛相连时，第五内引脚与基岛相连处有第三锁胶孔。
优选地，上述第一内引脚与第二内引脚之间的距离至少为第二内引脚与第三内引脚之间距离的3倍，从而将第一内引脚与第二内引脚和第三内引脚隔离分布，以满足第一内引脚端有高电压要求的封装件。
同理，当需要形成第三内引脚端有高电压要求的封装件时，将第一内引脚与第二内引脚之间的距离设置为至少是第二内引脚与第三内引脚之间距离的3倍，从而将第一内引脚与第二内引脚和第三内引脚隔离分布即可。
本实用新型的SOT33-5L封装件，包括一芯片和一如上所述的引线框架单元；所述芯片通过粘片胶粘接于基岛中部的芯片安装区，芯片通过第一键合线与基岛连接，当第五内引脚头部与基岛相连时，基岛分别通过第二键合线、第三键合线和第四键合线与第一内引脚、第二内引脚和第三内引脚相连；当第五内引脚头部与基岛不相连时，基岛分别通过第二键合线、第五键合线和第四键合线与第一内引脚、第五内引脚和第三内引脚相连；所述引线框架单元、芯片及各键合线外部包覆塑封体，塑封体外部各内引脚相应位置处设有与宽度各内引脚尾部宽度一致的外引脚。
优选地，与第四内引脚相对应的外引脚中部设有贯穿该外引脚尾部的第二应力释放槽。
相比于现有DIP、SOP封装引线框架，本实用新型的有益效果是：
1、本实用新型设置基岛的尺寸与芯片的尺寸相匹配，芯片与内引脚键合距离减小，因此，键合线连接的长度小、电阻小，能导通较大的电流且发热小，以满足需输出较大电流的芯片的封装要求；与此同时，本实用新型承载芯片的基岛小，结构简单、成本低廉。并且，用宽引脚与基岛相连形成导热通道更有利于芯片工作时发热热量的散发，使芯片可在相对低的温度下工作，提高产品可靠性。
2、本实用新型将单个芯片粘接在引线框架的基岛上，基岛两边、以及基岛与内引脚的连接处均设有锁胶孔，塑封时塑封料贯穿该锁胶孔，既可以保证塑封料与基岛牢固结合，又可以释放应力。
3、本实用新型的引线框架，将位于基岛下端的内引脚设计为T形或倒L形，一方面可以使塑封料将内引脚牢牢固定，减少内引脚因热膨胀应力发生移动，及外引脚在切筋成型模具中冲切、折弯成形时内引脚被拉出塑封体的不良现象，进而防止封装产品的破裂报废，大大地提升了产品的可加工性和可靠性；另一方面可大大增加引线框架基材与塑封料的结合力，有助于封装产品密封性和防水防潮性能的提高。
4、本实用新型引线框架采用矩阵式设计，提高了框架铜材的利用率。
5、基于本实用新型引线框架的封装件外形尺寸更小，以更少的引脚（5个引脚）实现了传统7个引脚、8个引脚的功能，具有更好的成本优势。
附图说明
图1为本实用新型引线框架的阵列结构示意图；
图2为本实用新型实施例1中引线框架单元的结构示意图（第五内引脚与基岛相连，第一内引脚隔离分布）；
图3为本实用新型实施例1中SOT33-5L封装件的结构示意图（第五内引脚与基岛相连，第一内引脚隔离分布）；
图4为本实用新型实施例1中SOT33-5L封装件的外引脚结构示意图（第五内引脚与基岛相连，第一内引脚隔离分布）；
图5为本实用新型实施例2中引线框架单元的结构示意图（第五内引脚与基岛相连，第三内引脚隔离分布）；
图6为本实用新型实施例2中SOT33-5L封装件的结构示意图（第五内引脚与基岛相连，第三内引脚隔离分布）；
图7为本实用新型实施例2中SOT33-5L封装件的外引脚结构示意图（第五内引脚与基岛相连，第三内引脚隔离分布）；
图8为本实用新型实施例3中引线框架单元的结构示意图（第五内引脚与基岛不相连，第一内引脚隔离分布）；
图9为本实用新型实施例3中SOT33-5L封装件的结构示意图（第五内引脚与基岛不相连，第一内引脚隔离分布）；
图10为本实用新型实施例3中SOT33-5L封装件的外引脚结构示意图（第五内引脚与基岛不相连，第一内引脚隔离分布）；
图11为本实用新型实施例4中引线框架单元的结构示意图（第五内引脚与基岛不相连，第三内引脚隔离分布）；
图12为本实用新型实施例4中SOT33-5L封装件的结构示意图（第五内引脚与基岛不相连，第三内引脚隔离分布）；
图13为本实用新型实施例4中SOT33-5L封装件的外引脚结构示意图（第五内引脚与基岛不相连，第三内引脚隔离分布）；
附图标记：1、引线框架本体；2、引线框架单元；3、第一防反孔；4、第二防反孔；5、工艺孔；6、第一应力释放槽；7、基岛；8、第一内引脚；9、第二内引脚；10、第三内引脚；11、第四内引脚；12、第五内引脚；13、基岛连杆；14、第一锁胶孔；15、第二锁胶孔；16、第三锁胶孔；18、芯片；19、第一键合线；20、第二键合线；21、第三键合线；22、第四键合线；23、第五键合线；24、塑封体；25、外引脚；26、第二应力释放槽。
具体实施方式
下面结合附图和具体实施例对本实用新型作进一步说明。
实施例1
如图1-2所示，本实施例1的一种多排单基岛带锁胶孔的引线框架，包括引线框架本体1，用于将芯片18与外引脚25进行电性连接，该引线框架本体1包括13排44列、共572个框架单元2；第奇数行引线框架单元2顶部均设有第一防反孔3，第偶数行引线框架单元2顶部均设有第二防反孔4。本实用新型横向每两个引线框架单元2为一组，每组引线框架单元2之间设有工艺孔5，横向每两组引线框架单元2之间设有第一应力释放槽6。引线框架单元2包括一尺寸与所述芯片18相匹配的基岛7，该基岛7上下两端设有5个内引脚，内引脚头部和基岛7上均设有用于粘接芯片和键合线的镀银层（现有技术，图中未示出）；其中，位于基岛7下端的第一内引脚8、第二内引脚9和第三内引脚10结构相同，头部均为T形或倒L型、尾部为矩形，第一内引脚8与第二内引脚9之间的距离为第二内引脚9与第三内引脚10之间距离的3倍，从而将第一内引脚8与第二内引脚9和第三内引脚10隔离分布，以满足第一内引脚8端有高电压要求的封装件。位于基岛7上端右侧的第四内引脚11头部与基岛7相连、尾部为矩形，位于基岛上端左侧的第五内引脚12头部与基岛7相连、尾部为矩形，在封装件中安装芯片18时，其相应的外引脚25也与基岛7相连，使该外引脚25作用与第四内引脚11对应的外引脚25作用相同，从而将第四、第五内引脚及其对应的外引脚作为散热通道，能更快的将芯片产生的热量散发，保护封装件的安全；5个内引脚的宽度大小关系为：第四内引脚11＞第五内引脚12＞第一内引脚8=第二内引脚9=第三内引脚10；基岛7通过4个基岛连杆13与引线框架本体1相连，基岛7中部为芯片安装区；基岛7两边分别设有第一锁胶孔14，第四内引脚11与基岛7相连处设有第二锁胶孔15，第五内引脚12与基岛7相连处有第三锁胶孔16。
如图3-4所示，采用本实施例1中引线框架形成的SOT33-5L封装件，包括一芯片18和一如上所述的引线框架单元2,芯片18通过粘片胶粘接于基岛7中部的芯片安装区，芯片18通过第一键合线19与基岛7的镀银层连接，基岛7分别通过第二键合线20、第三键合线21和第四键合线22与第一内引脚8、第二内引脚9和第三内引脚10的镀银层相连；引线框架单元2、芯片18及各键合线外部包覆塑封体24，塑封体24外部各内引脚相应位置处设有与宽度各内引脚尾部宽度一致的外引脚25。与第四内引脚11相对应的外引脚25中部设有贯穿该外引脚25尾部的第二应力释放槽26（图4），用于在产品切筋成形分离时的应力释放，防止引脚变形及封装件胶体破裂。
本实施例SOT33-5L封装件的生产方法为：使用AD-838全自动上芯机，自动吸取一条本实施例1中的引线框架置于上芯机传送导轨上，通过上芯机自动传动系统将该引线框架自动传输到上芯机工作台中央并自动夹紧。上芯机的点胶机械手在引线框架单元2的基岛7芯片安装区点上适量粘片胶，并将1只芯片18置于该粘片胶上；然后用高温烘箱防离层烘烤工艺使粘接胶固化，将芯片18与基岛7牢固粘合，进行等离子清洗。等离子清洗后送压焊工序，使用全自动引线键合机将芯片18与各内引脚、基岛7的镀银层用铜线或合金线等键合起来，送入塑封工序。使用全自动塑封机，选配相应塑封料完成产品包封，然后经后固化、电镀、打印、成型分离即得封装件成品。
实施例2
如图1、图5-7所示，本实施例2的一种多排单基岛带锁胶孔的引线框架与实施例1中引线框架的结构，以及采用本实施例2中引线框架形成的SOT33-5L封装件与实施例1中封装件的结构不同点均在于：第二内引脚9与第三内引脚10之间距离为第一内引脚8与第二内引脚9之间距离的3倍，从而将第三内引脚10与第一内引脚8和第二内引脚9隔离分布，以满足第三内引脚10端有高电压要求的封装件。其他结构同实施例1。
SOT33-5L封装件的生产方法同实施例1。
实施例3
如图1、图8-10所示，本实施例3的一种多排单基岛带锁胶孔的引线框架与实施例1中引线框架的结构不同点均在于：位于基岛7上端左侧的第五内引脚12头部与基岛不相连、尾部为矩形，其相应的外引脚25与基岛7不相连，可以作为一个电性输出通道；第四内引脚及其对应的外引脚做为散热通道；基岛两边分别设有第一锁胶孔，第四内引脚与基岛相连处设有第二锁胶孔。其他结构同实施例1。
采用本实施例3中引线框架形成的SOT33-5L封装件与实施例1中封装件的结构不同点在于：基岛7分别通过第二键合线20、第五键合线23和第四键合线22与第一内引脚8、第五内引脚12和第三内引脚10相连。其他结构同实施例1。
SOT33-5L封装件的生产方法同实施例1。
实施例4
如图1、图11-13所示，本实施例4的一种多排单基岛带锁胶孔的引线框架与实施例1中引线框架的结构不同点均在于：第二内引脚9与第三内引脚10之间距离为第一内引脚8与第二内引脚9之间距离的3倍，从而将第三内引脚10与第一内引脚8和第二内引脚9隔离分布，以满足第三内引脚10端有高电压要求的封装件。位于基岛7上端左侧的第五内引脚12头部与基岛不相连、尾部为矩形，其相应的外引脚25与基岛7不相连，可以作为一个电性输出通道；第四内引脚及其对应的外引脚作为散热通道；基岛两边分别设有第一锁胶孔，第四内引脚与基岛相连处设有第二锁胶孔。其他结构同实施例1。
采用本实施例4中引线框架形成的SOT33-5L封装件与实施例1中封装件的结构不同点在于：基岛7分别通过第二键合线20、第五键合线23和第四键合线22与第一内引脚8、第五内引脚12和第三内引脚10相连。其他结构同实施例1。
SOT33-5L封装件的生产方法同实施例1。

Claims (5)

1.一种多排单基岛带锁胶孔的引线框架，包括引线框架本体，用于将芯片与外引脚进行电性连接，该引线框架本体包括若干呈阵列式排布的引线框架单元，第奇数行引线框架单元顶部均设有第一防反孔，第偶数行引线框架单元顶部均设有第二防反孔，其特征是，横向每两个引线框架单元为一组，每组引线框架单元之间设有工艺孔，横向每两组引线框架单元之间设有第一应力释放槽；所述引线框架单元包括一尺寸与所述芯片相匹配的基岛，该基岛上下两端设有5个内引脚；其中，位于基岛下端的第一内引脚、第二内引脚和第三内引脚结构相同，头部均为T形或倒L型、尾部为矩形，位于基岛上端右侧的第四内引脚头部与基岛相连、尾部为矩形，位于基岛上端左侧的第五内引脚头部与基岛相连或不相连、尾部为矩形；5个内引脚的宽度大小关系为：第四内引脚＞第五内引脚＞第一内引脚=第二内引脚=第三内引脚；所述基岛通过若干基岛连杆与引线框架本体相连，基岛中部为芯片安装区；所述基岛两边分别设有第一锁胶孔，第四内引脚与基岛相连处设有第二锁胶孔，当第五内引脚与基岛相连时，第五内引脚与基岛相连处有第三锁胶孔。
2.如权利要求1所述的一种多排单基岛带锁胶孔的引线框架，其特征是，所述第一内引脚与第二内引脚之间的距离至少为第二内引脚与第三内引脚之间距离的3倍。
3.如权利要求1所述的一种多排单基岛带锁胶孔的引线框架，其特征是，所述第二内引脚与第三内引脚之间距离至少为第一内引脚与第二内引脚之间距离的3倍。
4.一种SOT33-5L封装件，其特征是，包括一芯片和一如权利要求1-3任一项所述的引线框架单元；所述芯片通过粘片胶粘接于基岛中部的芯片安装区，芯片通过第一键合线与基岛连接，当第五内引脚头部与基岛相连时，基岛分别通过第二键合线、第三键合线和第四键合线与第一内引脚、第二内引脚和第三内引脚相连；当第五内引脚头部与基岛不相连时，基岛分别通过第二键合线、第五键合线和第四键合线与第一内引脚、第五内引脚和第三内引脚相连；所述引线框架单元、芯片及各键合线外部包覆塑封体，塑封体外部各内引脚相应位置处设有与宽度各内引脚尾部宽度一致的外引脚。
5.如权利要求4所述的一种SOT33-5L封装件，其特征是，所述与第四内引脚相对应的外引脚中部设有贯穿该外引脚尾部的第二应力释放槽。
CN201822220791.5U 2018-12-27 2018-12-27 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件 Active CN209418492U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201822220791.5U CN209418492U (zh) 2018-12-27 2018-12-27 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201822220791.5U CN209418492U (zh) 2018-12-27 2018-12-27 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件

Publications (1)

Publication Number Publication Date
CN209418492U true CN209418492U (zh) 2019-09-20

Family

ID=67941086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822220791.5U Active CN209418492U (zh) 2018-12-27 2018-12-27 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件

Country Status (1)

Country Link
CN (1) CN209418492U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671696A (zh) * 2018-12-27 2019-04-23 天水华天科技股份有限公司 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
US20210217676A1 (en) * 2020-01-10 2021-07-15 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with ring structure and method for forming the same
US20210343574A1 (en) * 2020-04-29 2021-11-04 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671696A (zh) * 2018-12-27 2019-04-23 天水华天科技股份有限公司 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
US20210217676A1 (en) * 2020-01-10 2021-07-15 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with ring structure and method for forming the same
US11728233B2 (en) * 2020-01-10 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with ring structure and method for forming the same
US20210343574A1 (en) * 2020-04-29 2021-11-04 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods

Similar Documents

Publication Publication Date Title
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN209418492U (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN100561737C (zh) 中心焊点芯片的叠层球栅极阵列封装件及其制造方法
CN102714201B (zh) 半导体封装和方法
WO2005050699A3 (en) Method of forming a semiconductor package and structure thereof
CN206225352U (zh) 封装的半导体装置和导电的框结构
CN106876363A (zh) 3d连接的扇出型封装结构及其工艺方法
CN106971985A (zh) 半导体封装及其制造方法
CN105826277B (zh) 封装结构及其制造方法
CN102044517B (zh) 一种超大功率ic芯片封装件的生产方法
CN207845151U (zh) 包含压力传感器电路的封装体和压力传感器封装体
CN107808868A (zh) 芯片封装结构及其制造方法
CN106128965A (zh) 一种无基板封装器件的制作方法
CN205016508U (zh) 封装的半导体器件
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN110034078A (zh) 用于半导体器件的封装内嵌结构和制造方法
CN208622715U (zh) 一种矩阵式多排sot33-4l引线框架及其芯片封装件
CN104810462B (zh) 一种中大功率led驱动芯片的esop8引线框架
CN206293435U (zh) 半导体器件与半导体封装件
TW201308548A (zh) 小基板多晶片記憶體封裝構造
CN109256368A (zh) Sot23-x引线框架及其封装方法
CN101866867B (zh) 无外引脚半导体封装构造的导线架制造方法
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN205211727U (zh) 一种指纹识别多芯片封装结构
CN204596785U (zh) 基于dip多基岛的引线框架

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant