CN206225352U - 封装的半导体装置和导电的框结构 - Google Patents

封装的半导体装置和导电的框结构 Download PDF

Info

Publication number
CN206225352U
CN206225352U CN201621170845.6U CN201621170845U CN206225352U CN 206225352 U CN206225352 U CN 206225352U CN 201621170845 U CN201621170845 U CN 201621170845U CN 206225352 U CN206225352 U CN 206225352U
Authority
CN
China
Prior art keywords
leadfingers
lead
conduction
plane
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621170845.6U
Other languages
English (en)
Inventor
马可艾伦·马翰伦
缇锡芬·范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imark Technology Co
Amkor Technology Inc
Original Assignee
Imark Technology Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imark Technology Co filed Critical Imark Technology Co
Application granted granted Critical
Publication of CN206225352U publication Critical patent/CN206225352U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

封装的半导体装置和导电的框结构。一种封装的半导体装置，包括：晶粒附接垫；引线指状部，具有第一引线指状部端、与第一引线指状部端相对的第二引线指状部端及引线指状部顶表面，其中引线指状部顶表面具有于第一平面上的第一顶表面区段及于第二平面上的第二顶表面区段，其中第一平面不同于第二平面；第一引线，与晶粒附接垫间隔开且附接至第一引线指状部端；第二引线，与晶粒附接垫间隔开；半导体装置，具有第一导电的结构及第二导电的结构，其中第二引线指状部端直接附接至第一导电的结构；导电的连接结构，附接至第二引线及第二导电的结构；及封装主体，覆盖导电的连接结构、引线指状部的至少部分、第一引线的至少部分及第二引线的至少部分。

Description

封装的半导体装置和导电的框结构
技术领域
本实用新型是大致有关于电子装置，并且更具体而言是有关于半导体封装以及其结构。
背景技术
在过去，封装的功率半导体装置是利用各种导电的互连技术来将一功率半导体晶粒电连接至一封装的装置的导电的引线。在例如是离散的绝缘栅极场效晶体管(IGFET)的半导体装置的离散的功率半导体装置中，制造商已经利用导电带(ribbon)以及接合的导线或是导线接合(wirebond)的互连(每一电极包含多个导线接合)，以用于将在功率半导体装置上的载有电流的电极连接至封装的导电的引线。然而，这些类型的互连尚未能够提供在某些较高功率的装置中所需的充足的载有电流的功能。作为一替代的互连结构，制造商已经利用较大尺寸的导电的夹以作为导电带及导线接合的一种替代，以将在功率半导体装置上的载有电流的电极连接至封装的导电的引线。
在另一方面，在其中例如是IGFET装置的功率半导体装置是与互补金属氧化物半导体("CMOS")逻辑电路整合在单一芯片上的高度整合的功率半导体设计中，这些设计的接合垫的引线间距以及接合垫开口的尺寸并不与导电的夹相容。例如，整合的功率半导体设计是每一个IGFET都需要多个互连，其使用较紧密的接合垫间距("BPP")以及较紧密的接合垫开口("BPO")，此已经超出过去的夹设计以及夹设置的设备的能力。此外，导电带以及导线接合(包含较大直径的线)因为降低的载有电流的能力以及较高的电阻，而尚未提供用于满足高度整合的功率半导体设计所需要的替代的互连解决方案。
于是，所期望的是具有一种解决先前所指出的问题以及其它问题的结构以及形成一封装的半导体装置的方法。所述结构及方法能够在相同的封装的装置中容纳不同类型的导电的互连、轻易地被纳入到制造流程、而且是符合成本效益也是所期望的。
实用新型内容
除了其它特点以外，本说明是包含一种利用一导电的框结构来制造一半导体装置封装的方法，所述导电的框结构是包含一被配置以直接附接至一半导体装置的导电的引线指状部(leadfinger)。所述引线指状部是被配置以在附接至一功率半导体装置或是功率装置部分时，增加载有电流的容量并且改善热效能，其可以与其它较低功率的半导体装置被整合在单一芯片上。在某些实施例中，所述导电的框结构是包含额外的引线，所述额外的引线可以利用例如是导电的导线结构来电耦接至其它较低功率的半导体装置。所述引线指状部是被成形以使得直接的附接至所述半导体装置变得容易。在某些实施例中，所述引线指状部是包括具有一或多个弯曲的一种弯曲的形状。在其它实施例中，所述引线指状部是包括凹陷部分，例如是半蚀刻的部分。
所述导电的框结构可包含一或多个具有支撑所述引线指状部以及引线的侧边区段的框组件。所述侧边区段是在制造期间被移除，并且可以进一步包含应力释放的特点及/或对准特点，以强化所述半导体装置封装的可制造性。所述导电的框结构是支持具有较细间距的接合垫以及复杂的电源及逻辑布局配置的半导体装置的组件。本实施例是致能直接的引线指状部附接至一半导体晶粒，而同时提供用于其它类型的互连结构，例如是导线接合的互连。在一实施例中，相较于先前的结构被附接至一底部或第二框的引线，顶端或第一框是被使用于形成具有较厚且较宽的尺寸的特征的引线指状部的互连，其形成最终封装的装置引线的线或是外部的引线轮廓。
在本实用新型的一态样中，一种封装的半导体装置包括：晶粒附接垫；引线指状部，其具有第一引线指状部端、与所述第一引线指状部端相对的第二引线指状部端以及引线指状部顶表面，其中所述引线指状部顶表面具有位于第一平面上的第一顶表面区段以及位于第二平面上的第二顶表面区段，其中所述第一平面是不同于所述第二平面；第一引线，其是和所述晶粒附接垫间隔开并且进一步附接至所述第一引线指状部端；第二引线，其是和所述晶粒附接垫间隔开；半导体装置，其具有第一导电的结构以及第二导电的结构，其中所述第二引线指状部端直接附接至所述第一导电的结构；导电的连接结构，其是附接至所述第二引线以及所述第二导电的结构；以及封装主体，其覆盖所述导电的连接结构、所述引线指状部的至少部分、所述第一引线的至少部分以及所述第二引线的至少部分。
前述态样的装置的所述引线指状部包括弯曲的形状并且具有小于约100微米的宽度。
前述态样的装置的所述第二引线具有位于第三平面上的第二引线顶表面，所述第三平面是不同于所述第一平面以及所述第二平面。
前述态样的装置的所述半导体装置是被配置以具有电耦接至所述第一导电的结构的功率装置部分以及电耦接至所述第二导电的结构的低功率部分。
前述态样的装置的所述引线指状部接触所述第一导电的结构，并且接触和所述第一导电的结构间隔开的第三导电的结构。
前述态样的装置的所述第一导电的结构包括第一导电柱。
前述态样的装置的所述引线指状部包括接近所述第一引线指状部端的第一凹陷部分以及接近所述第二引线指状部端的第二凹陷部分，并且具有小于约100微米的宽度。
前述态样的装置的所述第一凹陷部分界定所述第一顶表面区段。
前述态样的装置的所述第二引线具有位于第三平面上的第二引线顶表面，所述第三平面是不同于所述第一平面以及所述第二平面。
前述态样的装置的所述引线指状部包括共同的引线指状部，其包含：第一引线指状部部分，其具有所述第一引线指状部端以及相邻所述封装的半导体装置的第一侧表面的所述第二引线指状部端；以及第二引线指状部部分，其是从所述第一引线指状部部分延伸至所述封装的半导体装置的第二侧表面。
在本实用新型的另一态样中，一种导电的框结构包括：第一框，其具有第一侧边区段以及从所述第一侧边区段向内延伸的引线指状部，所述引线指状部具有包含第一顶表面区段和第二顶表面区段的引线指状部顶表面，所述第一顶表面区段位于与所述第二顶表面区段不同的平面；以及第二框，其具有第二侧边区段以及从所述第二侧边区段向内延伸的多个引线，其中：第一引线被附接至所述引线指状部的一部分，以及其中第二引线被配置成用以接收与所述第一框分开的导电结构，以及所述第一框和所述第二框被配置成附接在一起。
前述态样的结构的所述第二框进一步包括晶粒附接垫。
前述态样的结构的所述晶粒附接垫包括配置成用以接收半导体晶粒的凹陷部分。
前述态样的结构的所述引线指状部包括弯曲的形状。
前述态样的结构的所述引线指状部包括界定所述第二顶表面区段的凹陷部分。
前述态样的结构进一步包括：第一对准结构，其设置在所述第一框中；以及第二对准结构，其设置在所述第二框中并且设置成和所述第一对准结构啮合。
前述态样的结构的所述第二侧边区段包括凹陷部分；以及所述结构进一步包括设置在所述第一框中的应力释放的结构。
在本实用新型的又一态样中，一种封装的半导体装置包括：晶粒附接垫；引线指状部，其具有第一引线指状部端、与所述第一引线指状部端相对的第二引线指状部端以及引线指状部顶表面，其中所述引线指状部顶表面具有位于第一平面上的第一顶表面区段以及位于第二平面上的第二顶表面区段，其中所述第一平面是不同于所述第二平面；第一引线，其是和所述晶粒附接垫间隔开并且进一步附接至所述第一引线指状部端；第二引线，其是和所述晶粒附接垫间隔开；半导体装置，其具有电耦接至功率装置部分的第一导电的结构以及电耦接至结构低功率部分的第二导电的结构，其中所述第二引线指状部端直接附接至所述第一导电的结构；导电的连接结构，其是附接至所述第二引线以及所述第二导电的结构；以及封装主体，其覆盖所述导电的连接结构、所述引线指状部的至少部分、所述第一引线的至少部分以及所述第二引线的至少部分。
前述态样的装置的所述引线指状部包括弯曲的形状并且具有小于约100微米的宽度；所述第二引线具有位于第三平面上的第二引线顶表面，所述第三平面是不同于所述第一平面以及所述第二平面；所述引线指状部接触所述第一导电的结构，并且接触和所述第一导电的结构间隔开的第三导电的结构；以及所述第一导电的结构包括第一导电柱。
前述态样的装置的所述引线指状部包括接近所述第一引线指状部端的第一凹陷部分以及接近所述第二引线指状部端的第二凹陷部分，并且具有小于约100微米的宽度；所述第一凹陷部分界定所述第一顶表面区段；所述第二引线具有位于第三平面上的第二引线顶表面，所述第三平面是不同于所述第一平面以及所述第二平面；以及所述引线指状部包括共同的引线指状部，其包含：第一引线指状部部分，其具有所述第一引线指状部端以及相邻所述封装的半导体装置的第一侧表面的所述第二引线指状部端；以及第二引线指状部部分，其是从所述第一引线指状部部分延伸至所述封装的半导体装置的第二侧表面。
更具体而言，在一实施例中，一种制造一半导体装置之方法包括提供一导电的框结构。所述导电的框包括一第一框，其具有一第一侧边区段以及一从所述第一侧边区段向内延伸的引线指状部；以及一第二框，其具有一第二侧边区段以及一从所述第二侧边区段向内延伸的第一引线。所述方法包含提供一具有一主要的表面的半导体装置，所述主要的表面包含一第一导电的结构以及一第二导电的结构。所述方法包含将所述引线指状部以及所述第一导电的结构设置成接触以提供一电连接。所述方法包含将一导电的连接结构附接至所述第二导电的结构以及所述第一引线。所述方法包含形成一封装主体，其覆盖所述导电的连接结构、所述引线指状部的至少部分、所述第一引线的至少一部分以及所述半导体装置的至少一部分。所述方法包含移除所述第一侧边区段以及所述第二侧边区段。
在另一实施例中，一种用于形成一封装的半导体装置的方法包括提供一导电的框结构，其包括一从所述第一侧边区段向内延伸的引线指状部以及一第一引线，其中所述引线指状部包括一引线指状部顶表面，其具有一第一顶表面区段以及一第二顶表面区段，所述第一顶表面区段是位于一与所述第二顶表面区段不同的平面上。所述方法包含提供一具有一主要的表面的半导体装置，所述主要的表面包含一第一导电的结构以及一第二导电的结构。所述方法包含将所述引线指状部附接至所述第一导电的结构。所述方法包含将一导电的连接结构附接至所述第二导电的结构以及所述第一引线。所述方法包含形成一封装主体，其囊封所述导电的连接结构、所述引线指状部的至少部分、所述第一引线的至少部分以及所述半导体装置的至少一部分。所述方法是包含移除所述第一侧边区段。
在另一实施例中，一种封装的半导体装置包括一晶粒附接垫以及一引线指状部，所述引线指状部具有一第一引线指状部端、一与所述第一引线指状部端相对的第二引线指状部端以及一引线指状部顶表面，所述引线指状部顶表面具有一位于一第一平面上的第一顶表面区段以及一位于一第二平面上的第二顶表面区段，其中所述第一平面是不同于所述第二平面。一第一引线是和所述晶粒附接垫间隔开，并且进一步附接至所述第一引线指状部端。一第二引线是和所述晶粒附接垫间隔开。一半导体装置包含一第一导电的结构以及一第二导电的结构，其中所述第二引线指状部端是直接附接至所述第一导电的结构。一导电的连接结构被附接至所述第二引线以及所述第二导电的垫。一封装主体是覆盖或囊封所述导电的连接结构、所述引线指状部的至少部分、所述第一引线的至少部分、以及所述第二引线的至少部分。
附图说明
图1是描绘根据本实用新型的一实施例的一半导体封装的俯视图；
图2是描绘图1的半导体封装沿着参考线2-2所取的横截面图；
图3是描绘具有额外的特点的图1的半导体封装的放大的部分俯视图；
图4是描绘根据本实用新型的一实施例的一种导电的框结构的部分立体图；
图5是描绘根据本实用新型的一实施例的一种导电的框结构的一部分的部分侧视图；
图6是描绘根据本实用新型的一实施例的一种导电的框结构的部分立体图；
图7是描绘根据本实用新型的一实施例的一种导电的框结构的部分俯视图；
图8是描绘根据本实用新型的一实施例的一种导电的框结构的部分俯视图；
图9至图13是描绘根据本实用新型的一实施例的一封装的半导体装置在组装的各种阶段的部分横截面图；
图14至图16是描绘根据本实用新型的另一实施例的一封装的半导体装置在组装的各种阶段的部分横截面图；
图17是描绘根据本实用新型的一实施例的一种导电的框结构的部分横截面图；
图18是描绘在根据本实用新型的一半导体封装的一实施例中的图17的导电的框结构的部分横截面图；
图19是描绘一具有根据本实用新型的一实施例的另一种导电的框结构的半导体封装的部分横截面图；
图20是描绘根据本实用新型的另一实施例的一种导电的框结构的部分横截面图；
图21是描绘根据本实用新型的另一实施例的一种导电的框结构的部分俯视图；
图22是描绘根据本实用新型的另一实施例的一种导电的框结构的部分俯视图；以及
图23是描绘根据本实用新型的一实施例的一种被接合到一导电柱的导电的框结构的部分侧视图。
具体实施方式
以下配合附图及本实用新型的优选实施例，进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段。
为了说明的简化及清楚起见，在附图中的组件并不一定是按照比例绘制的，并且在不同图中的相同的组件符号是表示相同的组件。此外，为了说明的简化起见，众所周知的步骤及组件的说明及细节被省略。如同在此所用的，术语"及/或"是包含相关被表列的项目中的一或多个的任一及所有的组合。此外，在此所用的术语只是为了描述特定实施例之目的而已，因而并不欲是限制本揭露内容的。如同在此所用的，除非上下文有清楚相反的指出，否则单数形是欲亦包含复数形。进一步将会理解到的是，当术语"包括及/或包含"用在此说明书时，其指明所述特点、数量、步骤、操作、组件、及/或构件的存在，但是并不排除一或多个其它特点、数量、步骤、操作、组件、构件、及/或其群组的存在或是添加。将会了解到的是，尽管术语"第一、第二、等等"可能在此被使用来描述各种的构件、组件、区域、层及/或区段，但是这些构件、组件、区域、层及/或区段不应该受限于这些术语。这些术语只是被用来区别构件、组件、区域、层及/或区段的彼此而已。因此，例如在以下论述的一第一构件、一第一组件、一第一区域、一第一层及/或一第一区段可被称为一第二构件、一第二组件、一第二区域、一第二层及/或一第二区段，而不脱离本揭露内容的教示。对于"一个实施例"或是"一实施例"的参照是表示与所述实施例相关地叙述的一特定的特点、结构或特征是内含在本实用新型的至少一实施例中。因此，措辞"在一个实施例中"或是"在一实施例中"在遍及此说明书的各处中的出现并不一定都是参照到相同的实施例，但是在某些情形中其可能是参照到相同的实施例。再者，在一或多个实施例中，所述特定的特点、结构或是特征可以用对于具有此项技术的通常知识者而言将会是明显的任何适当的方式来加以组合。此外，术语"当"是表示某一动作是至少在起始的动作的一持续期间的某个部分之内发生的。字词"大约"、"大致"或是"实质"的使用是表示一组件的一值预期是接近一状态值或位置。然而，如同在此项技术中众所周知的，总是有防碍值或是位置不是刚好所述的较小的变异。除非另有指明，否则如同在此所用的字"在…之上"或是"在…上"是包含所指明的组件可以是直接或间接的实体接触所在的方位、设置、或是关系。进一步理解的是，在以下所描绘及叙述的实施例适当地可以具有在无未明确地在此揭露的任何组件之下的实施例且/或加以实施。
图1是描绘根据本说明的一第一实施例的一半导体封装100或是封装的半导体装置100的俯视图。图2是描绘半导体封装100沿着图1的参考线2-2所取的横截面图。根据本实施例，半导体封装100是包含一种导电的框结构11。在一实施例中，导电的框结构11是包括一种多框的结构(亦即，超过一个框)，其包含一顶端框12或第一框12，所述顶端框12是被堆栈在一底部框13或第二框13的顶端上、或是相邻所述底部框13来加以堆栈。在稍后将会加以描述的其它实施例中，导电的框结构11可包括单一框，其包含在以下叙述的特点或组件的某些个或是全部。
在一实施例中，顶端框12是包括一种导电材料。在一实施例中，顶端框12主要是由铜所构成的，并且在厚度上大致是100μm到508μm。在一较佳实施例中，顶端框12是具有一约150μm到155μm的厚度。在其它实施例中，顶端框12可以主要是由Fe-Ni(例如，合金42)或是具有此项技术中的技能者已知的任何其它金属材料所构成的。顶端框12可以利用屏蔽及蚀刻技术、冲压技术、弯曲或成形技术、电镀技术、沉积技术、加工、及/或其之组合来加以形成或制造。顶端框12是包含多个侧边区段16，并且在一实施例中，顶端框12是包含以一个例如大致被描绘在图1中的方形框的配置所组成的四个侧边区段16。在其它实施例中，顶端框12是包括一矩阵的框结构以用于组装复数个半导体装置，所述复数个半导体装置接着被分开成为个别的装置。所了解的是，顶端框12可以具有其它形状，其包含大于四个的额外的侧边区段。
根据本实施例，顶端框12进一步包含一或多个引线指状部18或是导电的指状部结构18，其是从侧边区段16中的一或多个向内延伸地加以设置。根据本实施例，引线指状部18是被设置在侧边区段16的对应于其中引线指状部18将会连接到一半导体装置19或是半导体晶粒19的功率装置部分191所在的位置上。在一实施例中，每一个侧边区段16是包含至少一被配置以直接接合或附接至半导体装置19的引线指状部18。
在某些实施例中，引线指状部18较佳的是被形成具有尽可能接近整个引线架的厚度，以便于最大化用于半导体封装100的电流容量并且最大化热效能。在某些实施例中，引线指状部18是利用微影屏蔽及蚀刻技术来加以形成，以便于在更一致的结果并且致能在引线指状部18的金属纵梁(stringer)及底切上的缩减之下，提供在邻接的引线指状部18之间优化的间距，同时致能更紧密的特点。在某些实施例中，引线指状部18是被形成具有一约100μm到300μm的间距180，其具有一约40μm到100μm的引线指状部宽度182，同时维持一约100μm到160μm的角落半径181或是最小的内部的引线间距181。在一较佳实施例中，间距180是约200μm，其具有约60μm的引线指状部宽度182，同时维持约150μm的角落半径181。
在一实施例中，底部框13是包括一种导电材料。在一实施例中，底部框13主要是由铜所构成的，并且在厚度上是约100μm到250μm。在某些实施例中，底部框13是具有一不同于顶端框12的厚度。在一实施例中，底部框13具有一完全的框厚度是大于顶端框12的完全的框厚度。在其它实施例中，底部框13可以主要是由Fe-Ni(例如，合金42)或是具有此项技术中的技能者已知的任何其它金属材料所构成的。底部框13可以利用屏蔽及蚀刻技术、冲压技术、弯曲或成形技术、电镀技术、沉积技术、加工技术、及/或其的组合来加以形成或制造。在其它实施例中，底部框13是包括一矩阵的框以用于组装复数个半导体装置，所述复数个半导体装置接着被分开成为个别的装置。
底部框13是包含多个侧边区段21，并且在一实施例中，底部框13是包含以一个例如大致被描绘在图1中的方形框的配置所组成的四个侧边区段21。根据本实施例，底部框13进一步包含一或多个引线22或是导电的引线22，其是从侧边区段21中的一或多个向内延伸地加以设置。根据本实施例，引线22是被设置在侧边区段21的对应于其中导电的连接结构26将会连接至半导体装置19的低功率装置部分192所在的位置上。换言之，半导体装置19的那些部分并不需要引线指状部18的高电流容量以及高的热容量。
在一实施例中，每一个侧边区段21是包含至少一引线22。在某些实施例中，底部框13进一步包含支撑引线24或是导电的支撑引线24，其是从侧边区段21向内延伸地加以设置，并且进一步在顶端框12被附接或啮合底部框13时邻接引线指状部18的下表面，以有利地提供支撑给引线指状部18。再者，支撑引线24是增加和引线指状部18相关的导电材料的量，因此改善半导体封装100的电流容量及热效能。在一实施例中，支撑引线24及引线22是具有实质相同的形状及尺寸，因而支撑引线24例如可以在顶端框12的实施例具有较少的引线指状部18时替代地作用为封装引线，藉此增加用于连接至半导体装置19的低功率部分192的引线22/24的数目。
在某些实施例中，底部框13进一步包含一晶粒垫27或是晶粒附接结构27，其是被设置在底部框13之内的中心，并且和侧边区段21间隔开。在一实施例中，一或多个悬吊引线31或是联结杆31是被用来将晶粒垫27固定至底部框13。在一实施例中，晶粒垫27的外围侧边区段270以及支撑引线24及引线22的内部的边缘区段240及220具有如同在图2中大致描绘的一凹陷或是半蚀刻的配置，其例如是提供引线22/24以及晶粒附接垫27至稍后将描述的模制封装主体的增大的锁住功能。
在一实施例中，半导体晶粒19是利用一种晶粒附接材料20来附接至晶粒垫27。例如，晶粒附接材料20可以是一焊料膏、一导电的环氧树脂、导电的黏着剂、导电的膜、非导电的环氧树脂、非导电的黏着剂、非导电的膜、或是其它具有此项技术中的技能者已知的适当的附接材料。在一实施例中，在半导体晶粒19被附接至晶粒垫27之后，导电的连接结构26或是导电的结构26是被附接至接合垫25、导电的结构25、或是导电的垫25，所述接合垫25是被设置成相邻半导体晶粒19的一对应半导体19的一低功率装置部分192的主要的表面。在某些实施例中，低功率装置部分192是对应于逻辑类型的半导体装置或是类似的装置，其并不具有高的电流及/或高的散热的需求。在一实施例中，导电的连接结构26是例如金、银、铜、铝、其之组合或合金的导线、或是其它利用导线接合技术所形成的适当的线。在其它实施例中，导电的连接结构26是导电带或是其它适当的导电的互连，其包括一或多种导电材料，例如是金、银、铜、铝、其之组合或合金、或是其它适当的材料。在一替代实施例中，导电的连接结构26是在顶端框12被附接至底部框13，并且引线指状部18直接被附接至在半导体晶粒19上对应于半导体装置19的功率装置部分191的其它接合垫25之后加以设置的。在一较佳实施例中，那些其中引线指状部18将会直接被附接至半导体晶粒19上的接合垫25所在的区域是包含一种导电的接合材料29，例如是一焊料膏或是一预镀锡的焊料材料。
顶端框12例如可以利用晶粒附接材料20来附接至底部框13。在一实施例中，顶端框12及底部框13中的一或两者可以利用焊料或是其它例如是一烧结剂或是高导热的环氧树脂的适当的导电材料而被预先镀锡。在一实施例中，顶端框12是在将半导体装置19的低功率装置部分192中的接合垫25电连接至引线22之前，先连结到底部框13。在某些实施例中，此在导线接合的步骤致能一致的夹紧，以避免弹跳并且确保各种的构件仍然是对准的。再者，在某些实施例中，此亦改善模制制程，因为顶端框12及底部框13作用像是一连续的结构，此确保适当的模具夹紧，同时最小化例如是模具溢料及翘曲的制造问题。
根据一实施例，顶端框12及底部框13进一步包括对准特点33及34，以确保在所述框之间以及对于半导体装置19的适当的对准。再者，对准特点33及34是致能顶端框12及底部框13以一种自动化的方式的堆栈。此最小化制造的问题，同时确保所述两个框当连接或堆栈在一起时的更佳的对准。在本实施例中，如同大致在图2中所描绘的，对准特点33是包括一延伸穿过顶端框12的侧边区段16的开口或孔洞，并且对准特点34是包括一凸块或突出部分，其是从侧边区段21向上延伸并且被设置在所述开口之内。其它的对准特点的实施例例如是在图3、4、5及6中加以描绘，并且稍后将会加以描述。
在一实施例中，如同大致在图2中所描绘的，半导体封装100进一步包含一封装主体36，其覆盖或囊封导电的连接结构26、至少部分的引线指状部18、引线22、支撑引线24、晶粒垫27以及半导体晶粒，同时让引线22、支撑引线24及/或晶粒垫27的下表面露出到半导体封装100的外部。在某些实施例中，封装主体36可以是聚合物基复合材料，例如是具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或是具有适当的填充物的聚合物。封装主体36是包括一种非导电而且环境保护的材料，其保护半导体装置19免于外部的元素及污染物。封装主体36可以利用膏印刷、压缩模制、转移模制、液体密封剂模制、真空叠层、其它适当的敷料器、或是具有此项技术中的技能者已知的其它制程来加以形成。在某些实施例中，封装主体36是一环氧树脂模制化合物("EMC")，并且可以利用转移或注入模制技术来加以形成。在其中例如晶粒垫27并未被使用的其它实施例中，半导体晶粒19的下表面可以透过封装主体36而被露出至外部。
在某些实施例中，封装主体36是被形成以让单粒化道41没有邻接封装主体36的侧边区段或边缘区段的材料，其让导电的框结构11的部分被露出。此使得移除或单粒化导电的框结构11的侧边区段16及21以提供一单粒化或分开的半导体封装100变得容易。例如，一锯开制程可被利用于所述移除的步骤。所了解的是，所述移除制程亦可以移除接近其个别的边缘区段16/21的引线指状部18的部分、所述引线22的部分、以及支撑引线24的部分。在其它实施例中(例如见于图13)，封装主体36可以是一连续或是包覆模制的主体，并且所述单粒化制程通过封装主体36的一部分以及侧边区段16及21，以提供一经单粒化或分开的半导体封装100。根据一实施例，引线指状部18是包含一引线指状部顶表面68，其具有一第一顶表面区段681以及一第二顶表面区段682，并且所述第一顶表面区段681是位于一不同于所述第二顶表面区段682的平面(例如，一水平的平面)上。更具体而言，第一顶表面区段681是位于一第一平面61(例如，一第一水平的平面)中，并且第二顶表面区段682是位于一不同于第一平面61的第二平面62(例如，一第二水平的平面)中。此外，引线22是包含一引线顶表面23，其是位于一不同于第一平面61及第二平面62的第三平面63(例如，一第三水平的平面)中。
图3是描绘半导体封装100的放大的部分俯视图，以进一步展示半导体封装100的一些细节。在一实施例中，侧边区段16是具有一比侧边区段21窄的宽度，并且侧边区段16及21中的一或两者可以进一步包含一或多个应力释放的特点44，其被设置在框结构11之内的其中较高的组装应力可能会发生的区域中。图3进一步描绘一其中不同形状的对准特点33/34被设置在区段16及21的旁边的实施例，以使得顶端框12至底部框13以及半导体装置19的对准变得容易。例如，对准特点33及34可以分别包含圆形突出部及开口、或是分别包括矩形突出部及矩形开口。开口33/34可以是孔洞或槽。所了解的是，顶端框12可以具有突出部的对准特点，并且底部框13可以具有孔洞类型的对准特点、或是两个框都可以具有开口以及突出部。
在图3中，导电的框11是被配置以用于一集积的半导体装置19，其具有例如是功率场效晶体管的功率装置(例如，功率装置部分191)、以及例如是一用于控制所述功率场效晶体管的控制器装置的逻辑电路(例如，低功率装置部分192)。图3进一步描绘支撑引线24，其提供结构的支撑给引线指状部18、或是提供增大的外部接合区域给半导体封装100。图3亦描绘引线22是利用导电的连接结构26来电连接至半导体装置19的低功率装置部分192中的晶粒垫25。根据本实施例，引线指状部18是被成形以直接附接至半导体装置19的功率装置部分191中的晶粒垫25。图3进一步描绘单粒化道41的设置以用于移除至少侧边区段16及21的例子。
图4是描绘根据一实施例的导电的框结构11的部分立体图。在图4中，导电的框11是包括顶端框12，并且具有从侧边区段16向内延伸的引线指状部18，所述侧边区段16是具有对准特点33。在一实施例中，导电的框结构11只包含顶端框12(亦即，底部框13未被使用)，并且引线指状部18的部分185是被配置以被用来形成半导体封装100的引线。此外，在此实施例中，如同大致在图4中所描绘的，引线22是被设置作为侧边区段16的部分。在一实施例中，引线指状部18是如同在图4中所绘地成形或弯曲，以用于接触在半导体装置19上的接合垫25。更具体而言，引线指状部18是包含一引线指状部顶表面68，其具有一第一顶表面区段681以及一第二顶表面区段682，并且所述第一顶表面区段681是位于一不同于所述第二顶表面区段682的平面(例如，一水平的平面)上。尺寸186及187可以依据特定的应用而为相同或是不同的，并且例如可以通过半导体装置19的厚度以及晶粒垫25的位置来加以决定。在一实施例中，角度188及189是被形成以使得引线指状部18构成一个180度的构件，此确保优化的接合表面，并且降低在导电的框结构11的材料与半导体装置19之间的热膨胀系数不匹配的任何效应。
图5是描绘导电的框结构11的部分侧视图，其展示对准特点的一替代实施例。在所描绘的实施例中，底部框13是包括从侧边区段21的一顶表面向外延伸的接脚340或是突出部340、以及一或多个从侧边区段21的顶表面向内延伸的凹处341。顶端框12是包括在侧边区段16中对应于接脚340的开口330或凹处330、以及从侧边区段16的底表面向外延伸的对应于凹处341的突出部分331。
图6是描绘根据一替代实施例的导电的框结构11的一部分的部分立体图，其进一步描绘从侧边区段16延伸的引线指状部18。在此实施例中，底部框13是包括开口342，而不是接脚340，其容许作为一夹具结构的部分的外部的接脚(未显示)能够被配置以在例如是框附接及回焊步骤期间的制造期间，穿过开口330及342来保持导电的框结构11。
图7是描绘在一其中类似于图4的实施例，只有顶端框12或是单一框12被使用的配置中的导电的框结构11的部分俯视图。在此实施例中，引线22是被设置作为侧边区段16的部分，以用于电连接至半导体装置19的低功率装置部分192中的接合垫25。此外，引线指状部18可以如同在图4中所绘地弯曲的、或是如同稍后将会结合图17-20描述地被配置具有凹陷部分。
图8是描绘根据另一实施例的导电的框结构11的部分俯视图。在此实施例中，导电的框结构11可以是在单一框配置或是一种包含顶端框12及底部框13的多个框的结构中的顶端框12，一联结杆结构56是被设置以在结构上将邻接的引线指状部18联结在一起，并且联结至所述引线架的一角落部分。此是在组装期间提供额外的支撑。联结杆结构56是在稍后的制造期间被移除。
现在转向图9-13，根据一实施例的一用于制造半导体封装100的范例制程将会加以描述。图9是描绘导电的框结构11的底部框13在所述制程中的一早期的步骤的部分横截面图。在一实施例中，底部框13是一金属引线架，例如是一铜基的引线架，其具有复数个侧边区段21。侧边区段21可以具有一轨状的形状，并且包含从侧边区段21朝向晶粒垫27向内延伸的引线22。在某些实施例中，支撑引线24是被设置，其是从侧边区段21朝向晶粒垫27向内延伸。在所描绘的实施例中，底部框13进一步包含对准特点34，其例如包括从侧边区段21的上表面向外延伸的突出部或接脚。在一实施例中，底部框13是利用微影屏蔽及蚀刻技术来加以形成，以提供一种细微间距的结构。在一实施例中，底部框13是具有在一从约100μm到508μm的范围内的一完全的厚度。在一实施例中，晶粒垫27是具有环绕其外围边缘延伸的凹陷部分270，引线22是在接近晶粒垫27的末端上包含凹陷部分220，并且支撑引线24是在接近晶粒垫27的末端上包含凹陷部分240。所了解的是，一或多个额外的金属层(未显示)例如可加以沉积在引线22/24上。
图10是描绘半导体封装100在额外的处理之后的放大的部分横截面图。在一实施例中，底部框13是遭受到一清洗制程，例如是一电浆清洗制程。在一实施例中，晶粒附接材料20是被沉积在晶粒垫27的上表面以及底部框13的上表面的至少部分上。在一实施例中，引线22的上表面并没有晶粒附接材料，以容许导电的连接结构26稍后的附接。在一实施例中，晶粒附接材料20是利用一焊料屏蔽制程而被设置在底部框13上。例如，晶粒附接材料20可以是一焊料膏、一导电的环氧树脂、导电的黏着剂、或是具有此项技术中的技能者已知的其它适当的附接材料。在一实施例中，半导体装置19接着是被附接至晶粒垫27。半导体装置19可以是一离散的功率装置、一集成电路装置、一传感器装置、一光学组件、一影像传感器装置、或是其它具有此项技术中的技能者已知的电子装置。在本实施例中，半导体装置19是包括一功率集成电路装置，其具有一例如是功率IGFET部分的功率装置部分191、以及一例如是用于控制所述功率IGFET部分的逻辑控制器部分的低功率装置部分192。在一实施例中，功率装置部分191是包括具有高承载电流的功能的功率半导体装置。接合垫25是被设置在半导体装置19的一主要的表面上并且可包括一种导电材料，例如一或多种金属材料。接合垫25是和功率装置部分191以及低功率装置部分192电性连通。在一实施例中，在半导体装置19被附接之后，子组件可以遭受到一回焊制程并且接着是另一清洗步骤，例如是一电浆清洗步骤。在一实施例中，一焊料屏蔽(未显示)以及一焊料膏(未显示)可被施加至半导体装置19以及所述底部框13。先前的制程可以在两个个别的制造步骤中加以执行、或是可以被组合成为单一制造步骤。
图11是描绘半导体封装100在进一步处理之后的放大的部分横截面图。根据本实施例，顶端框12是被设置，并且利用晶粒附接材料20而被连结或附接至底部框13。在一实施例中，顶端框12可以在将顶端框12附接至底部框13之前，利用一电浆清洗制程来加以清洗。根据本实施例，对准特点33及34是作用以将顶端框12对准至底部框13、以及将顶端框12对准至半导体装置19。根据本实施例，引线指状部18是被配置以直接附接至和半导体装置19的功率装置部分191相关的接合垫25。在一实施例中，引线指状部18的面对接合垫25的尖端是包含导电的接合材料29，以用于将引线指状部18直接附接至半导体装置19。在顶端框12被附接之后，子组件可以遭受到一回焊制程，以将所述子组件接合在一起。
图12是描绘在额外的处理之后的半导体封装100的放大的部分横截面图。在一实施例中，所述子组件可以利用例如是一电浆清洗制程来加以清洗。在一实施例中，导电的连接结构26是附接至对应于半导体装置19的低功率装置部分192的接合垫25，并且附接至导电的框结构11上的引线22。在一实施例中，导线接合的技术是被用来将导电的连接结构26附接至所选的接合垫25及引线22。在其它实施例中，导电带或是带状接合可被利用。在一后续的步骤中，所述子组件是被设置在一例如是转移模制设备或注入模制设备的模制设备之内，以形成封装主体36。在一实施例中，封装主体36是包括一如同大致在图12中所描绘的包覆模制的封装主体。在其它实施例中，封装主体36是包括一模腔模制的封装主体(例如见于图2)，其是让导电的框结构11的部分被露出以用于单粒化。在一实施例中，一种去溢料(deflash)制程可以在所述模制制程之后加以利用。
图13是描绘半导体封装100在进一步处理之后的放大的部分横截面图。在一实施例中，导电的框结构11的侧边区段16及21的部分是利用一单粒化制程，沿着例如是在图12中展示的单粒化线41而被移除。在一实施例中，一锯开制程可被利用于所述单粒化制程。在其它实施例中，其它的单粒化制程可被利用。在一实施例中，对准特点33及34是在所述单粒化制程期间被移除。在其它实施例中，所述对准特点是保留在最终封装的装置中。
图14-16是描绘根据另一实施例的一封装的半导体装置110或是半导体封装110在组装的各种阶段的横截面图。半导体装置封装110是包含某些和半导体封装装置100相同的特点，因而只有差异处将会在以下加以描述。图14是描绘在制造中的一较早阶段的半导体封装110，其中半导体装置19是附接至一载体基板151。根据一实施例，载体基板151是包括一例如是载体带的黏着基板、或是一在一表面上具有一层黏着剂的基板，以用于在制造期间暂时保持半导体装置19以及导电的框结构11在适当的地方。根据本实施例，导电的框结构11只包含顶端框12或是单一框，其进一步包含从一或多个侧边区段16向内延伸的引线指状部18、以及从一或多个侧边区段16向内延伸的引线22。在一实施例中，导电的框结构11是附接至载体基板151，使得引线指状部18被设置成直接接触到对应于半导体装置19的功率装置部分191的接合垫25。在一实施例中，引线指状部18的面对接合垫25的尖端是包含导电的接合材料29，以用于将引线指状部18直接附接至半导体装置19。在顶端框12被附接之后，所述子组件是遭受到一回焊制程，以将引线指状部18接合至半导体装置19。导电的连接结构26接着被附接至对应于低功率装置部分192的接合垫25以及引线22。在一实施例中，导线接合的技术是被用来将导电的连接结构26附接至所选的接合垫25及引线22。在其它实施例中，带状接合被使用。
图15是描绘半导体封装110在进一步处理之后的横截面图。在一实施例中，所述子组件是被设置在一例如是转移模制设备或注入模制设备的模制设备之内，以形成封装主体36。在一实施例中，封装主体36是包括一如同大致在图15中所描绘的包覆模制的封装主体。在其它实施例中，封装主体36是包括一模腔模制的封装主体，其是让导电的框结构11的部分被露出以用于单粒化。在一实施例中，一种去溢料制程可以在所述模制制程之后加以利用。在一后续的步骤中，所述子组件是沿着单粒化线41，通过导电的框11的侧边区段16而被单粒化。如同在图16中所绘的，载体基板151接着是在一后续的步骤中被移除，以露出引线指状部18、引线22、以及半导体装置19的下表面到半导体封装110的外部。在一替代实施例中，载体基板151是在所述单粒化步骤之前被移除。
图17是描绘根据另一实施例的一种导电的框结构111的部分横截面图。导电的框结构111是一种具有用于直接连接至半导体装置19的引线指状部118的结构的另一个例子。在一实施例中，导电的框结构111是包含底部框13，其具有侧边区段21、支撑引线24、以及对准特点34。在本实施例中，一顶端框120是包含一或多个引线指状部118，其包括凹陷部分1180及1181、或是半蚀刻的部分1180及1181。在一实施例中，引线指状部118是包含一完全厚度的部分1182，其在横截面图中是被设置在凹陷部分1180及1181之间。引线指状部118是包含一引线指状部顶表面68，其具有一第一顶表面区段681以及一第二顶表面区段682，并且所述第一顶表面区段681是位于一不同于所述第二顶表面区段682的平面(例如，一水平的平面)上。
在一实施例中，凹陷部分1180是对应于顶端框120的一侧边区段116，并且可被配置以包含对准特点33。凹陷部分1180是具有降低在半导体封装130的将会被单粒化或分开的该部分中的金属厚度(被描绘在图18中)的益处，藉此降低单粒化工具的磨损。此外，此最小化所述框在单粒化期间的任何过早的分开，并且最小化微裂开类型的缺陷的机会。类似于先前的实施例，顶端框120是利用晶粒附接材料20而被连结或是附接至底部框13。根据本实施例，具有凹陷部分1181的引线指状部118是被配置以直接附接至半导体装置19。在某些实施例中，凹陷部分1181的尖端部分是被设置有导电的接合材料29，以用于直接附接至半导体装置19。凹陷部分1180及1181可以利用例如是屏蔽及蚀刻技术、及/或冲压技术、或是具有此项技术中的技能者已知的其它技术来加以形成。导电的框结构111是适合用于例如是其中晶粒附接垫27具有与底部框13相同的厚度的实施例，其是将半导体装置19设置成高于底部框13以及下方的封装引线。单粒化道41是在封装主体36的形成之后，其中导电的框结构111、或是更具体而言的其中侧边区段21及116可被单粒化或分开所在之处的一个例子。
图18是描绘在根据另一实施例的一封装的半导体装置130或是半导体封装130的一实施例中的导电的框结构111的部分横截面图。半导体封装130是包含具有晶粒附接垫27的底部框13、以及具有引线指状部118的顶端框120，所述引线指状部118是直接附接至对应于半导体装置19的功率装置部分191的晶粒垫25中之一。在一实施例中，半导体装置19是利用如同先前叙述的晶粒附接材料20、或是通过具有此项技术中的技能者已知的其它材料来附接至晶粒附接垫27。半导体封装130是被描绘为在单粒化之后，从导电的框结构111移除侧边区段116及21。
封装主体36是覆盖或囊封引线指状部118的至少部分、支撑引线24及凹陷部分1180的至少一部分、以及所述半导体装置19的至少一部分。根据本实施例，支撑引线24及引线22(例如，如同在图2中所示)的其它部分是通过封装主体36而被露出至半导体封装130的外部，以用于将半导体封装130连接至下一层级的组件。根据本实施例，引线指状部118的顶表面68的一部分是通过封装主体36的一上表面而被露出至外部。顶表面68的露出可以利用例如是研磨或其它机械式移除处理、膜辅助模制技术、屏蔽及蚀刻技术、或是具有此项技术中的技能者已知的其它技术来加以完成。在某些实施例中，引线指状部118的露出的上表面是有利地提供额外的散热。在其它实施例中，一散热器结构可以附接至所露出的引线指状部，以进一步改善散热。所了解的是，其它在此所述的实施例也可以使得引线指状部类似地被配置。在其中所述引线指状部的部分在封装主体36中被露出的实施例中，较佳的是导电的连接结构26具有一较低的高度，因而它们保持被封装主体36所覆盖。
根据本实施例，如同大致在图18中描绘的，凹陷部分1181是被配置以将半导体装置19容置在引线指状部118的一部分之下，并且直接附接至半导体装置19。在某些实施例中，半导体装置19的厚度可被薄化、或是整体的封装高度被增大、或两者皆是。在其它实施例中，在引线指状部118与晶粒附接垫27之间的空间可以通过晶粒附接材料20的接合厚度、或是通过额外的屏蔽及蚀刻技术来加以决定，以降低所述晶粒附接垫27在底部框13的侧边区段21的顶表面之下的厚度。
图19是描绘根据另一实施例的具有另一种导电的框结构211的一封装的半导体装置140或是半导体封装140的部分横截面图。在本实施例中，底部框13是包括一种不同的晶粒附接垫271或是晶粒垫271的配置。更具体而言，晶粒附接垫271是包括一凹处272、凹陷部分272、或是井部分272，其是从一上表面部分地向内或向下延伸到晶粒附接垫271中。根据本实施例，凹处272是被配置以用于接收半导体装置19。在一实施例中，半导体装置19是部分凹陷在凹处272之内，使得半导体装置19的一上方部分垂直地延伸在晶粒附接垫271的顶表面之上。凹处272可以是一利用屏蔽及蚀刻技术所形成的半蚀刻的区域，并且凹处272的尺寸可以依据装置效能的需求来加以改变。
在本实施例中，顶端框226是包含一或多个从侧边区段216向内朝向半导体装置19延伸的引线指状部218。根据本实施例，引线指状部218是被配置以直接附接至半导体装置19的对应于一功率装置部分191的接合垫25。在一实施例中，引线指状部218是包括凹陷部分1180，其具有降低在半导体封装140的将会被单粒化或分开的该部分中的金属厚度的益处，藉此降低单粒化工具的磨损。此外，此最小化所述框在单粒化期间的任何过早的分开，并且最小化微裂开类型的缺陷的机会。如同在图19中所绘的，引线指状部218是包含一引线指状部顶表面68，其具有一第一顶表面区段681以及一第二顶表面区段682，并且所述第一顶表面区段681是位于一不同于所述第二顶表面区段682的平面(例如，一水平的平面)上。在半导体封装140中，引线指状部218是与半导体装置19的上表面实质平面的。在本实施例中，在引线指状部218与晶粒附接垫271之间的空间可以藉由所述晶粒附接材料20的接合厚度、或是藉由利用一微影屏蔽制程的额外的蚀刻技术来加以决定，以将所述晶粒附接垫271的表面降低到底部框13的侧边区段21的顶表面之下。封装主体36是覆盖或囊封引线指状部218的至少部分、支撑引线24及凹陷部分1180的至少一部分、以及所述半导体装置19的至少一部分。根据本实施例，支撑引线24以及引线22的其它部分(例如，如同在图2中所示)是通过封装主体36而被露出至半导体封装140的外部，以用于将半导体封装140连接至下一层级的组件。
图20是描绘根据另一实施例的一种导电的框结构311的部分横截面图。在本实施例中，导电的框结构311是包括一顶端框312，其具有一侧边区段316以及一或多个从侧边区段316向内延伸的引线指状部318。导电的框结构311进一步包括一底部框结构313，其具有一侧边区段321以及一支撑引线324。根据本实施例，引线指状部318是具有一顶表面3180，其具有一大致平的配置、以及一底表面3181，其包含一靠近侧边区段316而被设置的突出部分3182。在一实施例中，突出部分3182是被配置成具有对准特点33，所述对准特点33可以是一如同大致在图20中描绘的凹陷部分或是部分的孔洞。底部框313是包括从侧边区段321向内延伸的支撑引线24以及如先前所述的引线22(例如，如同在图2中所示)。同样根据本实施例，底部框313是包括一靠近侧边区段321而被设置的凹陷部分3130，以用于附接或接合突出部分3182。在一实施例中，凹陷部分3130是被配置成具有对准特点34，以用于接合对准特点33。在此实施例中，对准特点34是被配置为一突出部分。根据本实施例，单粒化道41是被描绘为其中侧边区段316及321可以在半导体封装的制造期间从框结构311被移除所在之处的一个例子。例如，本实施例在其中所要的是所述引线指状部与所述晶粒附接垫的表面为平面的配置中是有用的。如同在先前的实施例中，引线指状部318的尖端可被设置有一导电的接合材料29，以用于直接附接至所述半导体装置。
图21是描绘根据另一实施例的一种导电的框结构1111的部分横截面图。导电的框结构1111是类似于导电的框结构11及111，因而只有差异处才会在以下加以描述。在本实施例中，导电的框结构1111是包含一共同的引线指状部1800，其具有一从顶端框12的一第一侧边1601延伸的第一引线指状部部分1801、以及一从顶端框12的一第二侧边1602延伸的第二引线指状部部分1802。根据本实施例，如同大致在图21中所描绘的，第一引线指状部部分1801以及第二引线指状部部分1802是相邻半导体装置19的不同的侧边，并且被配置以提供一共同的引线结构，其电连接至覆盖半导体装置19的接合垫25中之一。更具体而言，导电的框结构1111是包括共同的引线指状部1800，其被配置以将一接合垫25电连接至被封装的半导体装置的超过一个I/O引线。
图22是描绘根据另一实施例的一种导电的框结构1112的部分俯视图。导电的框结构1112是类似于导电的框结构11、111及1111，因而只有差异处才会在以下加以描述。在本实施例中，导电的框结构1112是包括一顶端框121，其具有一成组的引线指状部1880或是一具有多个引线指状部部分的引线指状部1880，例如是一第一引线指状部部分1881、第二引线指状部部分1882、第三引线指状部部分1883、以及第四引线指状部部分1884。根据本实施例，所述多个引线指状部部分是通过引线指状部1880而实际连接或是成组在一起，以提供一共同的电连接。更具体而言，导电的框结构1112是包含一或多个引线指状部1880，其提供电连接至半导体装置19上的超过一个导电的结构25。在一实施例中，相较于在第三引线指状部部分1883与第二引线指状部部分1882之间的间隔，第四引线指状部部分1884可以进一步与第三引线指状部部分1883间隔更开的。在某些实施例中，在第三引线指状部部分1883与第四引线指状部部分1884之间的其它导电的结构25可以利用导电的连接结构26来连接至其它引线(例如，引线22)。例如，在此种实施例中，第四引线指状部部分1884可以利用一与任何介于中间的引线(例如，引线22)间隔开(例如，垂直地间隔开)的导电的桥式互连来连接至第三引线指状部部分1883。
图23是描绘导电的框结构11的部分侧视图，其包含顶端框12以及附接至半导体装置19的功率装置部分191的引线指状部18。根据本实施例，引线指状部18是直接附接至一被设置成覆盖半导体装置19的一主要的表面的导电柱结构251。在一实施例中，导电柱结构251是被设置在一导电的垫25之上，其中导电的垫25例如是包括一种凸块下材料。在一实施例中，导电的接合材料29是直接将引线指状部18接合至导电柱结构251。例如，导电柱结构251是包括一种金属材料，例如是铜、一铜合金、或是具有此项技术中的技能者已知的其它导电材料。导电柱结构251例如可以利用电镀或沉积技术、或是具有此项技术中的技能者已知的其它技术来加以形成。在一较佳实施例中，导电柱结构251提供一距离半导体装置19的表面的在一从约50μm到70μm范围内的间隔。根据本实施例，导电柱结构251是提供一自平坦化制程的一增加的益处，藉此补偿在导电的框结构11上、或是在制造期间的传输上的任何变化。所了解的是，图21-23的实施例可以用与在此所述的其它实施例的任一个的任意组合来加以利用。
从所有前述的内容，熟习此项技术者可以判断出根据一实施例，一种制造一封装的半导体装置的方法是包括提供一导电的框结构，其包括：一第一框，其具有一第一侧边区段以及一从所述第一侧边区段向内延伸的引线指状部；以及一第二框，其具有一第二侧边区段以及复数个从所述第二侧边区段向内延伸的引线。所述方法是包含提供一半导体装置，其具有一电耦接至一第一导电的垫的功率装置部分、以及一电耦接至一第二导电的垫的逻辑组件部分。所述方法是包含将所述引线指状部附接至所述第一接合垫。所述方法是包含将一导电的结构附接至所述第二导电的垫以及一第一引线。所述方法是包含形成一封装主体，其覆盖所述导电的结构、所述引线指状部的至少部分、所述第一引线的至少一部分、以及所述封装的半导体装置的至少一部分。所述方法是包含移除所述第一侧边区段以及所述第二侧边区段。
在另一实施例中，提供所述导电的框结构可包括提供一第二引线，其是耦接至所述引线指状部的在所述第一导电的垫的远程的一部分。在另一实施例中，提供所述导电的框结构可包括提供具有一引线指状部顶表面的所述引线指状部，所述引线指状部顶表面是具有一第一顶表面区段以及一第二顶表面区段，所述第一顶表面区段是位于一与所述第二顶表面区段不同的平面上。
从所有前述的内容，熟习此项技术者可以判断出根据一实施例，一种导电的框结构是包括一第一框，其具有一第一侧边区段以及一从所述第一侧边区段向内延伸的引线指状部，所述引线指状部是具有一引线指状部顶表面，其具有一第一顶表面区段以及一第二顶表面区段，所述第一顶表面区段是位于一与所述第二顶表面区段不同的平面上；以及一第二框，其具有一第二侧边区段以及复数个从所述第二侧边区段向内延伸的引线，其中一第一引线是附接至所述引线指状部的一部分，并且其中所述第二引线是被配置以用于接收一与所述第一框分开的导电的结构，并且其中所述第一框以及所述第二框是被附接在一起。
从所有前述的内容，熟习此项技术者可以判断出根据另一实施例，所述第二框可以进一步包括一晶粒附接垫。在另一实施例中，所述晶粒附接垫可包括一被配置以用于接收一半导体装置的凹陷部分。在又一实施例中，所述引线指状部可以具有一弯曲的形状。在另一实施例中，所述引线指状部可以具有一界定所述第二顶表面区段的凹陷部分。在另一实施例中，所述结构可以进一步包括一被设置在所述第一框中的第一对准结构；以及一第二对准结构，其被设置在所述第二框中并且和所述第一对准特点啮合。在又一实施例中，所述第二侧边区段可包括一凹陷部分。在另一实施例中，所述结构可包括一被设置在所述第一框中的应力释放的结构。在另一实施例中，所述第一框可以利用一种导电材料来附接至所述第二框。
考虑到以上的全部内容，明显的是一种新颖的制造具有高电流容量及高热容量的引线指状部以及其它类型的导电的连接结构的半导体封装的方法已经加以揭露。除了其它特点以外，所内含的是一种具有一第一框结构的导电的框结构，所述第一框结构是具有一侧边区段、以及一或多个从所述侧边区段向内朝向所述导电的框结构的一中央部分延伸的引线指状部。所述引线指状部是被配置以用于直接附接至一例如是功率集成电路装置的半导体装置。再者，在某些实施例中，所述导电的框结构进一步包含一第二框，其具有一侧边区段、以及复数个从所述侧边区段向内延伸的引线。所述第二框是被配置以用于附接所述第一框，并且所述复数个引线是被配置以电连接至所述半导体装置的其它部分，例如是那些并不需要高承载电流的功能的部分。在某些实施例中，微影及蚀刻技术是被用来提供具有缩减的引线指状部间距及角落半径的所述第一框，以支持具有紧密的互连需求的半导体装置。在某些实施例中，所述导电的框结构是包含对准特点以及应力释放的特点，以助于制造。所述导电的框结构的侧边区段可以利用一单粒化制程而被移除，以隔离所述引线指状部以及引线。
尽管本实用新型的目标是利用特定的较佳实施例以及范例实施例来加以描述，但是先前的附图以及其说明仅描绘所述目标的典型的实施例而已，并且因此并不被视为其范畴的限制。明显的是许多替代及变化对于熟习此项技术者而言都将会是明显的。例如，在此所述的结构及组件可被利用于包含积层基板的基板以及其它具有一晶粒附接垫而且利用模制主体结构的基板。尽管本说明在所述实施例中主要是利用一QFN/MLF或QFP引线架基板，但所了解的是将这些概念应用到其它的引线架装置以及一积层基板设计是可能的，其提供相同或类似的益处。在一积层设计的情形中，一引线架仍然可被利用以致能所述导电的引线指状部的形成、以及互连至被安装在一积层基板之上的装置。
如同在本实用新型的权利要求所反映的，本实用新型的特点可以是在于少于单一先前所揭露的实施例的所有特点。因此，本实用新型陈述的权利要求是藉此明确地被纳入附图的此详细说明中，其中每一个权利要求本身都独立作为本实用新型的一个别的实施例。再者，尽管在此所述的某些实施例是包含内含在其它实施例中的一些特点、而未包含其它特点，但是不同实施例的特点的组合打算是在本实用新型的范畴内，并且打算形成如同熟习此项技术者将会理解的不同实施例。
以上所述仅是本实用新型的优选实施例而已，并非对本实用新型做任何形式上的限制，虽然本实用新型已以优选实施例揭露如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案的范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的范围内。

Claims (20)

1.一种封装的半导体装置，其特征在于，包括：
晶粒附接垫；
引线指状部，其具有第一引线指状部端、与所述第一引线指状部端相对的第二引线指状部端以及引线指状部顶表面，其中所述引线指状部顶表面具有位于第一平面上的第一顶表面区段以及位于第二平面上的第二顶表面区段，其中所述第一平面是不同于所述第二平面；
第一引线，其是和所述晶粒附接垫间隔开并且进一步附接至所述第一引线指状部端；
第二引线，其是和所述晶粒附接垫间隔开；
半导体装置，其具有第一导电的结构以及第二导电的结构，其中所述第二引线指状部端直接附接至所述第一导电的结构；
导电的连接结构，其是附接至所述第二引线以及所述第二导电的结构；以及
封装主体，其覆盖所述导电的连接结构、所述引线指状部的至少部分、所述第一引线的至少部分以及所述第二引线的至少部分。
2.如权利要求1所述的装置，其特征在于，所述引线指状部包括弯曲的形状并且具有小于100微米的宽度。
3.如权利要求1所述的装置，其特征在于，所述第二引线具有位于第三平面上的第二引线顶表面，所述第三平面是不同于所述第一平面以及所述第二平面。
4.如权利要求1所述的装置，其特征在于，所述半导体装置是被配置以具有电耦接至所述第一导电的结构的功率装置部分以及电耦接至所述第二导电的结构的低功率部分。
5.如权利要求1所述的装置，其特征在于，所述引线指状部接触所述第一导电的结构，并且接触和所述第一导电的结构间隔开的第三导电的结构。
6.如权利要求1所述的装置，其特征在于，所述第一导电的结构包括第一导电柱。
7.如权利要求1所述的装置，其特征在于，所述引线指状部包括接近所述第一引线指状部端的第一凹陷部分以及接近所述第二引线指状部端的第二凹陷部分，并且具有小于100微米的宽度。
8.如权利要求7所述的装置，其特征在于，所述第一凹陷部分界定所述第一顶表面区段。
9.如权利要求1所述的装置，其特征在于，所述第二引线具有位于第三平面上的第二引线顶表面，所述第三平面是不同于所述第一平面以及所述第二平面。
10.如权利要求1所述的装置，其特征在于，所述引线指状部包括共同的引线指状部，其包含：
第一引线指状部部分，其具有所述第一引线指状部端以及相邻所述封装的半导体装置的第一侧表面的所述第二引线指状部端；以及
第二引线指状部部分，其是从所述第一引线指状部部分延伸至所述封装的半导体装置的第二侧表面。
11.一种导电的框结构，其特征在于，包括：
第一框，其具有第一侧边区段以及从所述第一侧边区段向内延伸的引线指状部，所述引线指状部具有包含第一顶表面区段和第二顶表面区段的引线指状部顶表面，所述第一顶表面区段位于与所述第二顶表面区段不同的平面；以及
第二框，其具有第二侧边区段以及从所述第二侧边区段向内延伸的多个引线，其中：
第一引线被附接至所述引线指状部的一部分，以及其中第二引线被配置成用以接收与所述第一框分开的导电结构，以及
所述第一框和所述第二框被配置成附接在一起。
12.如权利要求11所述的结构，其特征在于，所述第二框进一步包括晶粒附接垫。
13.如权利要求12所述的结构，其特征在于，所述晶粒附接垫包括配置成用以接收半导体晶粒的凹陷部分。
14.如权利要求12所述的结构，其特征在于，所述引线指状部包括弯曲的形状。
15.如权利要求12所述的结构，其特征在于，所述引线指状部包括界定所述第二顶表面区段的凹陷部分。
16.如权利要求12所述的结构，其特征在于，进一步包括：
第一对准结构，其设置在所述第一框中；以及
第二对准结构，其设置在所述第二框中并且设置成和所述第一对准结构啮合。
17.如权利要求12所述的结构，其特征在于：
所述第二侧边区段包括凹陷部分；以及
所述结构进一步包括设置在所述第一框中的应力释放的结构。
18.一种封装的半导体装置，其特征在于，包括：
晶粒附接垫；
引线指状部，其具有第一引线指状部端、与所述第一引线指状部端相对的第二引线指状部端以及引线指状部顶表面，其中所述引线指状部顶表面具有位于第一平面上的第一顶表面区段以及位于第二平面上的第二顶表面区段，其中所述第一平面是不同于所述第二平面；
第一引线，其是和所述晶粒附接垫间隔开并且进一步附接至所述第一引线指状部端；
第二引线，其是和所述晶粒附接垫间隔开；
半导体装置，其具有电耦接至功率装置部分的第一导电的结构以及电耦接至结构低功率部分的第二导电的结构，其中所述第二引线指状部端直接附接至所述第一导电的结构；
导电的连接结构，其是附接至所述第二引线以及所述第二导电的结构；以及
封装主体，其覆盖所述导电的连接结构、所述引线指状部的至少部分、所述第一引线的至少部分以及所述第二引线的至少部分。
19.如权利要求18所述的装置，其特征在于：
所述引线指状部包括弯曲的形状并且具有小于100微米的宽度；
所述第二引线具有位于第三平面上的第二引线顶表面，所述第三平面是不同于所述第一平面以及所述第二平面；
所述引线指状部接触所述第一导电的结构，并且接触和所述第一导电的结构间隔开的第三导电的结构；以及
所述第一导电的结构包括第一导电柱。
20.如权利要求18所述的装置，其特征在于：
所述引线指状部包括接近所述第一引线指状部端的第一凹陷部分以及接近所述第二引线指状部端的第二凹陷部分，并且具有小于100微米的宽度；
所述第一凹陷部分界定所述第一顶表面区段；
所述第二引线具有位于第三平面上的第二引线顶表面，所述第三平面是不同于所述第一平面以及所述第二平面；以及
所述引线指状部包括共同的引线指状部，其包含：
第一引线指状部部分，其具有所述第一引线指状部端以及相邻所述封装的半导体装置的第一侧表面的所述第二引线指状部端；以及
第二引线指状部部分，其是从所述第一引线指状部部分延伸至所述封装的半导体装置的第二侧表面。
CN201621170845.6U 2016-04-20 2016-10-26 封装的半导体装置和导电的框结构 Active CN206225352U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/134,330 US9917039B2 (en) 2016-04-20 2016-04-20 Method of forming a semiconductor package with conductive interconnect frame and structure
US15/134,330 2016-04-20

Publications (1)

Publication Number Publication Date
CN206225352U true CN206225352U (zh) 2017-06-06

Family

ID=58789435

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202310447056.0A Pending CN116564920A (zh) 2016-04-20 2016-10-26 制造封装的半导体装置的方法、形成封装的半导体装置的方法和封装的半导体装置
CN201610946886.8A Active CN107305850B (zh) 2016-04-20 2016-10-26 制造封装的半导体装置的方法、形成封装的半导体装置的方法和封装的半导体装置
CN201621170845.6U Active CN206225352U (zh) 2016-04-20 2016-10-26 封装的半导体装置和导电的框结构

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202310447056.0A Pending CN116564920A (zh) 2016-04-20 2016-10-26 制造封装的半导体装置的方法、形成封装的半导体装置的方法和封装的半导体装置
CN201610946886.8A Active CN107305850B (zh) 2016-04-20 2016-10-26 制造封装的半导体装置的方法、形成封装的半导体装置的方法和封装的半导体装置

Country Status (4)

Country Link
US (1) US9917039B2 (zh)
KR (2) KR102631810B1 (zh)
CN (3) CN116564920A (zh)
TW (2) TWI716455B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305850A (zh) * 2016-04-20 2017-10-31 艾马克科技公司 制造封装的半导体装置的方法、形成封装的半导体装置的方法和封装的半导体装置
US20220293496A1 (en) * 2016-02-15 2022-09-15 Rohm Co., Ltd. Semiconductor package with plurality of leads and sealing resin

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256207B2 (en) * 2016-01-19 2019-04-09 Jmj Korea Co., Ltd. Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package
JP7162001B2 (ja) * 2016-11-23 2022-10-27 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 電力用半導体モジュールの製造
US10964628B2 (en) 2019-02-21 2021-03-30 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US11515244B2 (en) 2019-02-21 2022-11-29 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
US20220181290A1 (en) * 2020-12-03 2022-06-09 Semiconductor Components Industries, Llc Clip interconnect with micro contact heads
CN114361115B (zh) * 2021-12-31 2022-08-23 中山市木林森微电子有限公司 一种多芯片埋入式封装模块结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603195B1 (en) * 2000-06-28 2003-08-05 International Business Machines Corporation Planarized plastic package modules for integrated circuits
CN1357919A (zh) * 2000-12-11 2002-07-10 台湾通用器材股份有限公司 功率型半导体芯片的封装装置及封装方法
US8319323B2 (en) * 2004-12-20 2012-11-27 Semiconductor Components Industries, Llc Electronic package having down-set leads and method
US7382059B2 (en) * 2005-11-18 2008-06-03 Semiconductor Components Industries, L.L.C. Semiconductor package structure and method of manufacture
US20080054420A1 (en) * 2006-08-23 2008-03-06 Semiconductor Components Industries, Llc. Semiconductor package structure and method of manufacture
JP5165302B2 (ja) * 2007-07-31 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
JP5384913B2 (ja) * 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8076183B2 (en) * 2009-10-27 2011-12-13 Alpha And Omega Semiconductor, Inc. Method of attaching an interconnection plate to a semiconductor die within a leadframe package
KR101115288B1 (ko) * 2010-03-05 2012-03-05 제엠제코(주) 몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지
JP5250018B2 (ja) * 2010-12-13 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI493680B (zh) * 2012-05-23 2015-07-21 尼克森微電子股份有限公司 功率半導體封裝體及其製造方法
US9018744B2 (en) * 2012-09-25 2015-04-28 Infineon Technologies Ag Semiconductor device having a clip contact
US9054040B2 (en) 2013-02-27 2015-06-09 Infineon Technologies Austria Ag Multi-die package with separate inter-die interconnects
TWM518406U (zh) * 2015-08-04 2016-03-01 Yea Shin Technology Co Ltd 具增加散熱效能的引線框架結構
US9917039B2 (en) * 2016-04-20 2018-03-13 Amkor Technology, Inc. Method of forming a semiconductor package with conductive interconnect frame and structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220293496A1 (en) * 2016-02-15 2022-09-15 Rohm Co., Ltd. Semiconductor package with plurality of leads and sealing resin
US11908777B2 (en) * 2016-02-15 2024-02-20 Rohm Co., Ltd. Semiconductor package with plurality of leads and sealing resin
CN107305850A (zh) * 2016-04-20 2017-10-31 艾马克科技公司 制造封装的半导体装置的方法、形成封装的半导体装置的方法和封装的半导体装置
CN107305850B (zh) * 2016-04-20 2023-05-12 艾马克科技公司 制造封装的半导体装置的方法、形成封装的半导体装置的方法和封装的半导体装置

Also Published As

Publication number Publication date
TW201802956A (zh) 2018-01-16
KR20240017385A (ko) 2024-02-07
CN107305850A (zh) 2017-10-31
KR20170120017A (ko) 2017-10-30
TWI774164B (zh) 2022-08-11
KR102631810B1 (ko) 2024-02-01
CN107305850B (zh) 2023-05-12
US20170309554A1 (en) 2017-10-26
CN116564920A (zh) 2023-08-08
TWI716455B (zh) 2021-01-21
US9917039B2 (en) 2018-03-13
TW202113991A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
CN206225352U (zh) 封装的半导体装置和导电的框结构
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
CN102683221B (zh) 半导体装置及其组装方法
US20090127682A1 (en) Chip package structure and method of fabricating the same
US20090267220A1 (en) 3-d stacking of active devices over passive devices
US8399997B2 (en) Power package including multiple semiconductor devices
TW200915525A (en) Packaged integrated circuit devices with through-body conductive vias, and methods of making same
CN106971985A (zh) 半导体封装及其制造方法
CN103295922B (zh) 半导体器件的制造方法和半导体器件
DE102014102006A1 (de) Halbleitermodule und Verfahren zu deren Bildung
US9589906B2 (en) Semiconductor device package and method of manufacturing the same
CN207845151U (zh) 包含压力传感器电路的封装体和压力传感器封装体
US20130093069A1 (en) Package structure and the method to fabricate thereof
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
CN106128965A (zh) 一种无基板封装器件的制作方法
US20220157700A1 (en) Two sided bondable lead frame
CN109545768B (zh) 具有采用改善引线设计的引线框架的封装体及其制造
US20140097527A1 (en) Method of manufacture integrated circuit package
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
US10468319B2 (en) Low-profile electronic package
US9209152B2 (en) Molding material and method for packaging semiconductor chips
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package
TWI294680B (zh)

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant