CN101866867B - 无外引脚半导体封装构造的导线架制造方法 - Google Patents

无外引脚半导体封装构造的导线架制造方法 Download PDF

Info

Publication number
CN101866867B
CN101866867B CN2010102035488A CN201010203548A CN101866867B CN 101866867 B CN101866867 B CN 101866867B CN 2010102035488 A CN2010102035488 A CN 2010102035488A CN 201010203548 A CN201010203548 A CN 201010203548A CN 101866867 B CN101866867 B CN 101866867B
Authority
CN
China
Prior art keywords
depressed part
semiconductor packaging
chip
manufacture
pin semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102035488A
Other languages
English (en)
Other versions
CN101866867A (zh
Inventor
王艳东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rirong semiconductor (Shanghai) Co.,Ltd.
Original Assignee
Ase Assembly & Test (shanghai) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ase Assembly & Test (shanghai) Ltd filed Critical Ase Assembly & Test (shanghai) Ltd
Priority to CN2010102035488A priority Critical patent/CN101866867B/zh
Publication of CN101866867A publication Critical patent/CN101866867A/zh
Application granted granted Critical
Publication of CN101866867B publication Critical patent/CN101866867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45572—Two-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种无外引脚半导体封装构造的导线架制造方法，其先对一金属板进行第一次半蚀刻，以形成彼此相互分离的一芯片承座及数个接点。接着，再利用热压或模铸的方式来形成一绝缘载板，以连结支撑所述芯片承座及数个接点。随后，所述金属板再进行第二次半蚀刻，以形成一导线架。如此，可使所述导线架在由材料厂出货时已预先具备最终导线架形态，因此封装厂在进行后段封装作业时即不再需要进行任何蚀刻作业，故有利于避免封装半成品在制造过程中受到污染，并可简化封装厂后段封装作业。

Description

无外引脚半导体封装构造的导线架制造方法
【技术领域】
本发明是有关于一种无外引脚半导体封装构造的导线架制造方法，特别是有关于一种可避免封装半成品在制造过程中受到污染并可简化封装厂后段封装作业的无外引脚半导体封装构造的导线架制造方法。
【背景技术】
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，而这些封装构造通常是选用导线架(leadframe)或封装基板(substrate)来做为承载芯片的载板(carrier)，其中常见使用导线架的封装构造例如为小外型封装构造(small outline package，SOP)、方型扁平封装构造(quad flat package，QFP)或四方扁平无外引脚封装构造(quad flat no-leadpackage，QFN)等。
请参照图1A、1B、1C、1D及1E所示，其揭示一种现有四方扁平无外引脚封装构造(QFN)的制造流程示意图，其主要包含一金属板11、一芯片12、数条导线13及一封装胶体14。在制造流程上，如图1A所示，首先准备一金属板11，其是一平坦且未加工过的金属板体。接着，如图1B所示，对所述金属板11的一第一表面进行第一次半蚀刻(half-etching)作业，因而形成一芯片承座111及数个接点112的预设凸岛状构形，其中所述数个接点112以单组或多组方式环绕排列在所述芯片承座111的周围。在第一次半蚀刻作业后，如图1C所示，将所述芯片12固定在所述芯片承座111上，且利用所述数条导线13进行打线作业，以将所述芯片12上的数个接垫分别电性连接到所述数个接点112上。在打线作业后，如图1D所示，利用所述封装胶体14进行封胶作业，以包埋保护所述芯片12、导线13及所述金属板11的第一表面侧，所述封装胶体14仅裸露出所述金属板11的一第二表面。在封胶作业后，如图1E所示，对所述金属板11的第二表面进行第二次半蚀刻(half-etching)作业，因而使所述芯片承座111及所述接点112的凸岛状构形彼此分离，因而形成一四方扁平无外引脚型的导线架110架构。如此，即可完成一无外引脚半导体封装构造100的制造，其中所述接点112的裸露下表面即可做为输入/输出端子。
然而，上述无外引脚半导体封装构造100在实际上仍具有下述问题，例如：在进行第二次半蚀刻作业时，所述金属板11与所述封装胶体14已是一封装半成品，因此蚀刻液等处理液等可能对封装半成品的外观或内部元件造成污染或腐蚀等损害。再者，第二次半蚀刻作业也会蚀刻掉所述接点112的下表面的侧缘部分，若蚀刻时间等参数控制不当，即可能过度蚀刻所述接点112，进而影响所述接点112外形的良品率(yield)或后续进行表面固定(SMT)时的电性连接质量。而且，若第二次半蚀刻作业失败，则整个封装半成品都要报废，其不良品的报废成本将大幅提高。另外，在现行的封装产业中，所述金属板11可能是在上游材料厂制做到如图1B的状态后，再被运送到封装厂进行上芯片、打线及封胶等后段作业。然而，在上述制造流程中，在封胶作业之后，尚需在封装厂内进行第二次半蚀刻作业。惟，大多数的封装厂本身并没有蚀刻设备，因此为了实施上述制造流程，封装厂必需额外建立蚀刻作业的生产线，而此举将大幅增加封装厂的作业复杂度及设备成本。
故，有必要提供一种无外引脚半导体封装构造的导线架制造方法，以解决现有技术所存在的问题。
【发明内容】
本发明的主要目的在于提供一种无外引脚半导体封装构造的导线架制造方法，其中金属板在第一次半蚀刻之后利用热压或模铸的方式来形成绝缘载板，以连结支撑金属板上彼此相互分离的芯片承座及数个接点，并且将相互分离的芯片承座及数个接点绝缘隔开，接着金属板再进行第二次半蚀刻形成导线架，如此可使导线架在由材料厂出货时已预先具备最终导线架形态，因此封装厂在进行后段封装作业时即不再需要进行任何蚀刻作业，故有利于避免封装半成品在制造过程中受到污染，并可简化封装厂后段封装作业。
本发明的次要目的在于提供一种无外引脚半导体封装构造的导线架制造方法，其中使用热压或模铸的方式能尽量避免污染芯片承座及接点的表面，以减少对其进行表面处理(如电镀)之前的表面清洁需求，故有利于简化导线架的制造过程及降低导线架的加工处理成本。
本发明的另一目的在于提供一种无外引脚半导体封装构造的导线架制造方法，其中当选择使用蚀刻液来形成芯片承座及接点的凸岛状构形时，蚀刻液可使芯片承座及接点形成自锁(mold lock)微结构，故有利于增加绝缘载板(及/或封装胶体)与芯片承座及接点的结合强度及结合可靠度。
本发明的再一目的在于提供一种无外引脚半导体封装构造的导线架制造方法，其中当选择使用激光(laser)来形成芯片承座及接点的凸岛状构形时，激光仅需搭配可重复使用的光罩，而不需搭配无法重复使用的光刻胶膜(photoresist)及保护膜，故有利于简化导线架的半蚀刻制造过程。
为达成本发明的前述目的，本发明提供一种无外引脚半导体封装构造的导线架的制造方法，其特征在于：所述制造方法包含：提供一金属板，具有一第一表面及一第二表面；对所述金属板的第一表面进行第一次半蚀刻作业，以形成数个第一凹陷部来定义出一芯片承座及数个接点的构形；利用热压或模铸方式在所述第一凹陷部中填入一绝缘材料，以形成一绝缘载板；以及，对所述金属板的第二表面进行第二次半蚀刻作业，以形成数个第二凹陷部来分离所述芯片承座及接点，因而构成一无外引脚半导体封装构造的导线架。
在本发明的一实施例中，在构成所述导线架之后，另包含：提供一芯片并将所述芯片固定在所述芯片承座上；利用数个导线(wires)来电性连接所述芯片与所述接点；以及，利用一封装胶材来包覆保护所述芯片、所述导线以及所述导线架靠近所述第二凹陷部的表面，以构成一无外引脚半导体封装构造。
再者，本发明提供另一种无外引脚半导体封装构造的导线架的制造方法，其特征在于：所述制造方法包含：提供一金属板，具有一第一表面及一第二表面；对所述金属板的第一表面进行第一次半蚀刻作业，以形成数个第一凹陷部来定义出数个接点的构形；利用热压或模铸方式在所述第一凹陷部中填入一绝缘材料，以形成一绝缘载板；以及，对所述金属板的第二表面进行第二次半蚀刻作业，以形成数个第二凹陷部来分离所述接点，因而构成一无外引脚半导体封装构造的导线架。
在本发明的一实施例中，在构成所述导线架之后，另包含：提供一芯片；利用数个凸块(bumps)来电性连接所述芯片与所述接点；以及，利用一封装胶材来包覆保护所述芯片、所述凸块以及所述导线架靠近所述第二凹陷部的表面，以构成一无外引脚半导体封装构造。
在本发明的一实施例中，当选用利用热压方式时，所述绝缘载板的绝缘材料选自纤维/树脂半固化片(prepreg)，所述纤维/树脂半固化片是将玻纤布或白牛皮纸等绝缘性载体材料，含浸在液态的树脂中，使其吸饱后再缓缓拖出及刮走多余含量，并经过热风与红外线的加热，挥发掉多余的溶剂且促使进行部份之聚合反应而形成。
在本发明的一实施例中，当选用利用热压方式时，利用一压块来将片状或对应形状的一纤维/树脂半固化片压入所述第一凹陷部内，以形成所述绝缘载板。
在本发明的一实施例中，当选用利用模铸方式时，所述绝缘载板的绝缘材料选自环氧树脂模造塑料(epoxy molding compound，EMC)。
在本发明的一实施例中，当选用利用模铸方式时，利用一封胶模具来将一模造塑料导入所述第一凹陷部内，以形成所述绝缘载板。
在本发明的一实施例中，所述第一次半蚀刻作业(或第二次半蚀刻作业)选择使用蚀刻液或激光来形成所述第一凹陷部(或第二凹陷部)。
在本发明的一实施例中，所述第二次半蚀刻作业另在所述芯片承座上形成一凹陷空间，以便在将所述芯片固定在所述芯片承座的步骤中，使所述芯片固定在所述凹陷空间内。
在本发明的一实施例中，所述芯片的高度等于所述接点的高度。
在本发明的一实施例中，在形成所述第二凹陷部后，所述接点(及/或所述芯片承座)的至少一表面进一步电镀形成至少一助焊层。
在本发明的一实施例中，所述第一凹陷部的宽度大于或等于所述第二凹陷部的宽度。
在本发明的一实施例中，所述第一凹陷部(或第二凹陷部)形成一自锁微结构，以结合于所述绝缘载板(或封装胶材)。
【附图说明】
图1A、1B、1C、1D及1E是一现有四方扁平无外引脚封装构造(QFN)的制造流程示意图。
图2A、2B、2C、2D、2E、2F、2G及2H是本发明第一实施例无外引脚半导体封装构造的制造方法的流程示意图。
图3A、3B及3C是本发明第一实施例的绝缘载板各种制造方式的示意图。
图4A及4B是本发明第一实施例导线架的接点各种构形的局部放大图。
图5A及5B是本发明第二实施例无外引脚半导体封装构造及其导线架的示意图。
图6A及6B是本发明第三及第四实施例无外引脚半导体封装构造的示意图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下：
请参照图2A至2H及3A至3C所示，其揭示本发明第一实施例无外引脚半导体封装构造的制造方法的流程示意图以及绝缘载板各种制造方式的示意图，其中本发明主要应用在制做无外引脚半导体封装构造(QFN)的导线架，本发明的无外引脚半导体封装构造的制造方法主要包含：提供一金属板21，具有一第一表面及一第二表面；对所述金属板21的第一表面进行第一次半蚀刻作业，以形成数个第一凹陷部213来定义出一芯片承座211及数个接点212的构形；利用热压或模铸方式在所述第一凹陷部213中填入一绝缘材料，以形成一绝缘载板214；对所述金属板21的第二表面进行第二次半蚀刻作业，以形成数个第二凹陷部215来分离所述芯片承座211及接点212，因而构成一导线架210；提供一芯片30并将所述芯片30固定在所述芯片承座211上；利用数个导线40来电性连接所述芯片30与所述接点212；以及，利用一封装胶材50来包覆保护所述芯片30、所述导线40以及所述导线架210靠近所述第二凹陷部215的表面，以构成一无外引脚半导体封装构造200。
请参照图2A所示，本发明第一实施例无外引脚半导体封装构造的制造方法首先提供一金属板21，其具有一第一表面及一第二表面。在本步骤中，所述金属板21可选自各种具良好导电性的金属，例如铜、铁、铝、镍、锌或其合金等。所述金属板21可利用后续步骤来制做单一导线架210或同时制做二个或以上的导线架210。本实施例在此是举例示意同时制做数个导线架210，但为了使本发明技术特征更容易被了解，下文皆是针对单一导线架210的架构来进行简单说明。再者，所述金属板21的第一表面及第二表面则是分别以图2A中的上表面及下表面为例来进行说明。
请参照图2B所示，本发明第一实施例无外引脚半导体封装构造的制造方法接着对所述金属板21的第一表面进行第一次半蚀刻作业，以形成数个第一凹陷部213来定义出一芯片承座211及数个接点212的构形。在本步骤中，所述第一次半蚀刻作业可选择使用湿式化学蚀刻或干式物理蚀刻来进行，例如选择使用蚀刻液或激光来形成所述第一凹陷部213。所述第一凹陷部213能初步分隔定义出所述芯片承座211及数个接点212的凸岛状构形，其中所述接点212通常是围绕排列在所述芯片承座211的四周。当选用蚀刻液进行所述第一次半蚀刻作业时，通常预先以一光刻胶膜(未绘示)覆盖所述芯片承座211及数个接点212的对应位置，并另以一临时保护层覆盖所述金属板21的第二表面，接着再进行半蚀刻。在半蚀刻作业之后，所述第一凹陷部213也将同时形成一自锁微结构，其中所述自锁微结构是指所述第一凹陷部213的内壁部形成了弧状凹陷的壁面，而造成其开口的内径相对较小。当选用激光进行所述第一次半蚀刻作业时，所述第一凹陷部213的内壁部则通常是一相对平直的壁面，但激光仅需搭配可重复使用的光罩(未绘示)，而不需搭配无法重复使用的光刻胶膜及保护膜，故有利于简化第一次半蚀刻作业的制造过程。
请参照图2C及3A至3C所示，本发明第一实施例无外引脚半导体封装构造的制造方法接着利用热压(hot press)或模铸(molding)方式在所述第一凹陷部213中填入一绝缘材料，以形成一绝缘载板214。在本步骤中，如图3A所示，当选用利用热压方式时，所述绝缘载板214的绝缘材料选自纤维/树脂半固化片(prepreg)，所述纤维/树脂半固化片是将玻纤布或白牛皮纸等绝缘性载体材料，含浸在液态的树脂中，使其吸饱后再缓缓拖出及刮走多余含量，并经过热风与红外线的加热，挥发掉多余的溶剂且促使进行部份之聚合反应而形成。此时，本发明可利用一压块60来将完整片状的一纤维/树脂半固化片(即所述绝缘载板214)压入所述第一凹陷部213内，以形成所述绝缘载板214。多余未压入的纤维/树脂半固化片在固化后可利用研磨等方式加以去除。或者，如图3B所示，本发明也可利用一压块60来将对应形状的一纤维/树脂半固化片(即所述绝缘载板214)压入所述第一凹陷部213内，其中纤维/树脂半固化片的形状是预先裁切成对应于所述第一凹陷部213的相同形状，如此可减少材料用量并降低表面清洁的需求。所述压块60的表面也可对应形成数个凸部61，以将对应形状的纤维/树脂半固化片压入所述第一凹陷部213内。另一方面，如图3C所示，当选用利用模铸方式时，所述绝缘载板214的绝缘材料优选是选自环氧树脂模造塑料(epoxy molding compound，EMC)，其泛指常用的封装材料。此时，可利用一封胶模具70来将一模造塑料(即所述绝缘载板214)导入所述第一凹陷部213内，以形成所述绝缘载板214。再者，若所述第一凹陷部213具有自锁微结构，则将有利于使所述第一凹陷部213的内壁面紧密结合于所述绝缘载板214。
请参照图2D、2E、3A及3B所示，本发明第一实施例无外引脚半导体封装构造的制造方法接着对所述金属板21的第二表面进行第二次半蚀刻作业，以形成数个第二凹陷部215来分离所述芯片承座211及接点212，因而构成一导线架210。在本步骤中，可如同第一次半蚀刻作业般选择使用湿式化学蚀刻或干式物理蚀刻来进行，例如选择使用蚀刻液或激光来形成所述第二凹陷部215。所述第二凹陷部215能完全分隔定义出所述芯片承座211及数个接点212的凸岛状构形。如图3A所示，当选用蚀刻液进行所述第二次半蚀刻作业时，所述第二凹陷部215也将同时形成一自锁微结构，其中所述自锁微结构是指所述第二凹陷部215的内壁部形成了弧状凹陷的壁面，而造成其开口的内径相对较小。如图3B所示，当选用激光进行所述第二次半蚀刻作业时，所述第二凹陷部215的内壁部则通常是一相对平直的壁面。再者，在图3A中，所述第一及第二次半蚀刻作业皆选用了蚀刻液进行加工，因此所述第一及第二凹陷部213、215皆形成自锁微结构。在图3B中，所述第一及第二次半蚀刻作业皆选用了激光进行加工，因此所述第一及第二凹陷部213、215皆形成平直的壁面。
惟，在其他实施方式中，亦可能所述第一次半蚀刻作业选用蚀刻液进行加工，及所述第一次半蚀刻作业选用激光进行加工；或是，所述第一次半蚀刻作业选用激光进行加工，及所述第一次半蚀刻作业选用蚀刻液进行加工，其皆为可行的实施方式。再者，本发明可设计使所述第一凹陷部213的宽度大于所述第二凹陷部215的宽度，使得所述接点212的横截面形状相似于T形。另外，所述第二次半蚀刻作业优选同时在所述芯片承座211上形成一凹陷空间216，所述凹陷空间216的作用将在下一步骤另予说明。此外，在形成所述第二凹陷部215后，所述接点212(及/或所述芯片承座211)的至少一表面也可进一步电镀形成至少一助焊层(未绘示)，以增加后续打线的电性连接质量。
请参照图2F所示，本发明第一实施例无外引脚半导体封装构造的制造方法接着提供一芯片30并将所述芯片30固定在所述芯片承座211上；以及利用数个导线40来电性连接所述芯片30与所述接点212。在本步骤中，若所述芯片承座211形成有所述凹陷空间216，则将所述芯片30固定在所述凹陷空间216内。在本实施例中，所述凹陷空间216的内径可以等于或稍大于所述芯片30，以便直接将所述芯片30嵌设卡固在所述凹陷空间216内，或是利用液态黏着剂或半固化黏着胶带来将所述芯片30黏固在所述凹陷空间216内。再者，由于所述芯片承座211具有所述凹陷空间216，因此有利于将所述芯片30的高度可设计成等于或接近所述接点212的高度，如此可减少所述导线40的打线长度及材料成本。另外，所述导线40可选自金线、铜线、铝线、镀钯铜线或其他金属线材，本发明并不加以限制。所述数个导线40是电性连接在所述芯片30朝上的一有源表面的数个接垫与所述接点212的表面上。
请参照图2G及2H所示，本发明第一实施例无外引脚半导体封装构造的制造方法接着利用一封装胶材50来包覆保护所述芯片30、所述导线40以及所述导线架210靠近所述第二凹陷部215的表面，以构成一无外引脚半导体封装构造200。在本步骤中，所述封装胶材50优选是选自环氧树脂模造塑料(epoxy molding compound，EMC)，其泛指常用的封装材料。值得注意的是，当所述绝缘载板214也选自环氧树脂模造塑料时，所述绝缘载板214与所述封装胶材50实际上是在二个不同的先后步骤中形成的。若是同时形成数个半导体封装构造200时，则在封胶之后需如图2H所示再进行一切割分离的步骤，以分离各个半导体封装构造200。值得注意的是，本发明的第一次半蚀刻作业是蚀刻所述半导体封装构造200成品的外表面，及第二次半蚀刻作业是蚀刻所述半导体封装构造200成品的内表面；反观，图1A至1E的现有制造方法的第一次半蚀刻作业则是蚀刻所述半导体封装构造100成品的内表面，及第二次半蚀刻作业是蚀刻所述半导体封装构造100成品的外表面，两者的制造方式在内、外表面蚀刻的顺序上也有所差异。
请参照图5A及5B所示，本发明第二实施例的无外引脚半导体封装构造及其导线架的制造方法相似于本发明第一实施例，并大致沿用相同元件名称及图号，但第二实施例的差异特征在于：所述第二实施例的导线架210是设计成所述第一凹陷部213的宽度等于所述第二凹陷部215的宽度，使得所述接点212的横截面形状相似于I形，其中所述第一凹陷部213及所述第二凹陷部215的内壁皆可选择为自锁微结构或平直的壁面。上述差异特征的优点在于：能进一步缩小所述接点212的尺寸，使得所述半导体封装构造200能在相同长宽尺寸下设置更多数量的接点212。因此，有利于进一步相对提高所述接点212的布局密度。
请参照图6A所示，本发明第三实施例的无外引脚半导体封装构造及其导线架的制造方法相似于本发明第一实施例，并大致沿用相同元件名称及图号，但第三实施例的差异特征在于：所述第三实施例的导线架210仅包含数个接点212及一绝缘载板214，并省略设置芯片承座。再者，所述第一凹陷部213的宽度设计成大于所述第二凹陷部215的宽度，使得所述接点212的横截面形状相似于T形。另外，所述芯片30的有源表面是朝向所述接点212，且是通过数个凸块40’而以倒装芯片(flip chip，FC)的方式来设置在所述接点212上，所述凸块40’用以取代导线，以电性连接在所述接点212及所述芯片30的有源表面的接垫之间。所述封装胶材50用来包覆保护所述芯片30、所述凸块40’以及所述导线架210靠近所述第二凹陷部215的表面，以构成一种倒装芯片式的无外引脚半导体封装构造(FC-QFN)200。
请参照图6B所示，本发明第四实施例的无外引脚半导体封装构造及其导线架的制造方法相似于本发明第二实施例，并大致沿用相同元件名称及图号，但第四实施例的差异特征在于：所述第四实施例的导线架210仅包含数个接点212及一绝缘载板214，并省略设置芯片承座。再者，所述第一凹陷部213的宽度设计成等于所述第二凹陷部215的宽度，使得所述接点212的横截面形状相似于I形。另外，所述芯片30的有源表面是朝向所述接点212，且是通过数个凸块40’而以倒装芯片(flip chip，FC)的方式来设置在所述接点212上，所述凸块40’用以取代导线，以电性连接在所述接点212及所述芯片30的有源表面的接垫之间。所述封装胶材50用来包覆保护所述芯片30、所述凸块40’以及所述导线架210靠近所述第二凹陷部215的表面，以构成另一种倒装芯片式的无外引脚半导体封装构造(FC-QFN)200。
如上所述，相较于现有无外引脚半导体封装构造及其导线架的制造方法容易在第二次半蚀刻作业时造成污染、腐蚀或不良品，且需在封装厂内进行第二次半蚀刻作业会大幅增加封装厂的作业复杂度及设备成本等缺点，图2A至6B的本发明的金属板21在第一次半蚀刻之后是利用热压或模铸的方式来形成所述绝缘载板214，以连结支撑所述金属板21彼此相互分离的所述芯片承座211及数个接点212，接着所述金属板21再进行第二次半蚀刻形成所述导线架210，如此可使所述导线架210在由材料厂出货时已预先具备最终导线架形态，因此封装厂在进行后段封装作业时即不再需要进行任何蚀刻作业，故有利于避免封装半成品在制造过程中受到污染，并可简化封装厂后段封装作业。再者，上述使用热压或模铸的方式能尽量避免污染所述芯片承座211及接点212的表面，以减少对其进行表面处理(如电镀)之前的表面清洁(如研磨或清洗)需求，故有利于简化所述导线架210的制造过程及降低所述导线架210的加工处理成本。另外，当选择使用蚀刻液来形成所述芯片承座211及接点212的凸岛状构形时，蚀刻液可使所述芯片承座211及接点212的壁面形成自锁(mold lock)微结构，故有利于增加所述绝缘载板214(及/或封装胶体50)与所述芯片承座211及接点212的结合强度及结合可靠度。此外，当选择使用激光(laser)来形成所述芯片承座211及接点212的凸岛状构形时，激光仅需搭配可重复使用的光罩，而不需搭配无法重复使用的光刻胶膜及保护膜，故有利于简化所述导线架210的半蚀刻制造过程。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (13)

1.一种无外引脚半导体封装构造的导线架制造方法，其特征在于：所述导线架制造方法包含：
提供一金属板，具有一第一表面及一第二表面；
对所述金属板的第一表面进行第一次半蚀刻作业，以形成数个第一凹陷部来定义出一芯片承座及数个接点的构形；
利用热压或模铸方式在所述第一凹陷部中填入一绝缘材料，以形成一绝缘载板；以及
对所述金属板的第二表面进行第二次半蚀刻作业，以形成数个第二凹陷部来分离所述芯片承座及接点，因而构成一无外引脚半导体封装构造的导线架，其中所述第一凹陷部的宽度大于所述第二凹陷部的宽度，且所述第二表面的第二次半蚀刻作业另在所述芯片承座上形成一凹陷空间。
2.如权利要求1所述的无外引脚半导体封装构造的导线架制造方法，其特征在于：在构成所述导线架之后，另包含：
提供一芯片并将所述芯片固定在所述芯片承座上的凹陷空间内；
利用数个导线来电性连接所述芯片与所述接点；以及
利用一封装胶材来包覆保护所述芯片、所述导线以及所述导线架靠近所述第二凹陷部的表面，以构成一无外引脚半导体封装构造。
3.一种无外引脚半导体封装构造的导线架制造方法，其特征在于：所述导线架制造方法包含：
提供一金属板，具有一第一表面及一第二表面；
对所述金属板的第一表面进行第一次半蚀刻作业，以形成数个第一凹陷部来定义出数个接点的构形；
利用热压或模铸方式在所述第一凹陷部中填入一绝缘材料，以形成一绝缘载板；以及
对所述金属板的第二表面进行第二次半蚀刻作业，以形成数个第二凹陷部来分离所述接点，因而构成一无外引脚半导体封装构造的导线架，其中所述第一凹陷部的宽度大于所述第二凹陷部的宽度。
4.如权利要求3所述的无外引脚半导体封装构造的导线架制造方法，其特征在于：在构成所述导线架之后，另包含：
提供一芯片；
利用数个凸块来电性连接所述芯片与所述接点；以及
利用一封装胶材来包覆保护所述芯片、所述凸块以及所述导线架靠近所述第二凹陷部的表面，以构成一无外引脚半导体封装构造。
5.如权利要求1或3所述的无外引脚半导体封装构造的导线架制造方法，其特征在于：当选用利用热压方式时，所述绝缘载板的绝缘材料选自纤维/树脂半固化片。
6.如权利要求5所述的无外引脚半导体封装构造的导线架制造方法，其特征在于：当选用利用热压方式时，利用一压块来将片状或对应形状的一纤维/树脂半固化片压入所述第一凹陷部内，以形成所述绝缘载板。
7.如权利要求1或3所述的无外引脚半导体封装构造的导线架制造方法，其特征在于：当选用利用模铸方式时，所述绝缘载板的绝缘材料选自环氧树脂模造塑料。
8.如权利要求7所述的无外引脚半导体封装构造的导线架制造方法，其特征在于：当选用利用模铸方式时，利用一封胶模具来将一模造塑料导入所述第一凹陷部内，以形成所述绝缘载板。
9.如权利要求1或3所述的无外引脚半导体封装构造的导线架制造方法，其特征在于：所述第一次半蚀刻作业选择使用蚀刻液或激光来形成所述第一凹陷部。
10.如权利要求1所述的无外引脚半导体封装构造的导线架制造方法，其特征在于：所述第二次半蚀刻作业选择使用蚀刻液或激光来形成所述第二凹陷部。
11.如权利要求1所述的无外引脚半导体封装构造的导线架制造方法，其特征在于：所述芯片的高度等于所述接点的高度。
12.如权利要求1或3所述的无外引脚半导体封装构造的导线架制造方法，其特征在于：所述第一凹陷部形成一自锁微结构，以结合于所述绝缘载板，其中所述自锁微结构是所述第一凹陷部的内壁部形成了一弧状凹陷的壁面，而造成所述第一凹陷部的一开口的内径相对较小。
13.如权利要求1或3所述的无外引脚半导体封装构造的导线架制造方法，其特征在于：所述第二凹陷部形成一自锁微结构，以结合于所述封装胶材，其中所述自锁微结构是所述第二凹陷部的内壁部形成了一弧状凹陷的壁面，而造成所述第二凹陷部的一开口的内径相对较小。
CN2010102035488A 2010-06-18 2010-06-18 无外引脚半导体封装构造的导线架制造方法 Active CN101866867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102035488A CN101866867B (zh) 2010-06-18 2010-06-18 无外引脚半导体封装构造的导线架制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102035488A CN101866867B (zh) 2010-06-18 2010-06-18 无外引脚半导体封装构造的导线架制造方法

Publications (2)

Publication Number Publication Date
CN101866867A CN101866867A (zh) 2010-10-20
CN101866867B true CN101866867B (zh) 2012-08-22

Family

ID=42958515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102035488A Active CN101866867B (zh) 2010-06-18 2010-06-18 无外引脚半导体封装构造的导线架制造方法

Country Status (1)

Country Link
CN (1) CN101866867B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425425B (zh) * 2013-09-09 2018-02-06 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN105118787A (zh) * 2015-04-22 2015-12-02 丽智电子(昆山)有限公司 一种采用激光烧铜的产品加工工艺
TWI736025B (zh) * 2019-11-21 2021-08-11 均華精密工業股份有限公司 載板熱壓模封設備及其方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1196185C (zh) * 2003-05-15 2005-04-06 王鸿仁 影像传感器单层导线架二次半蚀刻制备方法
CN100376021C (zh) * 2005-07-18 2008-03-19 江苏长电科技股份有限公司 适用于集成电路或分立元件的平面凸点式封装工艺
US20090127682A1 (en) * 2007-11-16 2009-05-21 Advanced Semiconductor Engineering, Inc. Chip package structure and method of fabricating the same

Also Published As

Publication number Publication date
CN101866867A (zh) 2010-10-20

Similar Documents

Publication Publication Date Title
US6548911B2 (en) Multimedia chip package
CN101375382B (zh) 半导体器件封装及其制造方法
CN100416815C (zh) 包括无源器件的引线框架及其形成方法
CN101477972A (zh) 引线框、具备引线框的电子元器件及其制造方法
CN103715165B (zh) 半导体封装件及其制法
CN104916606B (zh) 半导体装置及其制造方法
CN101241890A (zh) 芯片封装结构及其制作方法
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN107912069A (zh) 不具有裸片附接垫的引线载体结构和由此形成的封装
CN101866867B (zh) 无外引脚半导体封装构造的导线架制造方法
CN100511588C (zh) 导线架型芯片级封装方法
CN202003988U (zh) 四方扁平无外引脚封装构造及其导线架条
CN101325190A (zh) 导线架上具有图案的四方扁平无引脚封装结构
CN103021892B (zh) 无外引脚半导体封装构造及其制造方法与导线架条
CN102044445B (zh) 无外引脚半导体封装构造的导线架制造方法
US10128130B2 (en) Method for manufacturing a semiconductor device
CN101325191A (zh) 芯片上具有图案的四方扁平无引脚封装结构
CN103021879B (zh) 无外引脚半导体封装构造及其制造方法与导线架条
CN102339762B (zh) 无载具的半导体封装件及其制造方法
CN100394569C (zh) 防止封装元件溢胶的方法
CN101483167B (zh) 导线架条及其封胶方法与封胶结构
CN101477974B (zh) 导线架条的封胶方法与具有导线架的半导体封装构造
CN203260571U (zh) 无外引脚半导体封装构造及导线架条
CN101378023B (zh) 半导体封装件及其制法
CN102487019B (zh) 制造芯片封装件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20161222

Address after: 201201 room -T3-10-202, No. 5001 East Road, Shanghai, Pudong New Area

Patentee after: Advanced integrated circuit manufacturing (Chinese) Co. Ltd.

Patentee after: ASE Assembly & Test (Shanghai) Ltd.

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong Zhangjiang hi tech Park No. 669

Patentee before: ASE Assembly & Test (Shanghai) Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170503

Address after: 201203 Shanghai city Chinese (Shanghai) free trade zone 669 GuoShouJing Road No. six building

Patentee after: ASE Assembly & Test (Shanghai) Limited

Address before: 201201 room -T3-10-202, No. 5001 East Road, Shanghai, Pudong New Area

Co-patentee before: ASE Assembly & Test (Shanghai) Limited

Patentee before: Advanced integrated circuit manufacturing (Chinese) Co. Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210105

Address after: No. 669, GuoShouJing Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203

Patentee after: Rirong semiconductor (Shanghai) Co.,Ltd.

Address before: 6th floor, 669 GuoShouJing Road, China (Shanghai) pilot Free Trade Zone, Shanghai, 201203

Patentee before: ASE ASSEMBLY & TEST (SHANGHAI) Ltd.