CN1196185C - 影像传感器单层导线架二次半蚀刻制备方法 - Google Patents

影像传感器单层导线架二次半蚀刻制备方法 Download PDF

Info

Publication number
CN1196185C
CN1196185C CN 03129753 CN03129753A CN1196185C CN 1196185 C CN1196185 C CN 1196185C CN 03129753 CN03129753 CN 03129753 CN 03129753 A CN03129753 A CN 03129753A CN 1196185 C CN1196185 C CN 1196185C
Authority
CN
China
Prior art keywords
pin
lead frame
chip
mould
plastics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 03129753
Other languages
English (en)
Other versions
CN1452229A (zh
Inventor
王鸿仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xie Zhihong
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN 03129753 priority Critical patent/CN1196185C/zh
Publication of CN1452229A publication Critical patent/CN1452229A/zh
Application granted granted Critical
Publication of CN1196185C publication Critical patent/CN1196185C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

影像传感器单层导线架二次半蚀刻制备方法，其包括：在平板状导体衬底顶面半蚀刻出芯片座与各管脚位置和形状；在芯片座底部与各管脚内侧底部半蚀刻出凹入结构，进行塑料预模镶嵌与电性隔离；将蚀刻成的导线架电镀且镶嵌在塑料预模中；感测芯片胶粘在芯片座顶面并在各管脚内侧顶面间焊线，塑料预模凸墙顶面粘贴玻璃盖板包覆感测芯片，节省加工时间，产品质量好。

Description

影像传感器单层导线架二次半蚀刻制备方法
技术领域
本发明涉及影像传感器，尤其涉及一种采用上下两次半蚀刻制备方法制作芯片座与管脚立体结构的影像传感器单层导线架二次半蚀刻制备方法。
背景技术
参阅图6至图9所示，其为现有的影像传感器(Image sensor)封装技术，现有的导线架(Lead frama)制作方法为冲压式或堆栈式。其中，冲压式制作方法是先在平板状导体衬底蚀刻(Etching)出芯片座(Die pad)71与各管脚(Lead)72的位置与形状，再由底部冲压芯片座71使其浮出管脚72平面。另外，冲压式制作方法也有直接冲压导体平板，直接冲出芯片座71与各管脚72立体结构的方式，但是这两种方式都需要经机械冲压加工，不容易达到准确的尺寸精度，因此不适合现代影像感测芯片普遍小面积大量管脚的封装要求；而且，冲压过程不容易控制管脚72的平整度，通常需要配合管脚72的导正程序，这对于现今高密度、高画素的影像感测芯片封装技术要求，确实难以适应，也不易使产品达到良好质量。
如图7所示，现有的另一种堆栈式制作方法，是以两道手续分别制作上下两层的导线架样板81、82，上层样板81包括芯片座83与各管脚84，下层样板82仅包括各管脚85；上下层样板81、82堆栈后，芯片座83底部相对于管脚85底面凹入，通过塑料封装与电性隔离，其整体封装过程如图8、图9所示。然而，这种堆栈方式涉及上下两层样板81、82的尺寸精度配合问题，对于小面积、大量管脚84、85的影像感测芯片封装，细腻的管脚，高精度的要求，这种制备过程同样具有困难，不容易保证产品质量良好；再者，两导线架样板81、82的接触电阻也是一个难题，不容易良好控制至一均匀水准，而影响微细感测信号传递的效果，确实有改进的必要。
发明内容
为了克服现有的产品制备方法存在的上述缺点，本发明提供一种影像传感器单层导线架二次半蚀刻制备方法，其以两次半蚀刻过程，克服上述现有技术存在的难题，由于导线架的立体结构是以两次半蚀刻制备过程制作，精度可以达到集成电路的微米等级，因而与感测芯片信号接点的焊接可以有更好的精度配合，从而可以适用当今高密度、高画素的影像感测芯片封装技术的要求，能够保证产品质量的良好；另外，本发明两次半蚀刻过程是化学加工，精度可达分子等级，同时避免机械冲压过程，因而可以更好的控制管脚的平整度，完全不需要配合管脚导正程序，同时也解决了堆栈式制备方法接触电阻的问题，制造精度及速度一次完成；再者，对后续的焊线封装过程也可保证更好的信赖质量；还有，两次半蚀刻过程可完全在同一机台完成，免去中途运送导线架至他处冲压的成本，同时节省加工时间，提高产量，实用效果理想。
本发明解决其技术问题所采用的技术方案是：
本发明影像传感器的单层导线架二次半蚀刻(Etching)制备方法，其特征在于，该制备方法包括：第一步骤：在平板状导体衬底的顶面以半蚀刻方式蚀出芯片座(die pad)与各管脚(lead)的位置与形状，并在适当位置蚀出数个通孔，以利于后续塑料预模的镶嵌固定；第二步骤：在平板状导体衬底的底面以半蚀刻方式，在芯片座底部与各管脚内侧底部蚀出凹入结构，进行塑料预模的镶嵌与电性隔离；第三步骤：将第一、第二步骤蚀刻完成的导线架(lead fram)进行电镀处理，再以射出方式镶嵌在塑料预模之中，该塑料预模在芯片座周围形成凸墙；然后将感测芯片(chip)胶粘在芯片座的顶面，并在感测芯片与各管脚内侧顶面间焊线(Wire bonding)，最后在塑料预模的凸墙顶面粘贴玻璃盖板，以包覆该感测芯片，完成封装程序。
前述的影像传感器的单层导线架二次半蚀刻(Etching)制备方法，其特征在于，所述芯片座蚀刻出数个贯穿的通孔，使塑料预模射出过程在芯片座顶面形成数个凸粒，以控制感测芯片粘贴的水平角度，防止感测芯片倾斜，影响焊线质量。
前述的影像传感器的单层导线架二次半蚀刻(Etching)制备方法，其特征在于，所述各管脚适当位置蚀出锚孔，各管脚锚孔，在塑料预模射出过程，作为塑料预模固定于导线架的基础，强化塑料预模与各管脚的接合，提高封装的质量。
前述的影像传感器的单层导线架二次半蚀刻(Etching)制备方法，其特征在于，所述各管脚内侧环绕芯片座周缘定义为内管脚(inner lead)，其作为连接感测芯片的信号接点，各管脚外侧延伸至封装体下缘定义为外管脚(out lead)，其作为焊接外部印刷电路板的表面安装技术接脚。
本发明影像传感器的单层导线架二次半蚀刻(Etching)制备方法的封装结构，包括感测芯片、导线架与玻璃盖板；所述导线架为单层导线架，其具有一芯片座与数个管脚，各管脚内侧环绕芯片座周缘，各管脚外侧延伸至封装体下缘与外部印刷电路板的表面安装技术接脚焊接；所述感测芯片粘贴在芯片座顶面，并以金属线连接各管脚内侧顶面以传递电信号；所述玻璃盖板覆盖在感测芯片上方，由塑料材料使上述三者封装为一体。
本发明的有益效果是，可以解决现有导线架机械冲压制备过程所导致的问题，从而提供了一种单层导线架二次半蚀刻制备方法与封装结构，由于导线架2的立体结构是以两次半蚀刻过程制作，精度可达到集成电路的微米等级，因而与感测芯片1信号接点的焊接可以有更好的精度配合，对于当今高密度、高画素的影像感测芯片封装，实为优选的方法，容易保证良好的产品质量。其次，本发明两次半蚀刻过程属于化学加工，精度可达分子等级，同时避免了机械冲压制作过程，因而管脚22的平整度可以得到更好的控制，完全不需要配合管脚22的导正程序，也解决了堆栈式制备方法接触电阻的问题，制造精度及速度一次完成。再者，确实保证后续的焊线封装的质量。还有，两次半蚀刻过程可完全在同一机台完成，免去中途运送导线架2至他处冲压的成本，同时可以节省加工时间，提高产量，实用效果理想，达到预期的设计目的。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1为本发明导体衬底顶面半蚀刻侧视示意图。
图2为本发明导体衬底底面半蚀刻侧视示意图。
图3为本发明导线架电镀示意图。
图4为本发明导线架蚀刻完成状态俯视示意图。
图5为本发明感测芯片封装完成示意图。
图6为现有冲压式导线架制备方法封装完成示意图。
图7为现有堆栈式导线架侧视示意图。
图8为现有堆栈式导线架塑料预模镶嵌示意图。
图9为现有堆栈式导线架制备方法封装完成示意图。
图中标号说明
现有技术部分：71芯片座、72各管脚、81上层样板、82下层样板、83芯片座、84管脚、85管脚；
本发明部分：1感测芯片、11金属线、2单层导线架、21芯片座、22管脚、221内管脚、222外管脚、23通孔、24锚孔、25凹入结构、3塑料预模、31凸粒、32凸墙、4玻璃盖板。
具体实施方式
参阅图1至图5所示，本发明是有关一种影像传感器的单层导线架二次半蚀刻制备方法。
如图5所示，本发明影像传感器的结构包括：一感测芯片1、一单层导线架2与一玻璃盖板4；该导线架设有一芯片座21与数个管脚22，各管脚22内侧环绕芯片座21周缘定义为内管脚(inner lead)221，其是用于连接感测芯片1的信号接点，各管脚22外侧延伸至封装体下缘定义为外管脚(outlead)222，其是用于焊接外部印刷电路板的表面安装技术接脚，以传递电信号；该感测芯片1粘贴在芯片座21的顶面，并用金属线11连接各内管脚221顶面，而将感测芯片1的各信号接点连接至外界信号接脚，以利感测芯片1与外界通讯；该玻璃盖板4覆盖在感测芯片1的上方，以保护该感测芯片1，并利于光线穿透至感测芯片1；以上三者是以塑料材料封装为一体，其主要制备程序如下：
第一步骤：如图1所示，在平板状导体衬底的顶面以半蚀刻方式蚀出芯片座2l与各管脚22的位置与形状，并在适当位置蚀出数个贯穿的通孔23、锚孔24；其中，通孔23在后续塑料预模3射出的过程，将在芯片座21顶面形成数个凸粒31，以控制感测芯片1粘贴至芯片座21时的水平角度，防止感测芯片1倾斜，影响后续焊线的质量，另一方面，其也强化塑料预模3与芯片座21的接合；位于各管脚22适当位置的锚孔24，在塑料预模3射出的过程，将作为塑料预模3固定在导线架2的基础，强化塑料预模3与各管脚22的接合，增加整体封装质量的可信赖度。
第二步骤：如图2所示，在平板状导体衬底的底面再以半蚀刻方式，在芯片座21底部与各内管脚22底部蚀出凹入结构25，以利塑料预模3的镶嵌与电性隔离，经过两次半蚀刻过程，如图2、图4所示，整体导线架2的立体结构已经成型。
第三步骤：如图3所示，将第一、第二步骤蚀刻完成的导线架2进行电镀处理；再如图5所示，以射出方式将导线架2镶嵌在塑料预模3之中，并且在该塑料预模3与芯片座21周围形成凸墙32，然后将感测芯片1以银胶胶粘在芯片座21顶面，并在感测芯片1与各内管脚221顶面间焊接金属线11，以利电信号传导；再在塑料预模3的凸墙32顶面通过UV胶粘贴玻璃盖板3，以包覆该感测芯片1，完成封装制作程序。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (4)

1、一种影像传感器的单层导线架二次半蚀刻制备方法，其特征在于，该制备方法包括：第一步骤：在平板状导体衬底的顶面以半蚀刻方式蚀出芯片座与各管脚的位置与形状；第二步骤：在平板状导体衬底的底面以半蚀刻方式，在芯片座底部与各管脚内侧底部蚀出凹入结构，进行塑料预模的镶嵌与电性隔离；第三步骤：将第一、第二步骤蚀刻完成的导线架进行电镀处理，再以射出方式镶嵌在塑料预模之中，该塑料预模在芯片座周围形成凸墙；然后将感测芯片胶粘在芯片座的顶面，并在感测芯片与各管脚内侧顶面间焊线，最后在塑料预模的凸墙顶面粘贴玻璃盖板，以包覆该感测芯片完成封装程序。
2、根据权利要求1所述的影像传感器的单层导线架二次半蚀刻制备方法，其特征在于，所述芯片座蚀刻出数个通孔，使塑料预模射出过程在芯片座顶面形成数个凸粒，以控制感测芯片粘贴的水平角度，防止感测芯片倾斜，影响焊线质量。
3、根据权利要求1所述的影像传感器的单层导线架二次半蚀刻制备方法，其特征在于，所述各管脚蚀出锚孔，各管脚锚孔，在塑料预模射出过程，作为塑料预模固定于导线架的基础，强化塑料预模与各管脚的接合，提高封装的质量。
4、根据权利要求1所述的影像传感器的单层导线架二次半蚀刻制备方法，其特征在于，所述各管脚内侧环绕芯片座周缘定义为内管脚，其作为连接感测芯片的信号接点，各管脚外侧延伸至封装体下缘定义为外管脚，其作为焊接外部印刷电路板的表面安装技术接脚。
CN 03129753 2003-05-15 2003-05-15 影像传感器单层导线架二次半蚀刻制备方法 Expired - Fee Related CN1196185C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03129753 CN1196185C (zh) 2003-05-15 2003-05-15 影像传感器单层导线架二次半蚀刻制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03129753 CN1196185C (zh) 2003-05-15 2003-05-15 影像传感器单层导线架二次半蚀刻制备方法

Publications (2)

Publication Number Publication Date
CN1452229A CN1452229A (zh) 2003-10-29
CN1196185C true CN1196185C (zh) 2005-04-06

Family

ID=29222926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03129753 Expired - Fee Related CN1196185C (zh) 2003-05-15 2003-05-15 影像传感器单层导线架二次半蚀刻制备方法

Country Status (1)

Country Link
CN (1) CN1196185C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127682A1 (en) * 2007-11-16 2009-05-21 Advanced Semiconductor Engineering, Inc. Chip package structure and method of fabricating the same
CN101866867B (zh) * 2010-06-18 2012-08-22 日月光封装测试(上海)有限公司 无外引脚半导体封装构造的导线架制造方法
CN102593271A (zh) * 2011-01-14 2012-07-18 九介企业股份有限公司 发光二极管封装结构与其槽型封装导线架的形成方法
CN102842515A (zh) * 2011-06-23 2012-12-26 飞思卡尔半导体公司 组装半导体器件的方法
JP2015038920A (ja) * 2013-08-19 2015-02-26 ソニー株式会社 撮像装置および電子機器
CN103531486B (zh) * 2013-09-28 2016-08-17 宁波康强电子股份有限公司 一种引线框架的制作方法
TWI758227B (zh) * 2021-09-06 2022-03-11 復盛精密工業股份有限公司 封裝導線架的製作方法

Also Published As

Publication number Publication date
CN1452229A (zh) 2003-10-29

Similar Documents

Publication Publication Date Title
CN1960580B (zh) 适于量产的硅麦克风封装
CN1127202C (zh) 电子器件及其制造方法
US20040212717A1 (en) Solid-state imaging device and method for producing the same
CN111128022B (zh) 一种显示面板及其制备方法、显示装置
CN1196185C (zh) 影像传感器单层导线架二次半蚀刻制备方法
CN100416811C (zh) 光电芯片封装构造、制造方法及其芯片承载件
CN102148312B (zh) 发光二极管封装结构及其制造方法和显示装置
CN115810589A (zh) 芯片封装结构及其制作方法
CN102438397A (zh) 电路载体以及用于制造电路载体的方法
CN206558504U (zh) 图像传感器模组
JP3193780B2 (ja) 反射型光結合装置の製造方法
CN210778599U (zh) 一种发光的生物识别芯片封装结构
CN211295099U (zh) 一种垂直式集成封装组件
CN1173399C (zh) 具溢胶防止装置的半导体封装件
US20040148772A1 (en) Method for packaging an injection-molded image sensor
JPH0230597A (ja) 半導体カード用モジュール
CN209150115U (zh) 一种三维立体封装结构
TWI415304B (zh) 發光二極體封裝結構、顯示裝置、發光二極體封裝結構的製造方法
CN104241500B (zh) 发光二极管封装结构和显示装置
CN201927599U (zh) 双面图形芯片倒装先镀后刻模组封装结构
CN206040633U (zh) 预成形封装导线架
CN218525571U (zh) 一种芯片封装体和电子装置
JP3856514B2 (ja) チップ形固体電解コンデンサ
CN211712620U (zh) 一种mems传感器封装结构
CN218471950U (zh) 一种带有预成型铜柱的天线电路内埋封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: XIE ZHIHONG

Free format text: FORMER OWNER: WANG HONGREN

Effective date: 20050826

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20050826

Address after: Taiwan, China

Patentee after: Xie Zhihong

Address before: Taiwan, China

Patentee before: Wang Hongren

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee