CN218525571U - 一种芯片封装体和电子装置 - Google Patents

Abstract

本申请公开了一种芯片封装体和电子装置，其中，该芯片封装体包括：第一芯板，第一芯板的一侧面上设有不平整部；粘接层，设置在不平整部上；芯片，设置在粘接层上。上述方式，本申请中的芯片封装体通过在第一芯板的一侧面上形成不平整部，以设置粘接层，从而有效增加了粘接层与第一芯板表面的粘接面积，并提升了粘接层与第一芯板之间的粘接强度，同时还延长了水汽从第一芯板与粘接层的相交界面入侵的路径，从而提升了产品的可靠性。且第一芯板上特定的表面形貌还可以有效的控制粘接层的扩散，而提升了固晶的工艺窗口。

Description

一种芯片封装体和电子装置

技术领域

本申请涉及芯片封装技术领域，尤其是涉及一种芯片封装体和电子装置。

背景技术

现今，在传统的芯片封装工艺中，通常是在框架/基板上点银胶→贴装芯片→打线→离子洗→转注成型封装→切割成型。但是，由传统芯片封装工艺制得的芯片封装体，在框架与塑封料，和/或框架与银胶的相交界面通常较容易发生分层，从而导致封装产品的可靠性较差，无法在严苛条件下正常使用。

然而，目前的解决方案大多是采用可靠性更强的银胶和塑封料对芯片进行粘接、封装，以致实现成本较为高昂。

实用新型内容

本申请提供了一种芯片封装体和电子装置，以解决现有技术中的芯片封装体中框架与塑封料，和/或框架与银胶的相交界面容易分层，以致产品可靠性差，而采用可靠性更强的银胶和塑封料时，实现成本较为高昂的问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装体，其中，该芯片封装体包括：第一芯板，第一芯板的一侧面上设有不平整部；粘接层，设置在不平整部上；芯片，设置在粘接层上。

其中，不平整部包括至少两个相间隔的凹槽，粘接层的部分填充在每一凹槽中。

其中，凹槽的横截面尺寸在第一方向上逐渐减小；其中，第一方向为从第一芯板面向粘接层的一侧到第一芯板背离粘接层的另一侧的方向。

其中，粘接层的横截面尺寸在第一方向上逐渐减小；其中，第一方向为从第一芯板面向粘接层的一侧到第一芯板背离粘接层的另一侧的方向。

其中，粘接层在第一芯板一侧面上的投影面积尺寸不小于不平整部的面积尺寸。

其中，粘接层和芯片在第二方向上的最大间距不大于150微米；其中，第二方向为垂直第一芯板一侧面的方向。

其中，芯片的部分贴合于第一芯板的一侧面上。

其中，芯片封装体还包括第二芯板和导电层，第二芯板与第一芯板同层间隔设置，导电层的一端连接芯片背离粘接层的一侧，其另一端连接第二芯板。

其中，芯片封装体还包括绝缘层，绝缘层覆盖在第一芯板、粘接层、芯片以及第二芯板上，且在绝缘层上形成有暴露部分芯片的第一通孔和暴露部分第二芯板的第二通孔，导电层设置在第一通孔的侧壁及底部、第二通孔的侧壁及底部以及绝缘层上，以使芯片藉由导电层连接第二芯板。

为解决上述技术问题，本申请采用的又一个技术方案是：提供一种电子装置，包括外壳和连接于外壳的芯片封装体，其中，该芯片封装体为上述任一项所述的芯片封装体。

本申请的有益效果是：区别于现有技术的情况，本申请提供的芯片封装体中的第一芯板的一侧面上设有不平整部，而粘接层设置在不平整部上，芯片又进一步设置在粘接层上，以通过在第一芯板的一侧面上形成不平整部来设置粘接层，从而有效增加了粘接层与第一芯板表面的粘接面积，并提升了粘接层与第一芯板之间的粘接强度，同时还延长了水汽从第一芯板与粘接层的相交界面入侵的路径，从而提升了产品的可靠性。且第一芯板上特定的表面形貌还可以有效的控制粘接层的扩散，而提升了固晶的工艺窗口。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：

图1是本申请芯片封装体第一实施例的结构示意图；

图2是本申请芯片封装体第二实施例的结构示意图；

图3是本申请电子装置一实施例的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

下面结合附图和实施例对本申请进行详细的说明。

请参阅图1，图1是本申请芯片封装体第一实施例的结构示意图。在本实施例中，该芯片封装体10包括：第一芯板11、粘接层12以及芯片13。

其中，该第一芯板11具体可以包括一个铜箔、覆铜板或铜板，而可理解为芯片封装体10中的框架或基板；该第一芯板11具体还可以包括至少两个图案化的覆铜板，以形成为线路层，且每相邻两个图案化的覆铜板之间还设置有一绝缘材料层，并在该绝缘材料层中还对应形成导电金属孔，以用于连接位于不同层的图案化的覆铜板，而具体可理解为封装或贴装有功能元件，并包括有能够实现各功能元件之间电连接的图案化的覆铜板、绝缘材料层、焊盘等任意合理的线路板构成部分的一种或多种功能单元的电路封装板，从而能够分别对应实现芯片封装体10的设计电路逻辑，本申请对此不做限定。

具体地，在该第一芯板11的一侧面上的设定区域，比如，旨在贴装焊接芯片13的基岛所在区域，对应形成有不平整部(图未标出)。且该不平整部具体可以是通过表面蚀刻、表面粗化或表面钻孔处理得到的呈均匀或不均匀分布，并具有规则或不规则面部形貌的第一芯板11一侧面上的粗糙区域。

进一步地，粘接层12设置在不平整部上，并对应填充该不平整部可能存在的凹陷处，以有效增加粘接层12与第一芯板11表面的粘接面积，进而提升粘接层12与第一芯板11之间的粘接强度。

而芯片13则对应设置在该粘接层12上，以通过该粘接层12贴合在第一芯板11一侧面的不平整部上。

上述方案，通过在第一芯板11的一侧面上形成不平整部来设置粘接层12，从而有效增加了粘接层12与第一芯板11表面的粘接面积，并提升了粘接层12与第一芯板11之间的粘接强度，同时还延长了水汽从第一芯板11与粘接层12的相交界面入侵的路径，从而提升了产品的可靠性。且第一芯板11上特定的表面形貌还可以有效的控制粘接层12的扩散，而提升了固晶的工艺窗口。

在一实施例中，第一芯板11一侧面上的不平整部具体包括有至少两个相间隔的凹槽(图未标出)，而粘接层12的部分对应填充在每一凹槽中，以在改变第一芯板11局部的表面形貌的同时，还不会改变第一芯板11一侧面的整体平整性，从而不影响芯片13贴装的平整度。

进一步地，在一实施例中，该不平整部对应的每一凹槽的横截面尺寸在第一方向上具体可以是逐渐减小，且该第一方向为从第一芯板11面向粘接层12的一侧到第一芯板11背离粘接层12的另一侧的方向，也即该凹槽开口的横截面尺寸大于其底部的横截面尺寸，以能够尽可能的增大粘接层12与第一芯板11表面的粘接面积。

而在其他实施例中，该凹槽的槽壁具体还可以垂直其底部，也即该凹槽的横截面尺寸在第一方向上具体还可以维持不变，以方便通过蚀刻或钻孔制做得到，本申请对此不做限定。

在一实施例中，粘接层12的横截面尺寸在第一方向上具体可以是逐渐减小，且该第一方向为从第一芯板11面向粘接层12的一侧到第一芯板11背离粘接层12的另一侧的方向，以在增加粘接层12与第一芯板11表面的粘接面积的同时，还能够尽可能的减少粘接层12的材料用量。

而在其他实施例中，该粘接层12的横截面尺寸在第一方向上具体还可以维持不变，本申请对此不做限定。

可选地，该粘接层12的外侧面具体可以呈弧面状或斜面状等任意合理的形状，本申请对此不做限定。

在一实施例中，该粘接层12在第一芯板11一侧面上的投影的面积尺寸具体可以小于不平整部的面积尺寸，也即该不平整部还存在有未被粘接层12覆盖的区域，而该区域具体能够由后续形成在第一芯板11一侧面上的塑封材料层覆盖，以增加该塑封材料层与第一芯板11表面的粘接面积，进而提升二者之间的粘接强度。

而在其他实施例中，该粘接层12在第一芯板11一侧面上的投影的面积尺寸具体还可以大于或等于不平整部的面积尺寸，以能够完全涵盖不平整部，而方便后续的工艺处理。

可选地，粘接层12和芯片13在第二方向上的最大间距a不大于150微米，且该第二方向具体为垂直第一芯板11一侧面的方向，以能够保证芯片13与第一芯板11之间的有效结合的同时，还能够尽可能的控制粘接层12的材料用量。

在一实施例中，该芯片13的部分具体是直接贴合于第一芯板11的一侧面上，而与其无明显间距，以能够通过紧密贴合第一芯板11，获得更佳的导电、导热效果，且对贴片压力的控制精度要求也更低，而且粘接层12的材料用量也能够控制到最少。

可选地，该粘接层12具体可以是采用导电银胶或导电银浆等任一合理的导电胶制成，以能够在实现芯片13与第一芯板11之间粘接、贴合的同时，还能够有效实现二者之间的电连接，本申请对此不做限定。

在一实施例中，该芯片封装体10还包括第二芯板14和导电层15，且该第二芯板14具体与第一芯板11同层间隔设置，而导电层15的一端连接芯片13背离粘接层12的一侧，其另一端连接于第二芯板14。

其中，该第二芯板14具体也可以理解为框架或电路封装板，以能够通过导电层15和粘接层12实现芯片13的相对两侧面分别与不同的框架或电路封装板实现电连接，从而实现设计线路逻辑。

且该第一芯板11和第二芯板14具体还可以理解为两个相间隔的焊盘，以在分别电连接芯片13的相对两侧面后，还能够与外部元件，或外部电路实现电连接。

进一步地，在一实施例中，该芯片封装体10还包括绝缘层16，该绝缘层16具体覆盖在第一芯板11、粘接层12、芯片13以及第二芯板14上，且在绝缘层16上还形成有暴露部分芯片13的第一通孔和暴露部分第二芯板14的第二通孔，而导电层15具体设置在第一通孔的侧壁及底部、第二通孔的侧壁及底部以及绝缘层16上，以使芯片13能够藉由该导电层15连接第二芯板14。

又进一步地，该芯片封装体10还包括塑封层17，且该塑封层17对应设置在绝缘层16和导电层15上，以能够实现芯片封装体10整体的封装、成型。

请参阅图2，图2是本申请芯片封装体第二实施例的结构示意图。本实施例中的芯片封装体与图1中本申请提供的芯片封装体第一实施例的区别在于，该芯片封装体20中的导电层25具体为金属连接线。

其中，该金属连接线具体是采用打线的方式实现芯片23与第二芯板24之间的电连接，且该金属连接线具体可以是金线、银线或铜线等任一合理的具有导电功能的金属线，本申请对此不做限定。

在本实施例中，第一芯板21和芯片23具体还可以相互间隔设置，并通过粘接层22实现二者之间的粘合、连接。

进一步地，该第一芯板21一侧面上的不平整部具体还可以为呈锯齿状或波浪状等任一合理形状的凹陷样貌，本申请对此不做限定。

可理解的是，在本实施例中，粘接层22、芯片23、第二芯板24以及绝缘层26分别与粘接层12、芯片13、第二芯板14以及绝缘层16，具体请参阅图1及相关文字内容，在此不再赘述。

另外，本申请还提供了一种电子装置，请参阅图3，图3是本申请电子装置一实施例的结构示意图。在本实施例中，该电子装置31具体包括外壳311和连接于外壳311的芯片封装体312。

需要说明的是，本实施例所阐述的芯片封装体312为上述实施例中任一项所阐述的芯片封装体10或芯片封装体20，在此就不再赘述。

区别于现有技术的情况，本申请提供的芯片封装体中的第一芯板的一侧面上设有不平整部，而粘接层设置在不平整部上，芯片又进一步设置在粘接层上，以通过在第一芯板的一侧面上形成不平整部来设置粘接层，从而有效增加了粘接层与第一芯板表面的粘接面积，并提升了粘接层与第一芯板之间的粘接强度，同时还延长了水汽从第一芯板与粘接层的相交界面入侵的路径，从而提升了产品的可靠性。且第一芯板上特定的表面形貌还可以有效的控制粘接层的扩散，而提升了固晶的工艺窗口。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种芯片封装体，其特征在于，所述芯片封装体包括：

第一芯板，所述第一芯板的一侧面上设有不平整部；

粘接层，设置在所述不平整部上；

芯片，设置在所述粘接层上。

2.根据权利要求1所述的芯片封装体，其特征在于，

所述不平整部包括至少两个相间隔的凹槽，所述粘接层的部分填充在每一所述凹槽中。

3.根据权利要求2所述的芯片封装体，其特征在于，

所述凹槽的横截面尺寸在第一方向上逐渐减小；其中，所述第一方向为从所述第一芯板面向所述粘接层的一侧到所述第一芯板背离所述粘接层的另一侧的方向。

4.根据权利要求1所述的芯片封装体，其特征在于，

所述粘接层的横截面尺寸在第一方向上逐渐减小；其中，所述第一方向为从所述第一芯板面向所述粘接层的一侧到所述第一芯板背离所述粘接层的另一侧的方向。

5.根据权利要求1所述的芯片封装体，其特征在于，

所述粘接层在所述第一芯板一侧面上的投影面积尺寸小于所述不平整部的面积尺寸。

6.根据权利要求1所述的芯片封装体，其特征在于，

所述粘接层和所述芯片在第二方向上的最大间距不大于150微米；其中，所述第二方向为垂直所述第一芯板一侧面的方向。

7.根据权利要求1所述的芯片封装体，其特征在于，

所述芯片的部分贴合于所述第一芯板的一侧面上。

8.根据权利要求1-7中任一项所述的芯片封装体，其特征在于，

所述芯片封装体还包括第二芯板和导电层，所述第二芯板与所述第一芯板同层间隔设置，所述导电层的一端连接所述芯片背离所述粘接层的一侧，其另一端连接所述第二芯板。

9.根据权利要求8所述的芯片封装体，其特征在于，

所述芯片封装体还包括绝缘层，所述绝缘层覆盖在所述第一芯板、所述粘接层、所述芯片以及所述第二芯板上，且在所述绝缘层上形成有暴露部分所述芯片的第一通孔和暴露部分所述第二芯板的第二通孔，所述导电层设置在所述第一通孔的侧壁及底部、所述第二通孔的侧壁及底部以及所述绝缘层上，以使所述芯片藉由所述导电层连接所述第二芯板。

10.一种电子装置，包括外壳和连接于所述外壳的芯片封装体，其特征在于，所述芯片封装体为如权利要求1-9中任一项所述的芯片封装体。

Images