CN220984516U - 一种功率器件封装结构 - Google Patents
一种功率器件封装结构 Download PDFInfo
- Publication number
- CN220984516U CN220984516U CN202322069058.9U CN202322069058U CN220984516U CN 220984516 U CN220984516 U CN 220984516U CN 202322069058 U CN202322069058 U CN 202322069058U CN 220984516 U CN220984516 U CN 220984516U
- Authority
- CN
- China
- Prior art keywords
- chip
- bonding pad
- power device
- pad
- metal bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 229910000679 solder Inorganic materials 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000004744 fabric Substances 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 238000005553 drilling Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种功率器件封装结构,包括塑封体、封装在塑封体内的芯片,其中,芯片下方通过金属基岛来承载,金属基岛通过第一导电连接柱与第一金属焊盘连接;芯片上方设置有互联结构,互联结构一端连接于芯片的上端面,互联结构另一端通过第二导电连接柱与第二金属焊盘连接,第二导电连接柱设置在塑封体的右侧。采用这种结构设计,能够较大地增加芯片下方承接PAD的尺寸,使得在同一较小的器件上,可以装更大的芯片,且不会出现芯片下方空洞等情况,另外,通过此设计装大芯片后,提高了器件的功率,从而能够扩大同等体积下的器件的适用范围。
Description
技术领域
本实用新型涉及芯片封装技术领域,更具体地说,是涉及一种功率器件封装结构。
背景技术
双面扁平无引脚(DFN)模块先进封装,其中DFN1.0*0.6,DFN1.6*1.0等封装尺寸是常见的封装尺寸,其通常通过引线框架的蚀刻工艺完成产品加工。针对功率分立器件而言,芯片的面积与其功率大小相关,芯片尺寸越大,其对应成品器件的能耐受的功率就越大。
从传统封装的结构设计来看,受限于引线需求的跨度值,导致DFN1006封装体中最大只能放0.4mm的芯片,其芯片与封装体的面积占比才达30%左右;DFN1601封装体中可以放置的芯片为0.8mm左右,其芯片与封装体的面积占比40%左右。由此可见传统的功率器件封装的芯片与封装体最多30%-40%左右。若从传统的封装结构中来实现更高的功率密度,即更大尺寸的芯片封装,就需要进一步提升产品的外形尺寸,这样子也带来了成本的上升,也不能满足客户端的作业需求。
因此,针对功率分立器件而言,芯片的面积与其功率大小相关,芯片尺寸越大,其对应成品器件的能耐受的功率就越大。行业中有些产品需求“小的封装尺寸,大的芯片尺寸”来实现产品的性能,这样子需要芯片与封装体面积占比做到50%-80%以上来提升利用率,因此,如何做到“性能提升,而封装成本不增加”成为了芯片封装中急需解决的问题。
实用新型内容
为了克服现有技术的不足,本实用新型提供一种功率器件封装结构,以解决芯片与封装体的面积占比小的问题。
本实用新型技术方案如下所述:一种功率器件封装结构,包括塑封体、封装在所述塑封体内的芯片,其中,所述芯片下方通过金属基岛来承载,所述金属基岛通过第一导电连接柱与第一金属焊盘连接;所述芯片上方设置有互联结构,所述互联结构一端连接于所述芯片的上端面,所述互联结构另一端通过第二导电连接柱与第二金属焊盘连接,所述第二导电连接柱设置在所述塑封体的右侧。
进一步地,在所述芯片的正投影方向上,所述芯片与所述塑封体的面积之比为50%~80%。
进一步地,在所述芯片的正投影方向上,所述芯片与所述塑封体的面积之比为60%~70%。
进一步地,所述第一导电连接柱和所述第二导电连接柱为直线型。
进一步地,所述互联结构上设置有PP层。
进一步地,所述PP层上设置有阻焊层。
进一步地,所述第一金属焊盘的长度为0.8mm~1.4mm,所述第一金属焊盘的宽度为0.5mm~1.0mm。
进一步地,所述第一金属焊盘的长度为0.82mm,所述第一金属焊盘的宽度为0.52mm。
进一步地,所述第一金属焊盘的厚度为5μm~20μm。
进一步地,所述第一金属焊盘的厚度为8μm~10μm。
根据上述方案的本实用新型,其有益效果在于:本实用新型提供了一种功率器件封装结构,包括塑封体、封装在塑封体内的芯片,其中,芯片下方通过金属基岛来承载,金属基岛通过第一导电连接柱与第一金属焊盘连接;芯片上方设置有互联结构,互联结构一端连接于芯片的上端面,互联结构另一端通过第二导电连接柱与第二金属焊盘连接,第二导电连接柱设置在塑封体的右侧。采用这种结构设计,能够较大地增加芯片下方承接PAD的尺寸,使得在同一较小的器件上,可以装更大的芯片,且不会出现芯片下方空洞等情况,另外,通过此设计装大芯片后,提高了器件的功率,从而能够扩大同等体积下的器件的适用范围。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为传统的功率分立器件的封装结构示意图;
图2为本实用新型实施例1中的功率器件封装结构的结构示意图;
图3为本实用新型实施例2中的功率器件封装结构的结构示意图之一;
图4为本实用新型实施例2中的功率器件封装结构的结构示意图之二;
图5为本实用新型实施例3中的功率器件封装结构的结构示意图;
图6为本实用新型实施例4中的功率器件封装结构的结构示意图。
在图中,1、塑封体;2、芯片;3、金属基岛;4、第一导电连接柱;5、第一金属焊盘;6、互联结构;7、第二导电连接柱;8、第二金属焊盘;9、PP层;10、阻焊层;11、引线;12、芯板;13、承接焊盘;14、第三焊盘;15、外部焊盘15。
具体实施方式
下面结合附图和实施例对本实用新型的实施方式作进一步详细描述。以下实施例的详细描述和附图用于示例性地说明本实用新型的原理,但不能用来限制本实用新型的范围,即本实用新型不限于所描述的实施例。
在本实用新型的描述中,需要说明的是,除非另有说明,术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
为了更好地理解本实用新型,下面结合附图以及实施方式对本实用新型进行进一步的描述:
参见图1所示,图1为传统的功率器件封装结构示意图,发明人发现,这种结构设计存在以下问题:
一、芯片承接PAD较小,如装大芯片,因PP或塑封料中的树脂具有流动性,会在压合后出现芯片底部空洞的问题;
二、受限于另一个焊盘的存在,为保证正常导通,芯片也不能大到接近另一个焊盘的程度,在塑封时,若是芯片过大,会由于芯片底部存在空洞而影响器件的能力及使用。
传统功率器件封装结构受限于引线需求的跨度值,导致DFN1006封装体中最大只能放0.4mm的芯片,其芯片与封装体的面积占比才达30%左右;DFN1601封装体中可以放置的芯片为0.8mm左右,其芯片与封装体的面积占比40%左右。由此可见,传统的功率器件封装的芯片与封装体的面积占比在30%-40%之间。若从传统的封装结构中来实现更高的功率密度,即更大尺寸的芯片封装,就需要进一步提升产品的外形尺寸,这样子也造成了成本上升,而且也不能满足客户端的作业需求。
因此,针对功率分立器件而言,芯片的面积与其功率大小相关,芯片尺寸越大,其对应成品器件的能耐受的功率就越大。行业中有些产品需求“小的封装尺寸,大的芯片尺寸”来实现产品的性能,这样子需要芯片与封装体面积占比做到50%~80%,从而提升功率分立器件的空间利用率,如何做到“性能提升,而封装成本不增加”是封装行业急需解决的问题。
实施例1
参见图2所示,本实施例1提供了一种功率器件封装结构,包括塑封体1、封装在塑封体1内的芯片2,其中,芯片2下方通过金属基岛3来承载,金属基岛3通过第一导电连接柱4与第一金属焊盘5连接;芯片2上方设置有互联结构6,互联结构6一端连接于芯片2的上端面,互联结构6另一端通过第二导电连接柱7与第二金属焊盘8连接,第二导电连接柱7设置在塑封体1的右侧。
本实施例1采用这种结构设计,能够有效增大芯片2下方承接PAD的尺寸,使得在同一较小的器件上,可以装更大的芯片2,且不会出现芯片2下方空洞等情况,另通过此设计装大芯片2后,提高了器件的功率,从而能够扩大同等体积下的器件的适用范围。
优选地,在芯片2的正投影方向上,芯片2与塑封体1的面积之比为50%~80%,更为具体地,芯片2与塑封体1的面积之比为60%~70%。
优选地,第一导电连接柱4和第二导电连接柱7为直线型。
在本实施例中,互联结构6上设置黑色PP层9,其中,PP层9可以是单一成分的树脂体系,也可以是在玻璃纤维布表面涂布树脂的材料。
优选地,PP层9上设置有阻焊层10。
优选地,第一金属焊盘5的长度为0.8mm~1.4mm,第一金属焊盘5的宽度为0.5mm~1.0mm。更为具体地,第一金属焊盘5的长度为0.82mm,第一金属焊盘5的宽度为0.52mm。
优选地,第一金属焊盘5的厚度为5μm~20μm。更为具体地,第一金属焊盘5的厚度为8μm~10μm。
为了便于说明,本实用新型实施例1还提供了一种功率器件封装结构的工艺流程,包括以下步骤:
S1、使用一张芯板,在芯板的上下两面分别压上PP和可剥离铜箔;
S2、在芯板的可剥离铜箔上电镀5um,以形成电镀层;
S3、在电镀层上镀出第一金属焊盘5和第二金属焊盘8;
S4、在第一金属焊盘5和第二金属焊盘8上使用0.1mm的黑色PP和1/3OZ铜箔压合封装,其中,黑色PP可以是单一成分的树脂体系,也可以是在玻璃纤维布表面涂布树脂的材料;
S5、将芯板表面的可剥离铜箔减铜后棕化,保证可剥离铜箔的厚度在5um~7um,然后通过激光微孔的方式,以使得电镀层导通到外部焊盘,从而完成外部焊盘的导通,以组成0.5层,其中,功率器件封装结构为1.5层结构,指的是以承接芯片层为1层,另增加的结构部分为0.5层,将两者结合在一起后的器件称为1.5层结构;值得一提的是,在本实施例1中,外部焊盘包括第一金属焊盘5和第二金属焊盘8。
S6、蚀刻出芯片承接PAD,DFN1006可以加大焊盘尺寸到0.82*0.52mm,DFN1610可以加大焊盘尺寸到1.2*0.9mm,最大可以装同尺寸芯片,同时兼容小尺寸芯片,另芯片承接PAD之间留有线路并连接到板边,以使得电流可以通过,在本实施例中,芯片焊接是通过蚀刻后电镀锡来完成;
S7、通过第二次塑封来完成芯片2固定,二次塑封后,封装体的厚度为200μm,同时,在二次塑封时,保证位于芯片2上方的封装料的厚度为40μm;
S8、通过激光微孔方式钻出芯片2的连接孔;
S9、通过填孔电镀、图形电镀以及蚀刻工艺,来做出互联层图形;
S10、在互联层单面上压黑色PP,可以是单一成分的树脂体系,也可以是在玻璃纤维布表面涂布树脂的材料;
S11、将可剥离铜箔剥离;
S12、通过激光微孔钻出芯片2的连接孔,连接孔具有矩形段以及与矩形段两端连接的圆弧段,其中,矩形段的宽度为0.1mm,圆弧段的直径为0.2mm,通过沉铜电镀+图电+碱性蚀刻的方式,做出互联层图形,保证芯片2导通到外部焊盘,且将芯板PP面铜蚀刻掉;
S13、在互联层上压黑色PP,可以是单一成分的树脂体系,也可以是在玻璃纤维布表面涂布树脂的材料;
S14、在外部焊盘面做表面处理,方便保存。
实施例2
参见图3~4所示,与实施例1不同的是,本实施例2提供的一种功率器件封装结构,其在互联结构6上设置黄色PP层9和黑色阻焊层10,黑色阻焊层10位于黄色PP层9的上方,采用黑色阻焊层10以保证压合后器件的颜色保持统一。
其他结构同实施例1,这里不在赘述。
实施例3
参见图5所示,本实施例3提供的一种功率器件封装结构,在电镀层上镀出承接焊盘13和第三焊盘14,承接焊盘13的长度和宽度与外部焊盘15一致,从而增加了承接焊盘13与芯片2的接触面积。
在本实施例3中,互联结构6与电镀层上的第三焊盘14通过激光互联导通,第三焊盘14和承接焊盘13同样通过电流导通线导通并连接到芯板12的板边,需要说明的是,芯片2与承接焊盘13的导通焊接通过电镀锡完成,而且只对承接焊盘13进行镀锡操作。
实施例4
参见图6所示,本实施例4提供的一种功率器件封装结构,外部焊盘15单边减少50μm,以使得外部焊盘15呈倒T字型,在本实施例4中,外部焊盘15通过刻蚀工艺刻蚀出来。
应当理解的是,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。
上面结合附图对本实用新型专利进行了示例性的描述,显然本实用新型专利的实现并不受上述方式的限制,只要采用了本实用新型专利的方法构思和技术方案进行的各种改进,或未经改进将本实用新型专利的构思和技术方案直接应用于其它场合的,均在本实用新型的保护范围内。
Claims (6)
1.一种功率器件封装结构,其特征在于,包括塑封体、封装在所述塑封体内的芯片,其中,所述芯片下方通过金属基岛来承载,所述金属基岛通过第一导电连接柱与第一金属焊盘连接;所述芯片上方设置有互联结构,所述互联结构一端连接于所述芯片的上端面,所述互联结构另一端通过第二导电连接柱与第二金属焊盘连接,所述第二导电连接柱设置在所述塑封体的右侧;在所述芯片的正投影方向上,所述芯片与所述塑封体的面积之比为50%~80%;所述互联结构上设置有PP层,所述PP层上设置有阻焊层;所述第一金属焊盘的长度为0.8mm~1.4mm,所述第一金属焊盘的宽度为0.5mm~1.0mm。
2.如权利要求1所述的一种功率器件封装结构,其特征在于:在所述芯片的正投影方向上,所述芯片与所述塑封体的面积之比为60%~70%。
3.如权利要求1所述的一种功率器件封装结构,其特征在于:所述第一导电连接柱和所述第二导电连接柱为直线型。
4.如权利要求1所述的一种功率器件封装结构,其特征在于:所述第一金属焊盘的长度为0.82mm,所述第一金属焊盘的宽度为0.52mm。
5.如权利要求1所述的一种功率器件封装结构,其特征在于:所述第一金属焊盘的厚度为5μm~20μm。
6.如权利要求1所述的一种功率器件封装结构,其特征在于:所述第一金属焊盘的厚度为8μm~10μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322069058.9U CN220984516U (zh) | 2023-08-02 | 2023-08-02 | 一种功率器件封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202322069058.9U CN220984516U (zh) | 2023-08-02 | 2023-08-02 | 一种功率器件封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220984516U true CN220984516U (zh) | 2024-05-17 |
Family
ID=91060041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322069058.9U Active CN220984516U (zh) | 2023-08-02 | 2023-08-02 | 一种功率器件封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220984516U (zh) |
-
2023
- 2023-08-02 CN CN202322069058.9U patent/CN220984516U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100300665B1 (ko) | 수지밀봉형반도체장치와거기에사용되는회로부재및수지밀봉형반도체장치의제조방법 | |
KR100324333B1 (ko) | 적층형 패키지 및 그 제조 방법 | |
KR100344927B1 (ko) | 적층 패키지 및 그의 제조 방법 | |
TW201034151A (en) | Leadless integrated circuit package having high density contacts and manufacturing method | |
CN110429075B (zh) | 高密度多侧面引脚外露的封装结构及其生产方法 | |
CN103400819A (zh) | 一种引线框架及其制备方法和应用其的封装结构 | |
CN211150513U (zh) | 封装体 | |
CN220984516U (zh) | 一种功率器件封装结构 | |
CN108242434B (zh) | 基板结构及其制造方法 | |
CN212113711U (zh) | 一种引线框架及to封装结构 | |
CN212587507U (zh) | 采用多芯片堆叠结构的功率分立器件 | |
CN212033002U (zh) | 一种qfn封装导热焊盘及具有其的qfn封装结构 | |
CN104167400B (zh) | 一种四边无引脚封装件及其封装工艺、制作工艺 | |
CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
CN210575932U (zh) | 一种引线框架及封装结构 | |
CN113257688A (zh) | 一种芯片封装方法和芯片封装结构 | |
CN214068695U (zh) | 一种2.5d封装结构及电子设备 | |
CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
KR101030032B1 (ko) | 반도체 패키지 및 그 제조방법 | |
CN219738945U (zh) | 半导体封装结构及封装组件 | |
CN216250730U (zh) | 一种堆叠式芯片封装件 | |
CN211017068U (zh) | 一种半导体封装结构 | |
JP3576228B2 (ja) | 表面実装型半導体装置 | |
KR100340862B1 (ko) | 스택패키지및그의제조방법 | |
CN217361572U (zh) | 一种基于pdfn芯片封装的引线框架 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |