CN220189641U - 一种芯片封装体和电子装置 - Google Patents

Abstract

本申请公开了一种芯片封装体和电子装置，该芯片封装体包括：第一芯板，第一芯板的第一侧面上间隔设有第一槽体和第二槽体；第一芯片和第二芯片，分别设于第一槽体和第二槽体中，且第一芯片的第一导电面朝向第二芯片的第一导电面，并垂直第一芯板的第一侧面；其中，在第一芯板的第一侧面上还设有暴露出至少部分第一芯片的第一导电面和至少部分第二芯片的第一导电面的第一凹陷部；第一导电层，设于第一凹陷部中，以连接第一芯片的第一导电面和第二芯片的第一导电面。上述方式，本申请中的芯片封装体通过将不同芯片的导电面相对设置，以进行芯片互连，从而能够有效减小相应互连线路的长度，以使芯片封装体能够获得较良好的开关特性及电性能参数。

Description

一种芯片封装体和电子装置

技术领域

本申请涉及芯片封装技术领域，尤其是涉及一种芯片封装体和电子装置。

背景技术

现今，在双芯合封中，一般需要将两片芯片互连，而互连线路的长度将直接影响到芯片封装体的开关特性及电性能参数。

然而，由传统的FOPLP(fan-out Panel Level Package，扇出面板级封装)技术制造的芯片封装体，其互连线路通常较长，从而使得该芯片封装体电性能参数或多或少会受到影响；且在某些对贴装面积和/或集成体积有特殊要求的芯片封装体中，采用传统的FOPLP技术一般也较难实现。

实用新型内容

本申请提供了一种芯片封装体和电子装置，以解决现有技术的芯片封装体中的互连线路较长，以致开关特性及电性能参数较差，且较难实现较小的贴装面积和集成体积的问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装体，其中，该芯片封装体包括：第一芯板，第一芯板的第一侧面上间隔设有第一槽体和第二槽体；第一芯片和第二芯片，分别设于第一槽体和第二槽体中，且第一芯片的第一导电面朝向第二芯片的第一导电面，并垂直第一芯板的第一侧面；其中，在第一芯板的第一侧面上还设有暴露出至少部分第一芯片的第一导电面和至少部分第二芯片的第一导电面的第一凹陷部；第一导电层，设于第一凹陷部中，以连接第一芯片的第一导电面和第二芯片的第一导电面。

其中，芯片封装体还包括第一焊盘和第二导电层，第一焊盘设于第一芯板的第二侧面上，在第一芯板的第一侧面上还设有暴露出至少部分第一芯片的第二导电面和至少部分第一焊盘的第二凹陷部，第二导电层设于第二凹陷部中，以连接第一焊盘和第一芯片的第二导电面；其中，第一芯板的第二侧面与其第一侧面为相对两侧面，第一芯片的第二导电面与其第一导电面为相对两侧面。

其中，芯片封装体还包括第二焊盘和第三导电层，第二焊盘间隔第一焊盘设于第一芯板的第二侧面上，在第一芯板的第一侧面上还设有暴露出至少部分第二芯片的第二导电面和至少部分第二焊盘的第三凹陷部，第三导电层设于第三凹陷部中，以连接第二焊盘和第二芯片的第二导电面；其中，第二芯片的第二导电面与其第一导电面为相对两侧面。

其中，芯片封装体还包括第三芯片和第四导电层，在第一芯板的第一侧面上间隔第二槽体还设有第三槽体，第三芯片设于第三槽体中，且在第一芯板的第一侧面上还设有暴露出至少部分第二芯片的第二导电面和至少部分第三芯片的第一导电面的第四凹陷部，第四导电层设于第四凹陷部中，以连接第二芯片的第二导电面和第三芯片的第一导电面。

其中，在第一芯板的第一侧面上间隔设有至少两个第三槽体，每一第三槽体中设有一个第三芯片，且在第一芯板的第一侧面上还设有暴露出至少部分第三芯片的第二导电面及至少部分与之相邻的第三芯片的第一导电面的第四凹陷部，每一第四凹陷部中设有一个第四导电层，以连接每相邻两个第三芯片。

其中，芯片封装体还包括第三焊盘和第五导电层，第三焊盘间隔第二焊盘设于第一芯板的第二侧面上，在第一芯板的第一侧面上还设有暴露出至少部分第三芯片的第二导电面和至少部分第三焊盘的第五凹陷部，第五导电层设于第五凹陷部中，以连接第三焊盘和第三芯片的第二导电面；其中，第三芯片的第二导电面与其第一导电面为相对两侧面。

其中，芯片封装体还包括第二芯板，第二芯板设于第一芯板的第一侧面上，并覆盖第一芯片、第二芯片以及第一导电层。

其中，第一芯片的第一导电面与第一导电层实现连接的部分在其第一导电面中的面积占比不小于1/3；第二芯片的第一导电面与第一导电层实现连接的部分在其第一导电面中的面积占比不小于1/3。

其中，第一导电层与第一芯板的第二侧面之间的第一最大距离不小于第一芯片与第一芯板的第二侧面之间的第二最大距离，且不小于第二芯片与第一芯板的第二侧面之间的第三最大距离。

为解决上述技术问题，本申请采用的又一个技术方案是：提供一种电子装置，包括外壳和连接于外壳的芯片封装体，其中，该芯片封装体为上述任一项所述的芯片封装体。

本申请的有益效果是：区别于现有技术的情况，本申请提供的芯片封装体中的第一芯板的第一侧面上间隔设有第一槽体和第二槽体，第一芯片和第二芯片分别设于第一槽体和第二槽体中，且第一芯片的第一导电面朝向第二芯片的第一导电面，并垂直第一芯板的第一侧面；而在第一芯板的第一侧面上还设有暴露出至少部分第一芯片的第一导电面和至少部分第二芯片的第一导电面的第一凹陷部，第一导电层具体是设于该第一凹陷部中，以连接第一芯片的第一导电面和第二芯片的第一导电面，从而能够通过将各芯片的导电面相对设置以进行互连的方式有效减小互连线路，也即第一导电层的总体长度，以使芯片封装体能够获得较良好的开关特性及电性能参数；且通过减小各芯片之间的互连线路，也即第一导电层的长度，还能够使得相应芯片封装体的贴装面积更小，更易于集成，而贴装面积的减小又能够有效增加产品散热，并使该芯片封装体具有更良好的封装兼容性，且应用范围也较广。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：

图1是本申请芯片封装体第一实施例的结构示意图；

图2是本申请芯片封装体第二实施例的结构示意图；

图3是本申请芯片封装体第三实施例的结构示意图；

图4是本申请电子装置一实施例的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

下面结合附图和实施例对本申请进行详细的说明。

请参阅图1，图1是本申请芯片封装体第一实施例的结构示意图。在本实施例中，该芯片封装体10包括：第一芯板11、第一芯片12、第二芯片13以及第一导电层14。

值得说明的是，该第一芯板11具体可以包括绝缘层、铜箔、覆铜板以及铜板中的一种或多种组合结构，而可理解为芯片封装体10中的框架或基板；另外，该第一芯板11具体还可以包括至少两个图案化的覆铜板，以形成为线路层，且每相邻两个图案化的覆铜板之间还设置有绝缘层，在该绝缘层中还对应形成有导电金属孔，以用于连接位于不同层的图案化的覆铜板，而可理解为封装或贴装有功能元件，并包括有能够实现各功能元件之间电连接的图案化的覆铜板、绝缘材料层、焊盘等任意合理的电路板构成部分的一种或多种功能单元的电路封装板，从而能够分别对应实现芯片封装体10的设计电路逻辑；且在一具体实施例中，该第一芯板11具体还可以为绝缘层，也即塑封层，以用于对各芯片及各导电层进行塑封，本申请对此不做限定。

具体地，在第一芯板11的第一侧面上的设定区域，比如旨在设置第一芯片12和第二芯片13的所在区域，分别间隔形成有第一槽体(图未标出)和第二槽体(图未标出)。且该第一槽体和第二槽体具体可以是通过激光烧蚀或机械钻孔等任意合理的处理方式得到。

该第一芯片12和第二芯片13具体是分别设置在第一槽体和第二槽体中，且该第一芯片12的第一导电面具体是面向第二芯片13的第一导电面设置。

而该第一芯片12的第一导电面及第二芯片13的第一导电面具体还垂直于第一芯板11的第一侧面，也即对于第一芯板11而言，该第一芯片12和第二芯片13具体可理解为采用侧贴的方式设置于第一芯板11的第一槽体和第二槽体中。

值得说明的是，本文中所述的各芯片的导电面具体指的是各芯片中设有旨在与外部电路实现电连接的I/O(输入/输出)连接端点的侧表面，且一般是成对出现的相对两侧面，此处定义为第一导电面和第二导电面。

进一步地，在第一芯板11的第一侧面上具体还设置有同时暴露出至少部分第一芯片12的第一导电面和至少部分第二芯片的第一导电面的第一凹陷部(图未标出)。

且该第一导电层14具体是设置于该第一凹陷部中，以连接第一芯片12的第一导电面和第二芯片13的第一导电面，也即该第一导电层14的其中一端具体是连接第一芯片12的第一导电面，而其另一端对应与第二芯片13的第一导电面相连接，以使第一芯片12的第一导电面通过该第一导电层14与第二芯片13的第一导电面实现连接。

可理解的是，由于该第一芯片12的第一导电面具体是面向第二芯片13的第一导电面设置，而不同于传统中使不同芯片的导电面位于同一水平面，或在高度方向上进行上下设置，显然该第一芯片12的第一导电面与第二芯片13的第一导电面之间的距离更短，从而使得用于实现二者连接的第一导电层14的总体长度也能够得以缩短，也即通过将各芯片的导电面相对设置以进行互连的方式，有效地减小了互连线路的总体长度，从而使相应得到芯片封装体10能够获得较良好的开关特性及电性能参数。

且通过减小各芯片之间的互连线路，也即第一导电层14的长度，还能够使得相应芯片封装体10的贴装面积更小，更易于集成，而贴装面积的减小又能够有效增加产品散热，并使该芯片封装体10具有更良好的封装兼容性，且应用范围也较广。

在一实施例中，该芯片封装体10具体还包括第一焊盘16和第二导电层15，该第一焊盘16设于第一芯板11的第二侧面上，而在第一芯板11的第一侧面上具体还设置有同时暴露出至少部分第一芯片12的第二导电面和至少部分第一焊盘16的第二凹陷部(图未标出)。

其中，该第二导电层15具体是设置于该第二凹陷部中，以连接第一焊盘16和第一芯片12的第二导电面，也即该第二导电层15的其中一端具体是连接于第一焊盘16，而其另一端对应与第二芯片13的第一导电面相连接，以使第一焊盘16通过该第二导电层15与第一芯片12的第二导电面实现连接。

需说明的是，该第一芯板11的第二侧面与其第一侧面具体为相对两侧面，而第一芯片12的第二导电面与其第一导电面对应为相对两侧面。

在一实施例中，该芯片封装体10具体还包括第二焊盘18和第三导电层17，且该第二焊盘18具体是间隔第一焊盘16设于第一芯板11的第二侧面上，而在第一芯板11的第一侧面上具体还设有同时暴露出至少部分第二芯片13的第二导电面和至少部分第二焊盘18的第三凹陷部(图未标出)。

其中，该第三导电层17具体是设置于该第三凹陷部中，以连接第二焊盘18和第二芯片13的第二导电面，也即该第三导电层17的其中一端具体是连接于第二焊盘18，而其另一端对应与第二芯片13的第二导电面相连接，以使第二焊盘18通过该第三导电层17与第二芯片13的第二导电面实现连接。

需说明的是，该第二芯片13的第二导电面与其第一导电面具体为相对两侧面。

可选地，该第一芯片12的第一导电面对应与第一导电层14实现连接的部分，也即第一芯片12的第一导电面与第一导电层14相接触的部分占其第一导电面总面积的比例不小于1/3，以确保该第一芯片12的第一导电面能够与第一导电层14实现较良好的导电连接，并保证后续使用中的可靠性，避免工艺误差出现断点。

可选地，该第二芯片13的第一导电面对应与第一导电层14实现连接的部分，也即第二芯片13的第一导电面与第一导电层14相接触的部分占其第一导电面总面积的比例不小于1/3，以确保该第一芯片12的第一导电面能够与第一导电层14实现较良好的导电连接，并保证后续使用中的可靠性，避免工艺误差出现断点。

可选地，该第一芯片12的第二导电面对应与第二导电层15实现连接的部分在其第二导电面中的面积占比不小于1/3，以确保该第一芯片12的第二导电面能够与第二导电层15实现较良好的导电连接，并保证后续使用中的可靠性，避免工艺误差出现断点。

可选地，该第二芯片13的第二导电面对应与第三导电层17实现连接的部分在其第二导电面中的面积占比不小于1/3，以确保该第二芯片13的第二导电面能够与第三导电层17实现较良好的导电连接，并保证后续使用中的可靠性，避免工艺误差出现断点。

可选地，该第一导电层14与第一芯板11的第二侧面之间的第一最大距离不小于第一芯片12与第一芯板11的第二侧面之间的第二最大距离，也即在第一芯板11的第二侧面指向其第一侧面的高度方向上，该第一导电层14具体是不低于第一芯片12的高度，且优选为超出第一芯片12的高度，也即该第一最大距离大于第二最大距离，以能够有效确保该第一芯片12的第一导电面能够与第一导电层14实现较良好的导电连接的同时，尽可能的降低第一导电层14的电阻，以便于实现较良好的开关特性及电性能参数。

可选地，该第一导电层14与第一芯板11的第二侧面之间的第一最大距离不小于第二芯片13与第一芯板11的第二侧面之间的第三最大距离，也即在第一芯板11的第二侧面指向其第一侧面的高度方向上，该第一导电层14具体是不低于第二芯片13的高度，且优选为超出第二芯片13的高度，也即该第一最大距离大于第三最大距离，以能够有效确保该第二芯片13的第一导电面能够与第一导电层14实现较良好的导电连接的同时，尽可能的降低第一导电层14的电阻，以便于实现较良好的开关特性及电性能参数。

可选地，该第二导电层15与第一芯板11的第二侧面之间的第四最大距离不小于第一芯片12与第一芯板11的第二侧面之间的第二最大距离，也即在第一芯板11的第二侧面指向其第一侧面的高度方向上，该第二导电层15具体是不低于第一芯片12的高度，且优选为超出第一芯片12的高度，也即该第四最大距离大于第二最大距离，以能够有效确保该第一芯片12的第二导电面能够与第二导电层15实现较良好的导电连接的同时，尽可能的降低第二导电层15的电阻，以便于实现较良好的开关特性及电性能参数。

可选地，该第三导电层17与第一芯板11的第二侧面之间的第五最大距离不小于第二芯片13与第一芯板11的第二侧面之间的第三最大距离，也即在第一芯板11的第二侧面指向其第一侧面的高度方向上，该第三导电层17具体是不低于第二芯片13的高度，且优选为超出第二芯片13的高度，也即该第五最大距离大于第三最大距离，以能够有效确保该第二芯片13的第二导电面能够与第三导电层17实现较良好的导电连接的同时，尽可能的降低第三导电层17的电阻，以便于实现较良好的开关特性及电性能参数。

可选地，该第一芯板11中的第一槽体和第二槽体具体是均为通槽，也即该第一芯片12和第二芯片13远离第一导电层14的一侧面具体是与第一芯板11的第二侧面相平齐，而位于同一水平线上。

请参阅图2，图2是本申请芯片封装体第二实施例的结构示意图。本实施例中的芯片封装体与图1中本申请提供的芯片封装体第一实施例的区别在于，该芯片封装体20具体还包括第二芯板29。

其中，该第二芯板29具体是设置于第一芯板21的第一侧面上，并对应覆盖第一芯片22、第二芯片23、第一导电层24、第二导电层25以及第三导电层27。

可理解的是，该第二芯板29具体也可以包括至少两个图案化的覆铜板，以形成为线路层，且每相邻两个图案化的覆铜板之间还设置有绝缘层，并在该绝缘层中还对应形成有导电金属孔，以用于连接位于不同层的图案化的覆铜板，而可理解为封装或贴装有功能元件，并包括有能够实现各功能元件之间电连接的图案化的覆铜板、绝缘层、焊盘等任意合理的电路板构成部分的一种或多种功能单元的电路封装板，从而能够分别对应实现芯片封装体20的设计电路逻辑。

且在一具体实施例中，该第二芯板29具体还可以为绝缘层，也即塑封层，以用于与第一芯板21相互配合对各芯片及各导电层进行塑封，本申请对此不做限定。

可选地，该第一芯板21中的第一槽体和第二槽体具体是均为盲槽，以便于第一芯板21进行其他线路逻辑的实现。

可理解的是，在本实施例中，第一芯板21、第一芯片22、第二芯片23、第一导电层24、第二导电层25、第一焊盘26、第三导电层27以及第二焊盘28分别与第一芯板11、第一芯片12、第二芯片13、第一导电层14、第二导电层15、第一焊盘16、第三导电层17以及第二焊盘18相同，具体请参阅图1及相关文字内容，在此不再赘述。

请参阅图3，图3是本申请芯片封装体第三实施例的结构示意图。本实施例中的芯片封装体与图1中本申请提供的芯片封装体第一实施例的区别在于，该芯片封装体30还包括第三芯片38和第四导电层37。

具体地，在该第一芯板31的第一侧面上间隔其第二槽体具体还设置有第三槽体(图未标出)，且第三芯片38具体是设置于第三槽体中。

其中，在第一芯板31的第一侧面上具体还设有同时暴露出至少部分第二芯片33的第二导电面和至少部分第三芯片38的第一导电面的第四凹陷部(图未标出)。

且该第四导电层37具体是设置于该第四凹陷部中，以连接第二芯片33的第二导电面和第三芯片38的第一导电面，也即该第四导电层37的其中一端具体是连接第二芯片33的第二导电面，而其另一端对应与第三芯片38的第一导电面相连接，以使第二芯片33的第二导电面通过该第四导电层37与第三芯片38的第一导电面实现连接。

进一步地，在一实施例中，该芯片封装体30具体还包括第三焊盘310和第五导电层39，且该第三焊盘310具体是间隔第二焊盘18设于第一芯板31的第二侧面上，而在第一芯板31的第一侧面上具体还设有同时暴露出第三芯片38的第二导电面和至少部分第三焊盘310的第五凹陷部(图未标出)。

其中，该第五导电层39具体是设置于该第五凹陷部中，以连接第三焊盘310和第三芯片38的第二导电面，也即该第五导电层39的其中一端具体是连接于第三焊盘310，而其另一端对应与第三芯片38的第二导电面相连接，以使第三焊盘310通过该第五导电层39与第三芯片38的第二导电面实现连接。

需说明的是，该第三芯片38的第二导电面与其第一导电面具体为相对两侧面。

在一实施例中，该芯片封装体30中的第三芯片38的数量具体为至少两个，也即在第一芯板31的第一侧面上具体是间隔设有至少两个第三槽体，而其中的每一第三槽体中对应设有一个第三芯片38。

且在第一芯板31的第一侧面上还设有同时暴露出至少部分第三芯片38的第二导电面及至少部分与之相邻的第三芯片38的第一导电面的第四凹陷部，而每一第四凹陷部中还对应设有一个第四导电层37，以连接每相邻两个第三芯片38。

可理解的是，该芯片封装体30还包括第三焊盘310和第五导电层39，且具体是至少两个第三芯片38中距离第二芯片33最远的一个藉由该第五导电层39与第三焊盘310实现连接。

可选地，该第三芯片38的第一导电面对应与第四导电层37实现连接的部分在其第一导电面中的面积占比不小于1/3，以确保该第三芯片38的第一导电面能够与第四导电层37实现较良好的导电连接，并保证后续使用中的可靠性，避免工艺误差出现断点。

可选地，该第三芯片38的第二导电面对应与第五导电层39实现连接的部分在其第二导电面中的面积占比不小于1/3，以确保该第三芯片38的第二导电面能够与第五导电层39实现较良好的导电连接，并保证后续使用中的可靠性，避免工艺误差出现断点。

可选地，该第四导电层37与第一芯板31的第二侧面之间的第六最大距离不小于第二芯片33与第一芯板31的第二侧面之间的第三最大距离，也即在第一芯板31的第二侧面指向其第一侧面的高度方向上，该第四导电层37具体是不低于第二芯片33的高度，且优选为超出第二芯片33的高度，也即该第六最大距离大于第三最大距离，以能够有效确保该第二芯片33的第二导电面能够与第四导电层37实现较良好的导电连接的同时，尽可能的降低第四导电层37的电阻，以便于实现较良好的开关特性及电性能参数。

可选地，该第四导电层37与第一芯板31的第二侧面之间的第七最大距离不小于第三芯片38与第一芯板31的第二侧面之间的第八最大距离，也即在第一芯板31的第二侧面指向其第一侧面的高度方向上，该第四导电层37具体是不低于第三芯片38的高度，且优选为超出第三芯片38的高度，也即该第七最大距离大于第八最大距离，以能够有效确保该第三芯片38的第一导电面能够与第四导电层37实现较良好的导电连接的同时，尽可能的降低第四导电层37的电阻，以便于实现较良好的开关特性及电性能参数。

可选地，该第五导电层39与第一芯板31的第二侧面之间的第九最大距离不小于第三芯片38与第一芯板31的第二侧面之间的第八最大距离，也即在第一芯板31的第二侧面指向其第一侧面的高度方向上，该第五导电层39具体是不低于第三芯片38的高度，且优选为超出第三芯片38的高度，也即该第九最大距离大于第八最大距离，以能够有效确保该第三芯片38的第二导电面能够与第五导电层39实现较良好的导电连接的同时，尽可能的降低第五导电层39的电阻，以便于实现较良好的开关特性及电性能参数。

可选地，该第一芯板31中的第三槽体具体是通槽或盲槽，本申请对此不做限定。

在一实施例中，该芯片封装体30具体还包括第二芯板311，该第二芯板311具体是设置于第一芯板31的第一侧面上，并对应覆盖第一芯片32、第二芯片33、第三芯片38、第一导电层34、第二导电层35、第四导电层37以及第五导电层39。

可理解的是，在本实施例中，第一芯板31、第一芯片32、第二芯片33、第一导电层34、第二导电层35、第一焊盘36以及第三焊盘310分别与第一芯板11、第一芯片12、第二芯片13、第一导电层14、第二导电层15、第一焊盘16以及第二焊盘18相同，具体请参阅图1及相关文字内容，在此不再赘述。

另外，本申请还提供了一种电子装置，请参阅图4，图4是本申请电子装置一实施例的结构示意图。在本实施例中，该电子装置40具体包括外壳41和连接于外壳41的芯片封装体42。

需要说明的是，本实施例所阐述的芯片封装体42为上述实施例中任一项所阐述的芯片封装体10、芯片封装体20或芯片封装体30，在此就不再赘述。

区别于现有技术的情况，本申请提供的芯片封装体中的第一芯板的第一侧面上间隔设有第一槽体和第二槽体，第一芯片和第二芯片分别设于第一槽体和第二槽体中，且第一芯片的第一导电面朝向第二芯片的第一导电面，并垂直第一芯板的第一侧面；而在第一芯板的第一侧面上还设有暴露出至少部分第一芯片的第一导电面和至少部分第二芯片的第一导电面的第一凹陷部，第一导电层具体是设于该第一凹陷部中，以连接第一芯片的第一导电面和第二芯片的第一导电面，从而能够通过将各芯片的导电面相对设置以进行互连的方式有效减小互连线路，也即第一导电层的总体长度，以使芯片封装体能够获得较良好的开关特性及电性能参数；且通过减小各芯片之间的互连线路，也即第一导电层的长度，还能够使得相应芯片封装体的贴装面积更小，更易于集成，而贴装面积的减小又能够有效增加产品散热，并使该芯片封装体具有更良好的封装兼容性，且应用范围也较广。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种芯片封装体，其特征在于，所述芯片封装体包括：

第一芯板，所述第一芯板的第一侧面上间隔设有第一槽体和第二槽体；

第一芯片和第二芯片，分别设于所述第一槽体和所述第二槽体中，且所述第一芯片的第一导电面朝向所述第二芯片的第一导电面，并垂直所述第一芯板的第一侧面；其中，在所述第一芯板的第一侧面上还设有暴露出至少部分所述第一芯片的第一导电面和至少部分所述第二芯片的第一导电面的第一凹陷部；

第一导电层，设于所述第一凹陷部中，以连接所述第一芯片的第一导电面和所述第二芯片的第一导电面。

2.根据权利要求1所述的芯片封装体，其特征在于，

所述芯片封装体还包括第一焊盘和第二导电层，所述第一焊盘设于所述第一芯板的第二侧面上，在所述第一芯板的第一侧面上还设有暴露出至少部分所述第一芯片的第二导电面和至少部分所述第一焊盘的第二凹陷部，所述第二导电层设于所述第二凹陷部中，以连接所述第一焊盘和所述第一芯片的第二导电面；其中，所述第一芯板的第二侧面与其第一侧面为相对两侧面，所述第一芯片的第二导电面与其第一导电面为相对两侧面。

3.根据权利要求2所述的芯片封装体，其特征在于，

所述芯片封装体还包括第二焊盘和第三导电层，所述第二焊盘间隔所述第一焊盘设于所述第一芯板的第二侧面上，在所述第一芯板的第一侧面上还设有暴露出至少部分所述第二芯片的第二导电面和至少部分所述第二焊盘的第三凹陷部，所述第三导电层设于所述第三凹陷部中，以连接所述第二焊盘和所述第二芯片的第二导电面；其中，所述第二芯片的第二导电面与其第一导电面为相对两侧面。

4.根据权利要求3所述的芯片封装体，其特征在于，

所述芯片封装体还包括第三芯片和第四导电层，在所述第一芯板的第一侧面上间隔所述第二槽体还设有第三槽体，所述第三芯片设于所述第三槽体中，且在所述第一芯板的第一侧面上还设有暴露出至少部分所述第二芯片的第二导电面和至少部分所述第三芯片的第一导电面的第四凹陷部，所述第四导电层设于所述第四凹陷部中，以连接所述第二芯片的第二导电面和所述第三芯片的第一导电面。

5.根据权利要求4所述的芯片封装体，其特征在于，

在所述第一芯板的第一侧面上间隔设有至少两个所述第三槽体，每一所述第三槽体中设有一个所述第三芯片，且在所述第一芯板的第一侧面上还设有暴露出至少部分所述第三芯片的第二导电面及至少部分与之相邻的所述第三芯片的第一导电面的所述第四凹陷部，每一所述第四凹陷部中设有一个所述第四导电层，以连接每相邻两个所述第三芯片。

6.根据权利要求4所述的芯片封装体，其特征在于，

所述芯片封装体还包括第三焊盘和第五导电层，所述第三焊盘间隔所述第二焊盘设于所述第一芯板的第二侧面上，在所述第一芯板的第一侧面上还设有暴露出至少部分所述第三芯片的第二导电面和至少部分所述第三焊盘的第五凹陷部，所述第五导电层设于所述第五凹陷部中，以连接所述第三焊盘和所述第三芯片的第二导电面；其中，所述第三芯片的第二导电面与其第一导电面为相对两侧面。

7.根据权利要求1所述的芯片封装体，其特征在于，

所述芯片封装体还包括第二芯板，所述第二芯板设于所述第一芯板的第一侧面上，并覆盖所述第一芯片、所述第二芯片以及所述第一导电层。

8.根据权利要求1-6中任一项所述的芯片封装体，其特征在于，

所述第一芯片的第一导电面与所述第一导电层实现连接的部分在其第一导电面中的面积占比不小于1/3；

所述第二芯片的第一导电面与所述第一导电层实现连接的部分在其第一导电面中的面积占比不小于1/3。

9.根据权利要求8所述的芯片封装体，其特征在于，

所述第一导电层与所述第一芯板的第二侧面之间的第一最大距离不小于所述第一芯片与所述第一芯板的第二侧面之间的第二最大距离，且不小于所述第二芯片与所述第一芯板的第二侧面之间的第三最大距离。

10.一种电子装置，包括外壳和连接于所述外壳的芯片封装体，其特征在于，所述芯片封装体为如权利要求1-9中任一项所述的芯片封装体。