CN217788389U - 一种封装体和电子装置 - Google Patents
一种封装体和电子装置 Download PDFInfo
- Publication number
- CN217788389U CN217788389U CN202220700814.6U CN202220700814U CN217788389U CN 217788389 U CN217788389 U CN 217788389U CN 202220700814 U CN202220700814 U CN 202220700814U CN 217788389 U CN217788389 U CN 217788389U
- Authority
- CN
- China
- Prior art keywords
- conductive
- package
- core
- core board
- intervals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Combinations Of Printed Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
本申请公开了一种封装体和电子装置,其中,该封装体包括:芯板,芯板内部嵌设有至少两个间隔设置,且暴露出第一侧面的导电柱;第一导电连接体,设于至少两个导电柱的第一侧面上;第一元件,设于至少两个第一导电连接体背离芯板的一侧面上,并与芯板间隔设置。通过上述方式,本申请中的封装体通过将第一元件设置于芯板之外,并对应设置第一导电连接体和导电柱连接第一元件和芯板,从而能够在保证芯板与第一元件之间具有良好的通流能力的同时,还使第一元件能够获得更佳的散热效果。
Description
技术领域
本申请涉及电路封装板技术领域,尤其是涉及一种封装体和电子装置。
背景技术
近年来,随着IC(Integrated Circuit Chip,集成电路芯片)封装朝着高密度、多功能、小型化的快速发展,芯片平铺、少数几层的堆叠芯片封装方式已经逐渐不能满足市场的需求。现在大多数功能集成模块IC,已开始采用堆叠封装方式,利用IC封装体的纵向空间来实现高密度、多功能、小型化的需求。
然而,在这类堆叠封装结构中,尤其是涉及大功率模块的封装体,如何保证更良好的通流能力、散热效果,以保证较高的可靠性又成为了业内技术难点。
实用新型内容
本申请提供了一种封装体和电子装置,以解决现有技术中的封装体,尤其是封装有大功率模块的封装体通流能力和散热效果较差的问题。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种封装体,其中,该封装体包括:芯板,芯板内部嵌设有至少两个间隔设置,且暴露出第一侧面的导电柱;第一导电连接体,设于至少两个导电柱的第一侧面上;第一元件,设于至少两个第一导电连接体背离芯板的一侧面上,并与芯板间隔设置。
其中,封装体还包括第二导电连接体和第二元件,导电柱相对第一侧面的第二侧面由芯板内部暴露出,第二导电连接体设于至少两个导电柱的第二侧面上,第二元件设于至少两个第二导电连接体背离芯板的一侧面上,并与芯板间隔设置。
其中,芯板内部还嵌设有与至少两个导电柱相间隔的第三元件,第三元件的一侧面由芯板内部暴露出。
其中,芯板的内部还封装有第四元件,第四元件与至少两个导电柱和第三元件间隔设置。
其中,第四元件为电容元件、电阻元件、电源器件、磁芯以及铁氧体中的至少一种。
其中,第一元件为电感元件,第三元件为芯片。
其中,至少两个导电柱靠近芯板的外侧边缘嵌设于芯板。
其中,第一导电连接体为镀金层或镀锡层。
其中,第一导电连接体的厚度为1-10mm。
为解决上述技术问题,本申请采用的又一个技术方案是:提供一种电子装置,其中,该电子装置包括相连接封装体和外壳,封装体为如上任一项所述的封装体。
本申请的有益效果是:区别于现有技术的情况,本申请提供的封装体中的芯板内部嵌设有至少两个间隔设置,且暴露出第一侧面的导电柱,而第一导电连接体设于至少两个导电柱的第一侧面上,第一元件又进一步设于至少两个第一导电连接体背离芯板的一侧面上,并与芯板间隔设置,以能够通过设置导电柱和第一导电连接体连接第一元件和芯板,并将第一元件设置于芯板之外的方式,以在保证芯板与第一元件能够对应实现更良好的通流能力的同时,还使第一元件能够获得更佳的散热效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,其中:
图1是本申请封装体第一实施例的结构示意图;
图2是本申请封装体第二实施例的结构示意图;
图3是本申请封装体第三实施例的结构示意图;
图4是本申请电子装置一实施例的结构示意图。
具体实施方式
为使本申请解决的技术问题、采用的技术方案和达到的技术效果更加清楚,下面将结合附图对本申请实施例的技术方案作进一步的详细描述。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
请参阅图1,图1是本申请封装体一实施例的结构示意图。在本实施例中,该封装体10包括:芯板11、至少两个第一导电连接体12以及第一元件13。
其中,本实施例中的芯板11具体可理解为封装或贴装有各功能元件,并对应包括有能够实现各功能元件之间电连接的图案化覆铜层、绝缘层、焊盘等任意合理的线路板基本构成单元中的一种或多种的电路封装板,以能够对应实现封装体10的部分电路设计逻辑,本申请对此不做限定。
具体地,芯板11的内部对应嵌设有至少两个间隔设置的导电柱111,且每一导电柱111的第一侧面(图未标出)具体与芯板11的其中一外侧面平齐,而由芯板11内部暴露出。
其中,至少两个第一导电连接体12分别对应设置在至少两个导电柱111由芯板11内部暴露出的第一侧面上,而第一元件13又进一步设于至少两个第一导电连接体12背离芯板11的一侧面上,并与芯板11间隔设置,也即第一元件13具体是设置于芯板11之外,并通过第一导电连接体12与芯板11实现连接,以保证较良好的通流能力及散热效果。
上述方案,通过将第一元件13设置于芯板11之外,并对应设置第一导电连接体12和导电柱111使第一元件13与芯板11实现连接,从而能够在保证芯板11与第一元件13之间具有更良好的通流能力的同时,还使第一元件13能够获得更佳的散热效果,且利用垂直、纵向空间布局,还能够对应实现封装尺寸的小型化。
在一实施例中,至少两个导电柱111具体是靠近芯板11的中部位置嵌设于芯板11,并外露出其第一侧面,以能够进而将第一导电连接体12设于至少两个导电柱111的第一侧面,而使第一元件13通过第一导电连接体12与芯板11间隔设置,并与芯板11实现电连接,且至少两个间隔设置的导电柱111能够有效保证第一元件13外置连接的稳固性。而在其他实施例中,至少两个导电柱111还可以靠近芯板11的外侧边缘嵌设于芯板11中,且具体是由封装体10的实际架构设计确定,本申请对此不做限定。
可选地,封装体10中的导电柱111的数量具体为2个、3个或4个等任一合理的数量,且在其数量在为3个时,3个导电柱111分别对应呈三角形的三个顶点分布,在其数量在为4个时,4个导电柱111分别对应呈方形的四个顶点分布,依次类推,可得到其他任一合理的空间分布方式,在此不再赘述,以能够保证外置的第一元件13能够与芯板11对应实现更稳固的连接,本申请对此不做限定。
可选地,导电柱111具体可以为导电铜柱,或导电铝柱等任一合理的呈柱体的导电材料构件,本申请对此不做限定。而在其他实施例中,该导电柱111还可以替换为呈方体,或其他任一合理形状样式的导电材料构件,本申请对此不做限定。
可选地,第一导电连接体12的厚度具体为1-10mm,以能够对应使第一元件13与芯板11之间的距离能够持续保持在1-10mm,而更好的进行散热,进而保证封装体10的整体也能够具有较良好的散热效果。
在一实施例中,第一导电连接体12具体为一整体,并与第一元件13面向芯板11的一整个侧面对应连接;或,第一导电连接体12的数量具体为至少两个,且其中每一第一导电连接体12具体对应一导电柱111,而仅与导电柱111的面向第一元件13的一侧面相对应连接,本申请对此不做限定。
可选地,第一导电连接体12为镀金层,或镀锡层,或导电胶层等任一合理的具有一定强度,且同时具有导电性能的材料构件,本申请对此不做限定。
而在其他实施例中,该第一导电连接体12具体还可以由仅形成在至少两个导电柱111的第一侧面上的镀金层或镀锡层,以及填充与第一元件13和芯板11之间空隙的导热胶构成,且具体是由封装体10的实际架构设计确定,本申请对此不做限定。
可选地,该第一元件13具体可以为电感元件,或其他任一合理的大功率功能元件,以能够通过将其设置于芯板11之外,以保证封装体10的整体能够具有较良好的散热效果。
在一实施例中,封装体10还包括基板14,且该基板14具体设于芯板11背离第一元件13的一侧面上,以能够对应为封装体10中的芯板11提供一定的强度支撑,或预设的电路逻辑,且具体是由封装体10的实际架构设计确定,本申请对此不做限定。
在一实施例中,芯板11内部还对应封装有相连接第三元件112、第四元件113以及第五元件114等任意数量的功能元件,且该第三元件112、第四元件113以及第五元件114分别可以对应为芯片、电容元件、电阻元件、电源器件、磁芯以及铁氧体中的任意三种的组合,以能够对应实现封装体10的设计电路逻辑,本申请对此不做限定。
请继续参阅图2,图2是本申请封装体第二实施方式的结构示意图。本实施方式中的封装体与图1中本申请提供的封装体第一实施方式的区别在于,该封装体20还进一步包括第二导电连接体25和第二元件26。
其中,封装体20中的至少两个导电柱211相对其第一侧面的第二侧面也由芯板21的内部暴露出,且第二导电连接体25具体设于至少两个导电柱211的第二侧面(图未标出)上,而第二元件26进一步设于至少两个第二导电连接体25背离芯板21的一侧面上,并与芯板21间隔设置,也即第二元件26也对应设置于芯板21之外,并通过第二导电连接体25与芯板21实现连接,以在保证较良好的通流能力的同时,还具有较良好的散热效果。
可选地,该第二元件26具体可以为电感元件,或其他任一合理的大功率功能元件,以能够通过将其设置于芯板21之外,保证封装体20整体具有较良好的散热效果。
可理解的是,当封装体20中对应包括有两个大功率功能元件时,还能够通过将这两个大功率功能元件分别外设于芯板21的相对两侧,以保证封装体20整体具有较良好的散热效果。
在另一实施例中,第一元件23和第二元件26分别对应的导电柱211还可以不同,且二者分别对应的导电柱211未直接实现连接,且具体是由封装体10的实际架构设计确定,本申请对此不做限定。
可理解的是,在本实施例中,第一导电连接体22、第一元件23、第三元件212、第四元件213以及第五元件214分别与图1中的第一导电连接体12、第一元件13、第三元件112、第四元件113以及第五元件114相同,具体请参阅图1及相关文字内容,本申请对此不做限定。
请继续参阅图3,图3是本申请封装体第三实施方式的结构示意图。
具体地,芯板31的内部对应嵌设有至少两个间隔设置的导电柱311,且每一导电柱311的第一侧面(图未标出)具体与芯板31的其中一外侧面平齐,而由芯板31内部暴露出。
其中,至少两个第一导电连接体32分别对应设置在至少两个导电柱311由芯板31内部暴露出的第一侧面上,而第一元件33又进一步设于至少两个第一导电连接体32背离芯板31的一侧面上,并与芯板11间隔设置,也即第一元件33具体是设置于芯板31之外,并通过第一导电连接体32与芯板31实现连接,以保证较良好的通流能力及散热效果。
进一步地,该封装体30中的芯板31内部还嵌设有与至少两个导电柱311相间隔的第三元件312。
具体地,芯板31内部还嵌设有与至少两个导电柱311相间隔的第三元件312,且第三元件312的一侧面具体与芯板31面向第一元件33的一侧面平齐,而由芯板31内部暴露出,从而能够获得较良好的散热效果。
在一实施例中,第一导电连接体32的数量具体为至少两个,且其中每一第一导电连接体32具体对应一导电柱311,而仅与导电柱311的面向第一元件33的一侧面相对应连接。
进一步地,在一实施例中,至少两个导电柱311具体是靠近芯板31的外侧边缘嵌设于芯板31,以能够更稳固地对第一导电连接体32和第一元件33的实现支撑和外置作用。
可选地,封装体30中的导电柱311的数量具体为2个、3个或4个等任一合理的数量,且在其数量在为3个时,3个导电柱311分别对应呈三角形的三个顶点分布;而在其数量在为4个时,4个导电柱311分别对应呈方形的四个顶点分布,依次类推,可得其他任一合理的分布方式,在此不再赘述,以保证外置的第一元件33能够与芯板31对应实现更稳固的连接,本申请对此不做限定。
进一步地,第三元件312具体是设置于以至少三个导电柱311为顶点,而对应围成的区域内,以能够保证对应封装于芯板31内部的各功能元件能够更便捷的进行走线布局。
可选地,芯板31的内部还封装有第四元件313,第四元件313与至少两个导电柱311和第三元件312间隔设置。
可选地,芯板31的内部还封装有第五元件314,或更多其他的功能元件,且第五元件314具体与至少两个导电柱311和第三元件312间隔设置。
可选地,第一元件33为电感元件,第三元件312为芯片,以能够通过采用单面垂直导热方式,外置电感元件,并外露芯片的其中一侧,而保证封装体30整体具有较良好的散热效果。
可选地,第四元件313为电容元件、电阻元件、电源器件、磁芯以及铁氧体中的至少一种,以能够对应实现更多的电路设计功能,本申请对此不做限定。
本申请还提供了一种电子装置,请参阅图4,图4是本申请电子装置一实施例的结构示意图。其中,该电子装置41包括相连接的封装体411和外壳412。需要说明的是,本实施例所阐述的封装体411为上述实施例中任一项所阐述的封装体10、封装体20或封装体30,在此就不再赘述。
区别于现有技术的情况,本申请提供的封装体中的芯板内部嵌设有至少两个间隔设置,且暴露出第一侧面的导电柱,而第一导电连接体设于至少两个导电柱的第一侧面上,第一元件又进一步设于至少两个第一导电连接体背离芯板的一侧面上,并与芯板间隔设置,以能够通过设置导电柱和第一导电连接体连接第一元件和芯板,并将第一元件设置于芯板之外的方式,以在保证芯板与第一元件能够对应实现更良好的通流能力的同时,还使第一元件能够获得更佳的散热效果。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种封装体,其特征在于,所述封装体包括:
芯板,所述芯板内部嵌设有至少两个间隔设置,且暴露出第一侧面的导电柱;
第一导电连接体,设于至少两个所述导电柱的第一侧面上;
第一元件,设于至少两个所述第一导电连接体背离所述芯板的一侧面上,并与所述芯板间隔设置。
2.根据权利要求1所述的封装体,其特征在于,
所述封装体还包括第二导电连接体和第二元件,所述导电柱相对所述第一侧面的第二侧面由所述芯板内部暴露出,所述第二导电连接体设于至少两个所述导电柱的第二侧面上,所述第二元件设于至少两个所述第二导电连接体背离所述芯板的一侧面上,并与所述芯板间隔设置。
3.根据权利要求1所述的封装体,其特征在于,
所述芯板内部还嵌设有与至少两个所述导电柱相间隔的第三元件,所述第三元件的一侧面由所述芯板内部暴露出。
4.根据权利要求3所述的封装体,其特征在于,
所述芯板的内部还封装有第四元件,所述第四元件与至少两个所述导电柱和所述第三元件间隔设置。
5.根据权利要求4所述的封装体,其特征在于,
所述第四元件为电容元件、电阻元件、电源器件、磁芯以及铁氧体中的至少一种。
6.根据权利要求3-5中任一项所述的封装体,其特征在于,
所述第一元件为电感元件,所述第三元件为芯片。
7.根据权利要求1-5中任一项所述的封装体,其特征在于,
至少两个所述导电柱靠近所述芯板的外侧边缘嵌设于所述芯板。
8.根据权利要求1-5中任一项所述的封装体,其特征在于,
所述第一导电连接体为镀金层或镀锡层。
9.根据权利要求1-5中任一项所述的封装体,其特征在于,
所述第一导电连接体的厚度为1-10mm。
10.一种电子装置,其特征在于,所述电子装置包括相连接封装体和外壳,所述封装体为如权利要求1-9中任一项所述的封装体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220700814.6U CN217788389U (zh) | 2022-03-28 | 2022-03-28 | 一种封装体和电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220700814.6U CN217788389U (zh) | 2022-03-28 | 2022-03-28 | 一种封装体和电子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217788389U true CN217788389U (zh) | 2022-11-11 |
Family
ID=83908404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220700814.6U Active CN217788389U (zh) | 2022-03-28 | 2022-03-28 | 一种封装体和电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217788389U (zh) |
-
2022
- 2022-03-28 CN CN202220700814.6U patent/CN217788389U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100859297B1 (ko) | 테이프 캐리어 패키지 및 그것을 탑재한 표시 장치 | |
KR101941615B1 (ko) | 중앙 콘택 및 향상된 열적 특성을 갖는 향상된 적층형 마이크로전자 조립체 | |
US20150022985A1 (en) | Device-embedded package substrate and semiconductor package including the same | |
US9029993B2 (en) | Semiconductor device including semiconductor chip mounted on lead frame | |
US20230238315A1 (en) | Semiconductor packaged structure and manufacturing method thereof, and semiconductor device | |
US20100019374A1 (en) | Ball grid array package | |
CN217788389U (zh) | 一种封装体和电子装置 | |
JP2001196526A (ja) | マルチベアチップ実装体、マルチチップパッケージ、半導体装置、ならびに電子機器 | |
CN212676248U (zh) | 一种双面散热的半导体堆叠封装结构 | |
JP4486553B2 (ja) | キャパシタ内蔵両面実装回路基板を有する電子装置 | |
KR101027984B1 (ko) | 히트싱크를 갖는 기판보드 어셈블리 | |
CN112490234A (zh) | 智能功率模块和智能功率模块的制造方法 | |
CN218647940U (zh) | 一种功率模块 | |
CN218647917U (zh) | 一种功率模块 | |
CN221149993U (zh) | 半导体封装和供电模块 | |
CN220189641U (zh) | 一种芯片封装体和电子装置 | |
CN216671606U (zh) | 一种芯片封装体和电子装置 | |
CN214852021U (zh) | 电路板、电路板组件以及电子装置 | |
CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
CN214043649U (zh) | 一种用于内埋基板的功率器件封装结构及基板及电子产品 | |
CN215069955U (zh) | 一种用于内埋基板的功率器件封装结构及基板及电子产品 | |
CN216084861U (zh) | 半导体封装结构 | |
CN214705927U (zh) | 智能功率模块 | |
US20230209717A1 (en) | Packaging module and electronic device | |
CN113013152B (zh) | 基板及其所适用的制造方法及功率模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |