TWI758227B - 封裝導線架的製作方法 - Google Patents

封裝導線架的製作方法 Download PDF

Info

Publication number
TWI758227B
TWI758227B TW110133041A TW110133041A TWI758227B TW I758227 B TWI758227 B TW I758227B TW 110133041 A TW110133041 A TW 110133041A TW 110133041 A TW110133041 A TW 110133041A TW I758227 B TWI758227 B TW I758227B
Authority
TW
Taiwan
Prior art keywords
lead frame
lead
manufacturing
frame
pins
Prior art date
Application number
TW110133041A
Other languages
English (en)
Other versions
TW202312286A (zh
Inventor
陳原富
Original Assignee
復盛精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 復盛精密工業股份有限公司 filed Critical 復盛精密工業股份有限公司
Priority to TW110133041A priority Critical patent/TWI758227B/zh
Application granted granted Critical
Publication of TWI758227B publication Critical patent/TWI758227B/zh
Priority to CN202210500766.0A priority patent/CN115763262A/zh
Publication of TW202312286A publication Critical patent/TW202312286A/zh

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明係關於一種封裝導線架的製作方法,此封裝導線架的製作方法,其步驟包括:提供一導線架,導線架具有一晶片座、圍設於晶片座周圍的一連接框及跨接在晶片座與連接框之間的複數導腳,導線架具有一頂面及一底面,底面在連接框與複數導腳的位置處形成有一凹陷區;提供一膠帶,將膠帶貼附於頂面;對底面進行一壓注樹酯處理,以令凹陷區填充有一樹酯封體;以及對複數導腳進行一切割處理或一全蝕刻處理,以令晶片座與複數導腳之間設有複數開口而彼此斷開。藉此,以達到具有避免導腳變形及防止溢膠之功效。

Description

封裝導線架的製作方法
本發明是有關於一種半導體封裝方法,且特別是有關於一種封裝導線架的製作方法。
目前無外引腳(Quad Flat No-leads Package,QFN)的半導體封裝結構,其須將導線架(Leadframe)上的導腳(Lead)彎折至底部,或者在蝕刻處理時,將導線架導腳上的內導腳(Inner lead)以半蝕刻的方式製作,之後外導腳(Outer lead)表面會在壓注樹酯(Molding)後外露,而內導腳半蝕區則會被樹酯所覆蓋。
然而,前述內導腳因半蝕刻的緣故其厚度相對外導腳較薄,所以當導線架要進行壓注樹酯或切腳時,內導腳會因結構強度差而易於變形,進而使原本應該被樹酯覆蓋的內導腳發生外露的溢膠現象(Resin Bleed)。因此,如何進一步提升導線架封裝的良率與可靠度,實已成目前亟欲解決的課題。
有鑑於此,本發明人遂針對上述現有技術,特潛心研究並配合學理的運用,盡力解決上述之問題點,即成為本發明人開發之目標。
本發明提供一種封裝導線架的製作方法,其係利用膠帶貼附於導線架的頂面上,讓複數導腳能夠被膠帶黏貼固定,進而避免導腳在後續製程發生變形,以達到具有避免導腳變形及防止溢膠之功效。
於本發明實施例中,本發明係提供一種封裝導線架的製作方法,其步驟包括:a)提供一導線架,該導線架具有一晶片座、圍設於該晶片座周圍的一連接框及跨接在該晶片座與該連接框之間的複數導腳,該導線架具有一頂面及一底面,該底面在該連接框與該複數導腳的位置處形成有一凹陷區;b)提供一膠帶,將該膠帶貼附於該頂面;c)對該底面進行一壓注樹酯處理,以令該凹陷區填充有一樹酯封體;以及e)對該複數導腳進行一切割處理或一全蝕刻處理,以令該晶片座與該複數導腳之間設有複數開口而彼此斷開。
於本發明實施例中,本發明係提供一種封裝導線架的製作方法,其步驟包括:a)提供一導線架,該導線架具有一晶片座、圍設於該晶片座周圍的一連接框及跨接在該晶片座與該連接框之間的複數導腳,該導線架具有一頂面及一底面,該底面在該連接框與該複數導腳的位置處形成有一凹陷區;b)提供一膠帶,將該膠帶貼附於該頂面;f)對該複數導腳進行一切割處理,以令該晶片座與該複數導腳之間設有複數開口而彼此斷開;g)對該底面進行一壓注樹酯處理,以令該凹陷區及該複數開口填充有一樹酯封體;以及h)將貼附於該頂面的該膠帶去除。
基於上述,膠帶貼附於導線架的頂面上,讓複數導腳能夠被膠帶黏貼固定,進而避免導腳在壓注樹酯處理時被樹酯擠壓變形,或在切割處理時被刀具擠壓變形,以達到本發明導線架的製作方法具有避免導腳變形之功效。
基於上述,壓注樹酯處理進行時,複數導腳能夠被膠帶黏貼固定,進而避免導腳被樹酯擠壓變形,防止原本應該被樹酯覆蓋的導腳發生外露的溢膠現象,以達到本發明導線架的製作方法具有防止溢膠之功效。
有關本發明之詳細說明及技術內容,將配合圖式說明如下,然而所附圖式僅作為說明用途,並非用於侷限本發明。
請參考圖1至圖13所示,本發明係提供一種封裝導線架的製作方法。
如圖1所示,係本發明封裝導線架的製作方法之步驟,進一步說明如下;第一、如圖1之步驟a、圖2至圖5所示,提供一導線架1,導線架1具有一晶片座11、圍設於晶片座11周圍的一連接框12及跨接在晶片座11與連接框12之間的複數導腳13,導線架1具有一頂面14及一底面15,底面15在連接框12與複數導腳13的位置處形成有一凹陷區151。
詳細說明如下,本實施例之晶片座11具有四側邊111及四角隅112,連接框12包含有圍設在四側邊111外周緣的四障礙桿121及跨接在四角隅112與各相鄰二障礙桿121的交接處之間的四聯結桿122,複數導腳13跨接在四側邊111與四障礙桿121之間,複數導腳13與四聯結桿122之間具有複數間距s。
另外,本實施例之複數導腳13鄰近四障礙桿121的一端突伸有複數引腳墊131,及另一端設有並列在四側邊111一側的四預去除區132與突伸有位在四預去除區132中的複數支撐凸塊133,且各相鄰二障礙桿121的交接處突伸有一定位塊123。
再者,複數引腳墊131與複數支撐凸塊133突伸於複數導腳13的底面,複數定位塊123突伸於連接框12的底面,使得連接框12與複數導腳13的底面相對複數引腳墊131、複數支撐凸塊133與複數定位塊123形成有凹陷區151。
又,導線架1由對一金屬基板進行一蝕刻處理、一粗化處理及一電鍍處理所製成,蝕刻處理為對金屬基板的頂面與底面蝕刻形成間距s及底面蝕刻形成凹陷區151,即金屬基板的底面部分不蝕刻形成複數引腳墊131、複數支撐凸塊133與複數定位塊123,粗化處理為將導線架1的表面粗化,電鍍處理為對晶片座11及複數導腳13鍍銀,或對導線架1的全部表面鍍鎳/鈀/金或鎳/金。
此外,在步驟a中,上述電鍍處理步驟也可省略,待本發明封裝導線架完成後,再對晶片座11進行電鍍處理。
第二、如圖1之步驟b、圖6至圖7所示,提供一膠帶2,將膠帶2貼附於頂面14。其中,經過上述步驟即可得到本發明封裝導線架的半成品10,此導線架的半成品10主要包括導線架1及膠帶2。
第三、如圖1之步驟c、圖8至圖9所示,對底面15進行一壓注樹酯處理,以令凹陷區151與複數間距s內填充有一樹酯封體3。
進一步說明如下,膠帶2貼附於導線架1的頂面14上,讓壓注樹酯處理進行時,複數導腳13能夠被膠帶2黏貼固定,進而避免導腳13被樹酯擠壓變形,防止原本應該被樹酯覆蓋的導腳13發生外露的溢膠現象,以達到本發明導線架的製作方法具有避免導腳13變形及防止溢膠之功效。
其中,步驟a之粗化處理可將凹陷區151的表面粗化,使得樹酯封體3穩固地披覆在凹陷區151的表面,進而讓連接框12與複數導腳13被樹酯封體3所封裝,僅連接框12與複數導腳13的頂面(被膠帶2貼附)、複數引腳墊131、複數支撐凸塊133與複數定位塊123裸露出樹酯封體3。
第四、如圖1之步驟d、圖10所示,將貼附於頂面14的膠帶2去除;第五、如圖1之步驟e、圖11至圖13所示,對複數導腳13進行一切割處理或一全蝕刻處理,以令晶片座11與複數導腳13之間設有複數開口4而彼此斷開,即完成本發明封裝導線架。
另外,本實施例之步驟e,為對複數導腳13進行切割處理,開口4的數量為四,切割處理為將四預去除區132全部切除而形成四開口4,同時部分樹酯封體3也會跟預去除區132一起被切除,使得各開口4為一貫通口。
其中,每一導腳13在預去除區132中突伸有支撐凸塊133,使各導腳13經由支撐凸塊133而增加厚度及結構強度,讓預去除區132被切除時,各導腳13具有較佳地結構強度而能抵抗切割變形。
此外,步驟d可在步驟c之後或步驟e之後,不以本實施例為限制,即本發明封裝導線架的製作方法,可在壓注樹酯處理後去除膠帶2,或待導腳13進行切割處理或全蝕刻處理後再去除膠帶2。
請參考圖14至圖17所示,係本發明封裝導線架的製作方法之步驟a及步驟e的另一實施例,圖14至圖17之實施例與圖1至圖13之實施例大致相同,圖14至圖17之實施例與圖1至圖13之實施例不同之處在於步驟a中各導腳13未突伸有支撐凸塊133,及步驟e中對複數導腳13進行全蝕刻處理。
詳細說明如下,因本實施例之步驟e中對複數導腳13進行全蝕刻處理,所以各導腳13無須為了切割處理而局部增加厚度,使得本實施例之各導腳13無須在預去除區132突伸有凸塊。
另外,本實施例之步驟e,為對複數導腳13進行全蝕刻處理,開口4的數量為四,全蝕刻處理為將四預去除區132全部蝕刻而形成四開口4,因樹酯封體3不會被蝕刻而形成在各開口4底部,使得各開口4為一凹口。
請參考圖18至圖23所示,係本發明導線架的製作方法之另一步驟,圖18至圖23之實施例與圖1至圖13之實施例大致相同,圖18至圖23之實施例與圖1至圖13之實施例不同之處在於步驟b之後的步驟不同。
進一步說明如下,第一、圖18之步驟a與圖1之步驟a相同,如圖2至圖5及前述說明所示;第二、圖18之步驟b與圖1之步驟b相同,如圖6至圖7、圖19及前述說明所示。
第三、如圖18之步驟f、圖19至圖20所示,對複數導腳13進行一切割處理,以令晶片座11與複數導腳13之間設有複數開口4而彼此斷開。
另外,本實施例之步驟f中,開口4的數量為四,切割處理為將四預去除區132全部切除而形成四開口4,同時部分膠帶2也會跟預去除區132一起被切除,使得各開口4為一貫通口。
再者,膠帶2貼附於導線架1的頂面14上,讓切割處理進行時,複數導腳13能夠被膠帶2黏貼固定,進而避免導腳13被刀具擠壓變形,且每一導腳13在預去除區132中突伸有支撐凸塊133,使各導腳13經由支撐凸塊133而增加厚度及結構強度,讓預去除區132被切除時,各導腳13具有較佳地結構強度而能抵抗切割變形,以達到本發明導線架的製作方法具有避免導腳13變形之功效。
第四、如圖18之步驟g、圖21所示,對底面15進行一壓注樹酯處理,以令凹陷區151及複數開口4填充有一樹酯封體3。
又,膠帶2貼附於導線架1的頂面14上,讓壓注樹酯處理進行時,複數導腳13能夠被膠帶2黏貼固定,進而避免導腳13被樹酯擠壓變形,防止原本應該被樹酯覆蓋的導腳13發生外露的溢膠現象,以達到本發明導線架的製作方法具有避免導腳13變形及防止溢膠之功效。
其中,樹酯封體3穩固地披覆在凹陷區151的表面,進而讓連接框12與複數導腳13被樹酯封體3所封裝,僅連接框12與複數導腳13的頂面(被膠帶2貼附)、複數引腳墊131與複數定位塊123裸露出樹酯封體3。
第五、如圖18之步驟h、圖22至圖23所示,將貼附於頂面14的該膠帶2去除,即完成本發明封裝導線架。
相較下,圖1之封裝導線架的製作方法採用先進行壓注樹酯處理,再進行切割處理或全蝕刻處理;圖18之封裝導線架的製作方法採用先進行切割處理,再進行壓注樹酯處理,但無論壓注樹酯處理先進行或後進行,膠帶2貼附於導線架1的頂面14皆具備有避免導腳13變形及防止溢膠之功效。
綜上所述,本發明之封裝導線架的製作方法,亦未曾見於同類產品及公開使用,並具有產業利用性、新穎性與進步性,完全符合專利申請要件,爰依專利法提出申請,敬請詳查並賜准本案專利,以保障發明人之權利。
10:半成品 1:導線架 11:晶片座 111:側邊 112:角隅 12:連接框 121:障礙桿 122:聯結桿 123:定位塊 13:導腳 131:引腳墊 132:預去除區 133:支撐凸塊 14:頂面 15:底面 151:凹陷區 2:膠帶 3:樹酯封體 4:開口 s:間距 步驟a~h
圖1 係本發明導線架的製作方法之步驟流程圖。
圖2 係本發明導線架之俯視示意圖。
圖3 係本發明導線架之立體示意圖。
圖4 係本發明導線架之局部放大立體圖。
圖5 係本發明導線架之局部剖面示意圖。
圖6 係本發明膠帶貼附於頂面之立體示意圖。
圖7 係本發明膠帶貼附於頂面之剖面示意圖。
圖8 係本發明凹陷區填充有樹酯封體之立體示意圖。
圖9 係本發明凹陷區填充有樹酯封體之剖面示意圖。
圖10 係本發明欲對複數導腳進行切割處理之剖面示意圖。
圖11 係本發明晶片座與複數導腳之間設有複數開口之俯視示意圖。
圖12 係本發明晶片座與複數導腳之間設有複數開口之立體示意圖。
圖13 係本發明晶片座與複數導腳之間設有複數開口之剖面示意圖。
圖14 係本發明欲對複數導腳進行全蝕刻處理之立體示意圖。
圖15 係本發明欲對複數導腳進行全蝕刻處理之剖面示意圖。
圖16 係本發明晶片座與複數導腳之間設有複數開口另一實施例之立體示意圖。
圖17 係本發明晶片座與複數導腳之間設有複數開口另一實施例之剖面示意圖。
圖18 係本發明導線架的製作方法之另一步驟流程圖。
圖19 係本發明欲對複數導腳進行切割處理另一實施例之剖面示意圖。
圖20 係本發明晶片座與複數導腳之間設有複數開口又一實施例之剖面示意圖。
圖21 係本發明凹陷區及複數開口填充有樹酯封體之剖面示意圖。
圖22 係本發明將貼附於頂面的膠帶去除之立體示意圖。
圖23 係本發明將貼附於頂面的膠帶去除之剖面示意圖。
a~e:步驟

Claims (10)

  1. 一種封裝導線架的製作方法,其步驟包括: a)提供一導線架,該導線架具有一晶片座、圍設於該晶片座周圍的一連接框及跨接在該晶片座與該連接框之間的複數導腳,該導線架具有一頂面及一底面,該底面在該連接框與該複數導腳的位置處形成有一凹陷區; b)提供一膠帶,將該膠帶貼附於該頂面; c)對該底面進行一壓注樹酯處理,以令該凹陷區填充有一樹酯封體;以及 e)對該複數導腳進行一切割處理或一全蝕刻處理,以令該晶片座與該複數導腳之間設有複數開口而彼此斷開。
  2. 如請求項1所述之封裝導線架的製作方法,其更包括在c)步驟之後或e)步驟之後的一步驟d),步驟d)中,將貼附於該頂面的該膠帶去除。
  3. 如請求項1所述之封裝導線架的製作方法,其中步驟a)中,該晶片座具有四側邊及四角隅,該連接框包含有圍設在該四側邊外周緣的四障礙桿及跨接在該四角隅與各相鄰二該障礙桿的交接處之間的四聯結桿,該複數導腳跨接在該四側邊與該四障礙桿之間,該複數導腳與該四聯結桿之間具有複數間距,步驟c)中,該複數間距填充有該樹酯封體。
  4. 如請求項3所述之封裝導線架的製作方法,其中步驟a)中,該複數導腳鄰近該四障礙桿的一端突伸有複數引腳墊,及另一端設有並列在該四側邊一側的四預去除區,步驟e)中,開口的數量為四,該全蝕刻處理為將該四預去除區全部蝕刻而形成該四開口。
  5. 如請求項3所述之封裝導線架的製作方法,其中步驟a)中,該複數導腳鄰近該四障礙桿的一端突伸有複數引腳墊,及另一端設有並列在該四側邊一側的四預去除區與突伸有位在該四預去除區中的複數支撐凸塊,步驟e)中,開口的數量為四,該切割處理為將該四預去除區全部切除而形成該四開口。
  6. 如請求項3所述之封裝導線架的製作方法,其中步驟a)中,該導線架由對一金屬基板進行一蝕刻處理、一粗化處理及一電鍍處理所製成,該蝕刻處理為對該金屬基板的頂面與底面蝕刻形成該間距及底面蝕刻形成該凹陷區,該粗化處理為將該導線架的表面粗化,該電鍍處理為對該晶片座及該複數導腳鍍銀,或對該導線架的全部表面鍍鎳/鈀/金或鎳/金。
  7. 一種封裝導線架的製作方法,其步驟包括: a)提供一導線架,該導線架具有一晶片座、圍設於該晶片座周圍的一連接框及跨接在該晶片座與該連接框之間的複數導腳,該導線架具有一頂面及一底面,該底面在該連接框與該複數導腳的位置處形成有一凹陷區; b)提供一膠帶,將該膠帶貼附於該頂面; f)對該複數導腳進行一切割處理,以令該晶片座與該複數導腳之間設有複數開口而彼此斷開; g)對該底面進行一壓注樹酯處理,以令該凹陷區及該複數開口填充有一樹酯封體;以及 h)將貼附於該頂面的該膠帶去除。
  8. 如請求項7所述之封裝導線架的製作方法,其中步驟a)中,該晶片座具有四側邊及四角隅,該連接框包含有圍設在該四側邊外周緣的四障礙桿及跨接在該四角隅與各相鄰二該障礙桿的交接處之間的四聯結桿,該複數導腳跨接在該四側邊與該四障礙桿之間,該複數導腳與該四聯結桿之間具有複數間距,步驟g)中,該複數間距填充有該樹酯封體。
  9. 如請求項8所述之封裝導線架的製作方法,其中步驟a)中,該複數導腳鄰近該四障礙桿的一端突伸有複數引腳墊,及另一端設有並列在該四側邊一側的四預去除區與突伸有位在該四預去除區中的複數支撐凸塊,步驟f)中,開口的數量為四,該切割處理為將該四預去除區全部切除而形成該四開口。
  10. 如請求項8所述之封裝導線架的製作方法,其中步驟a)中,該導線架由對一金屬基板進行一蝕刻處理、一粗化處理及一電鍍處理所製成,該蝕刻處理為對該金屬基板的頂面與底面蝕刻形成該間距及底面蝕刻形成該凹陷區,該粗化處理為將該導線架的表面粗化,該電鍍處理為對該晶片座及該複數導腳鍍銀,或對該導線架的全部表面鍍鎳/鈀/金或鎳/金。
TW110133041A 2021-09-06 2021-09-06 封裝導線架的製作方法 TWI758227B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110133041A TWI758227B (zh) 2021-09-06 2021-09-06 封裝導線架的製作方法
CN202210500766.0A CN115763262A (zh) 2021-09-06 2022-05-09 封装导线架的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110133041A TWI758227B (zh) 2021-09-06 2021-09-06 封裝導線架的製作方法

Publications (2)

Publication Number Publication Date
TWI758227B true TWI758227B (zh) 2022-03-11
TW202312286A TW202312286A (zh) 2023-03-16

Family

ID=81710725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110133041A TWI758227B (zh) 2021-09-06 2021-09-06 封裝導線架的製作方法

Country Status (2)

Country Link
CN (1) CN115763262A (zh)
TW (1) TWI758227B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170457A (ja) * 1988-12-22 1990-07-02 Hitachi Cable Ltd 半導体装置用リードフレームとそれに使用される押えテープ
US5633205A (en) * 1994-08-11 1997-05-27 Shinko Electric Industries Co., Ltd. Lead frame and process of producing such a frame
TW548814B (en) * 2002-04-02 2003-08-21 Siliconware Precision Industries Co Ltd Lead frame for tape carrier package
CN1452229A (zh) * 2003-05-15 2003-10-29 王鸿仁 影像传感器单层导线架二次半蚀刻制备方法及其封装结构
US20090236713A1 (en) * 2008-03-19 2009-09-24 Freescale Semiconductor, Inc. Semiconductor integrated circuit package and method of packaging semiconductor integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170457A (ja) * 1988-12-22 1990-07-02 Hitachi Cable Ltd 半導体装置用リードフレームとそれに使用される押えテープ
US5633205A (en) * 1994-08-11 1997-05-27 Shinko Electric Industries Co., Ltd. Lead frame and process of producing such a frame
TW548814B (en) * 2002-04-02 2003-08-21 Siliconware Precision Industries Co Ltd Lead frame for tape carrier package
CN1452229A (zh) * 2003-05-15 2003-10-29 王鸿仁 影像传感器单层导线架二次半蚀刻制备方法及其封装结构
US20090236713A1 (en) * 2008-03-19 2009-09-24 Freescale Semiconductor, Inc. Semiconductor integrated circuit package and method of packaging semiconductor integrated circuit

Also Published As

Publication number Publication date
TW202312286A (zh) 2023-03-16
CN115763262A (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
US7671451B2 (en) Semiconductor package having double layer leadframe
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
TWI455213B (zh) 無外引腳封裝結構及其製作方法
JP2002134676A (ja) リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
TWI455269B (zh) 晶片封裝結構及其製作方法
US20080188039A1 (en) Method of fabricating chip package structure
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
JP2014526793A (ja) 島プレパック成形化合物でリードフレーム構造を順次エッチングおよびめっき及びその製造方法
US7208817B2 (en) Semiconductor device
JP2006100636A (ja) 半導体装置の製造方法
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
JP7030481B2 (ja) 樹脂封止金型および半導体装置の製造方法
TWM531057U (zh) 預成形封裝導線架
CN108198790A (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
TWI758227B (zh) 封裝導線架的製作方法
US10290593B2 (en) Method of assembling QFP type semiconductor device
JP4467903B2 (ja) 樹脂封止型半導体装置
CN108198804A (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
US20090252931A1 (en) Reinforced assembly carrier and method for manufacturing the same as well as method for manufacturing semiconductor packages
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법