CN103021879B - 无外引脚半导体封装构造及其制造方法与导线架条 - Google Patents

无外引脚半导体封装构造及其制造方法与导线架条 Download PDF

Info

Publication number
CN103021879B
CN103021879B CN201210581590.2A CN201210581590A CN103021879B CN 103021879 B CN103021879 B CN 103021879B CN 201210581590 A CN201210581590 A CN 201210581590A CN 103021879 B CN103021879 B CN 103021879B
Authority
CN
China
Prior art keywords
against corrosion
metal cladding
lead frame
manufacture method
semiconductor packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210581590.2A
Other languages
English (en)
Other versions
CN103021879A (zh
Inventor
叶勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Riyuexin Semiconductor Kunshan Co ltd
Original Assignee
Advanced Semiconductor Engineering Kunshan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Kunshan Inc filed Critical Advanced Semiconductor Engineering Kunshan Inc
Priority to CN201210581590.2A priority Critical patent/CN103021879B/zh
Publication of CN103021879A publication Critical patent/CN103021879A/zh
Application granted granted Critical
Publication of CN103021879B publication Critical patent/CN103021879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种无外引脚半导体封装构造及其制造方法与导线架条，制造方法是提供一导线架条，包含数条连接支架、数个导线架单元、一内抗蚀预镀金属层及一外抗蚀预镀金属层；每一导线架单元具有数个接点，且内抗蚀预镀金属层覆盖接点及连接支架的一内表面，外抗蚀预镀金属层覆盖接点的一外表面并裸露连接支架的一外表面以定义一切割道；提供一芯片，并将芯片固定在导线架单元的区域内；利用数个电性连接元件连接芯片与接点上的内抗蚀预镀金属层；利用一封装胶材包覆芯片、电性连接元件及内抗蚀预镀金属层；蚀刻切割道，以形成一蚀刻槽，蚀刻槽裸露出内抗蚀预镀金属层；及切割位在切割槽的内抗蚀预镀金属层及封装胶材，以分离成数个封装构造。

Description

无外引脚半导体封装构造及其制造方法与导线架条
技术领域
本发明是有关于一种无外引脚半导体封装构造及其制造方法与导线架条，特别是有关于一种具有一内、外抗蚀预镀金属层的一导线架条，在制造流程中，预先蚀刻一蚀刻槽以利保护切割治具及增加切割效率及封装构造品质的无外引脚半导体封装构造及其制造方法与导线架条。
背景技术
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，而这些封装构造通常是选用导线架(leadframe)或封装基板(substrate)来做为承载芯片的载板(carrier)，其中常见使用导线架的封装构造例如为小外型封装构造(small outline package，SOP)、四方扁平封装构造(quad flat package，QFP)、四方扁平无外引脚封装构造(quad flat no-leadpackage，QFN)或小外形无外引脚半导体封装构造(small outline no-lead，SON)等。
一般现有四方扁平无外引脚封装构造(QFN)或小外形无外引脚半导体封装构造(SON)的制造流程上，其中一无外引脚半导体封装构造主要包含由一金属板形成的一导线架条、一芯片、数条导线及一封装胶体。在制造流程上，首先准备一金属板，其是一平坦且未加工过的金属板体，接着，对所述金属板的一第一表面进行第一次半蚀刻(half-etching)作业，因而形成一芯片承座及数个内延伸脚的预设凸岛状构形，其中所述数个内延伸脚以单组或多组方式环绕排列在所述芯片承座的周围。在第一次半蚀刻作业后，对所述金属板的第二表面进行第二次半蚀刻(half-etching)作业，因而使所述芯片承座及所述内延伸脚的凸岛状构形彼此分离，因而形成一四方扁平无外引脚型的导线架条(leadframe strip)或小外形无外引脚型的导线架条，其中每一内延伸脚的底部对应蚀刻出一外接点，同时各二相邻导线架的相邻内延伸脚暂时以一切割道连接框条连接在一起。
在完成二次半蚀刻作业后，将所述芯片固定在所述芯片承座上，且利用所述数条导线或数个凸块进行打线作业，以将所述芯片上的数个接垫分别电性连接到所述数个内延伸脚上。在打线作业后，另利用所述封装胶体进行封胶作业，以包埋保护所述芯片、所述数条导线或数个凸块及所述金属板的第一表面侧，所述封装胶体将裸露出突出状的所述外接点(及芯片承座)。
在封胶作业后，利用切割刀具至少切除大部份的所述切割道连接框条，如此使各二相邻封装构造彼此分离，以完成数个无外引脚半导体封装构造的制造过程，其中所述封装胶体的下表面裸露出所述外接点的下表面，其可做为输入/输出端子。另外，一小部分的内延伸脚会对应所述外接点而裸露在所述封装胶体的各侧表面上。
在上述无外引脚半导体封装构造(四方扁平无外引脚封装构造或小外形无外引脚半导体封装构造)中，在切割成型时，由于切割刀具与金属摩擦，进而延展产生毛边(bur)，相邻引脚的毛边若意外相接触则会导致内延伸引脚之间的桥接现象，并为了防止此现象发生，必须降低切割速度，但也因此导致切割效率降低；再者，切割刀具与金属基材之间的摩擦也容易加速切割刀具的耗损。
故，有必要提供一种无外引脚半导体封装构造及其制造方法与导线架条，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种无外引脚半导体封装构造及其制造方法与导线架条，以解决现有技术所存在的切割过程所产生的问题，并利用预镀层的抗蚀性以减少制作过程的的数道工艺。
本发明的主要目的在于提供一种无外引脚半导体封装构造及其制造方法与导线架条，其可以避免切割刀具与金属过度摩擦，进而产生延展而导致内延伸引脚之间的桥接现象，还可以使切割刀具免于因摩擦过度而容易损坏，进而提高切割效率。
本发明的次要目的在于提供一种无外引脚半导体封装构造及其制造方法与导线架条，其可以利用预镀层的抗蚀性以减少制作过程的的数道工艺。
为达成本发明的前述目的，本发明一实施例提供一种无外引脚半导体封装构造的制造方法，其中所述制造方法包含步骤：(a)提供一导线架条，包含一外框、数条连接支架、数个导线架单元、一内抗蚀预镀金属层及一外抗蚀预镀金属层；每一所述导线架单元具有数个接点，且所述内抗蚀预镀金属层覆盖所述接点及连接支架的一内表面，所述外抗蚀预镀金属层覆盖所述接点的一外表面并裸露所述连接支架的一外表面以定义一切割道；(b)提供一芯片，并将所述芯片固定在所述导线架单元的区域内；(c)利用数个电性连接元件来电性连接所述芯片与所述接点上的内抗蚀预镀金属层；(d)利用一封装胶材来包覆所述芯片、所述电性连接元件以及所述内抗蚀预镀金属层；(e)蚀刻所述切割道，以形成一蚀刻槽，所述蚀刻槽裸露出所述内抗蚀预镀金属层；及(f)切割位在所述切割槽的内抗蚀预镀金属层及封装胶材，以分离成数个无外引脚半导体封装构造。
再者，本发明另一实施例提供一种无外引脚半导体封装构造的导线架条，其中所述导线架条包含一外框、数条连接支架、数个导线架单元、一内抗蚀预镀金属层及一外抗蚀预镀金属层。所述数条连接支架交错排列在所述外框的范围内。所述数个导线架单元排列在所述连接支架定义的空间内，每一所述导线架单元包含数个接点。所述数个接点连接在所述连接支架上。所述内抗蚀预镀金属层覆盖所述接点及连接支架的一内表面。所述外抗蚀预镀金属层覆盖所述接点的一外表面，并裸露所述连接支架的一外表面以定义一切割道。
另外，本发明又一实施例提供一种无外引脚半导体封装构造，其中所述无外引脚半导体封装构造包含一导线架单元、一芯片、数个电性连接元件及一封装胶材。所述导线架单元包含数个接点、一内抗蚀预镀金属层及一外抗蚀预镀金属层。所述内抗蚀预镀金属层覆盖所述接点的一内表面。所述外抗蚀预镀金属层覆盖所述接点的一外表面。所述芯片固定在所述导线架单元的区域内。所述数个电性连接元件电性连接所述芯片至所述接点上的内抗蚀预镀金属层。所述一封装胶材包覆所述芯片、所述电性连接元件以及所述内抗蚀预镀金属层，以构成一无外引脚半导体封装构造，其中所述封装胶材裸露每一所述接点的外抗蚀预镀金属层及至少一蚀刻凹陷侧面。
与现有技术相比较，本发明的无外引脚半导体封装构造及其制造方法与导线架条，这样不但可避免切割刀具与金属过度摩擦，进而产生延展而导致内延伸引脚之间的桥接现象，还可以使切割刀具免于因摩擦过度而容易损坏，进而提高切割效率；再者，亦可以利用预镀层的抗蚀性以减少制作过程的的数道工艺。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1是本发明一实施例无外引脚半导体封装构造的导线架条的上视立体图。
图2是本发明一实施例无外引脚半导体封装构造的导线架条的侧视剖面图。
图3是本发明一实施例无外引脚半导体封装构造的侧视剖面图。
图4是本发明另一实施例无外引脚半导体封装构造的导线架条的侧视剖面图。
图5A-5E是本发明一实施例无外引脚半导体封装构造的制造方法的步骤。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1及图2所示，本发明一实施例的无外引脚半导体封装构造的导线架条是一条状板体，其通常系由铜、铁、铝、镍或等效金属或合金所制成，并经由半蚀刻(half-etching)、冲压(punching)或其他等效方法加工形成下列细部构造，其中所述导线架条主要包含：一外框10、数条连接支架11、数个导线架单元12、一内抗蚀预镀金属层13及一外抗蚀预镀金属层14。所述数条连接支架11成十字状，交错排列在所述外框的范围内。所述数个导线架单元12排列在所述连接支架11支撑、区隔及定义的空间内，每一所述导线架单元12包含数个接点121。所述数个接点121连接在所述连接支架11上。所述抗蚀预镀金属层13覆盖所述接点121及所述连接支架11的一内表面。所述外抗蚀预镀金属层14覆盖所述接点121的一外表面，并裸露所述连接支架11的一外表面以定义一切割道111。所述导线架单元12另包含一芯片承座122，所述数个接点121排列于所述芯片承座122的周围，所述内、外抗蚀预镀金属层13、14覆盖所述芯片承座122的一内表面及一外表面。
所述内、外抗蚀预镀金属层13、14可以是镍/钯/金(Ni-Pd-Au)预镀层、钯/金(Pd-Au)预镀层或金预镀层。所述内、外抗蚀预镀金属层13、14除了抗蚀刻的目的之外，其还可以提高所述接点121和金属导线(wire)、凸块(bump)及焊锡的结合度。在现有制作过程中，凸块区域内若形成的金太厚，则会有离子迁移(migration)的现象至焊料凸块，造成表面接合不佳；然而，在打线区域内若金过薄，则其金属线接合能力会降低，镍则会有少部分金属迁移至金，会造成打线接合度有问题。又在现有制作过程中，形成锡层，仍会有离子迁移的问题，亦会造成表面接合力不佳，使得制作成本浪费，故，镍/钯/金(Ni-Pd-Au)预镀层是在所述接点121上依序镀上镍层、钯层及金层，其可以使得所述导线架条的打线结合度可以提升。另外，所述内抗蚀预镀金属层13还可以提高所述接点121和封胶材料的结合度。
除此，所述外抗蚀预镀金属层14裸露所述连接支架11的一外表面以定义一切割道111，其作用在后文中介绍制作方法时，可以利用其抗蚀性当作一抗蚀刻掩膜，当蚀刻时可解省成本又可以简化现有蚀刻过程中需施加一图案化抗蚀刻掩膜的步骤。
请参照图3所示，本发明一实施例的无外引脚半导体封装构造，主要包含：一导线架单元12、一芯片15、数个电性连接元件16、一封装胶材17。所述导线架单元12包含数个接点121、一内抗蚀预镀金属层13及一外抗蚀预镀金属层14。所述内抗蚀预镀金属层13覆盖所述接点121的一内表面。及所述外抗蚀预镀金属层14，覆盖所述接点121的一外表面。所述芯片15固定在所述导线架单元12的区域内，例如固定在所述芯片承座122上。所述数个电性连接元件16电性连接所述芯片15至所述接点121上的内抗蚀预镀金属层13。所述封装胶材17包覆所述芯片15、所述电性连接元件16以及所述内抗蚀预镀金属层13，以构成一无外引脚半导体封装构造，其中所述封装胶材17裸露每一所述接点121的外抗蚀预镀金属层14及至少一蚀刻凹陷侧面，较佳地，所述封装胶材17裸露每一所述接点121的外抗蚀预镀金属层14及两个蚀刻凹陷侧面；所述导线架单元12另包含所述芯片承座122，所述数个接点121排列于所述芯片承座122的周围，所述内、外抗蚀预镀金属层13、14覆盖所述芯片承座122的一内表面及一外表面。所述内、外抗蚀预镀金属层13、14是镍/钯/金(Ni-Pd-Au)预镀层、钯/金(Pd-Au)预镀层或金预镀层。所述内、外抗蚀预镀金属层13、14除了抗蚀刻的目的之外，其还可以提高和金属导线、凸块及焊锡的结合度。
请参照图4所示，本发明另一实施例的无外引脚半导体封装构造相似于本发明图3实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：本实施例的封装构造进一步增设一焊锡层20覆盖所述外抗蚀预镀金属层14及所述蚀刻凹陷侧面111。上述特征的优点在于：由于一小部分的所述接点121的金属基材会裸露在所述封装胶体的各侧表面上，故利用所述焊锡层20可保护裸露在所述蚀刻凹陷侧面111的所述接点121，以保护裸露的金属基材(例如铜)免于锈蚀并可提升所述接点121实施表面固定技术(SMT)时的焊锡接合性。
本发明将于下文利用图5A至5E逐一详细说明，本发明一实施例无外引脚半导体封装构造的制造方法，其主要包含下列步骤：
首先请参照图2所示，提供一导线架条，包含一外框10、数条连接支架11、数个导线架单元12、一内抗蚀预镀金属层13及一外抗蚀预镀金属层14；每一所述导线架单元12具有数个接点121，且所述内抗蚀预镀金属层13覆盖所述接点121及所述连接支架12的一内表面；所述导线架单元12另包含一芯片承座122，所述数个接点121排列于所述芯片承座122的周围，所述内、外抗蚀预镀金属层13、14分别覆盖所述芯片承座122的一内表面及一外表面。所述内、外抗蚀预镀金属层13、14是镍/钯/金(Ni-Pd-Au)预镀层、钯/金(Pd-Au)预镀层或金预镀层。所述内、外抗蚀预镀金属层13、14除了抗蚀刻的目的之外，其还可以提高和金属导线及凸块的结合度。
接着，请参照图5A所示，提供一芯片15，并将所述芯片15固定在所述导线架单元12的区域内，例如固定在所述芯片承座122上；之后，再利用数个电性连接元件15(导线或是凸块，如图5A所示为一金属导线)来电性连接所述芯片15与所述接点121上的内抗蚀预镀金属层13。
然后，请参照图5B所示，利用一封装胶材17来包覆所述芯片15、所述电性连接元件16以及所述内抗蚀预镀金属层13，所述封装胶材17例如是选自环氧树脂模造塑料，其泛指常用的封装材料，在此步骤之后，另可进行打标印字(marking)工艺，打标印字于所述封装胶材17上(未绘示)，打标印字过程可通过激光打标或油墨印字。
之后，请参照图5C所示，由于在所述接点121的外表面覆盖了所述外抗蚀预镀金属层14，裸露出所述连接支架11，其有抗蚀刻作用，故可直接利用蚀刻液蚀刻所述外抗蚀预镀金属层14所定义的所述切割道111。故在此步骤时可省下现有技术需要镀上一光刻胶膜或是置放一机械掩膜板已定义所述切割道111的步骤及材料成本。
接着，请参照图5D所示，蚀刻所述切割道111的结果是形成一蚀刻槽201，所述蚀刻槽201裸露出所述抗内蚀预镀金属层13，由于预先形成的所述蚀刻槽201已去除金属基材，故可减少此步骤之后切割刀具的磨损及增进切割工艺的效率。
最后，请参照图5E所示，利用一切割刀具30切割位在所述切割槽201的内抗蚀预镀金属层13及封装胶材17，如此使各二相邻封装构造彼此分离，以完成数个无外引脚半导体封装构造的制造过程，如图3所示。另外，在此步骤中，由于所述连接支架11已被预先蚀刻去除，故亦使得采用激光切割工艺切割所述内抗蚀预镀金属层13及封装胶材17变得可行。其中所述封装胶体的下表面裸露出所述接点121的下表面，其可做为输入/输出端子。另外，一小部分的所述接点121会裸露在所述封装胶体的各侧表面上，故可以在蚀刻步骤之后，再电镀一焊锡层20于所述外抗蚀预镀金属层14上以及所述接点121面对所述蚀刻槽201的至少一蚀刻凹陷侧面，较佳地，电镀所述焊锡层20于所述外抗蚀预镀金属层14上以及所述接点121面对所述蚀刻槽201的两个蚀刻凹陷侧面，如图4所示。所述焊锡层20例如为各种现有无铅焊锡合金。
本发明的无外引脚半导体封装构造及其制造方法与导线架条适用在任何无外引脚半导体封装构造，即可以适用于四边具有引脚的半导体封装构造，例如四方扁平无外引脚封装构造(quad flat no-lead package，QFN)，还可以适用在两边具有引脚的半导体封装构造，例如小外形无外引脚半导体封装构造(small outline no-lead，SON)，或者一边、三边具有引脚的无外引脚半导体封装构造。
如上所述，相较于现有无外引脚半导体封装构造及其制造方法与导线架条，本发明的无外引脚半导体封装构造及其制造方法与导线架条，不但可避免切割刀具与金属过度摩擦，进而产生延展而导致内延伸引脚之间的桥接现象，还可以使切割刀具免于因摩擦过度而容易损坏，进而提高切割效率；再者，亦可以利用预镀层的抗蚀性以减少制作过程的的数道工艺。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (7)

1.一种无外引脚半导体封装构造的制造方法，其特征在于：所述制造方法包含：
(a)提供一导线架条，包含一外框、数条连接支架、数个导线架单元、一内抗蚀预镀金属层及一外抗蚀预镀金属层；每一所述导线架单元具有数个接点，且所述内抗蚀预镀金属层覆盖所述接点及所述连接支架的一内表面，所述外抗蚀预镀金属层覆盖所述接点的一外表面并裸露所述连接支架的一外表面以定义一切割道；
(b)提供一芯片，并将所述芯片固定在所述导线架单元的区域内；
(c)利用数个电性连接元件来电性连接所述芯片与所述接点上的内抗蚀预镀金属层；
(d)利用一封装胶材来包覆所述芯片、所述电性连接元件以及所述内抗蚀预镀金属层；
(e)蚀刻所述切割道，以形成一蚀刻槽，所述蚀刻槽裸露出所述内抗蚀预镀金属层；及
(f)切割位在所述切割槽的内抗蚀预镀金属层及封装胶材，以分离成数个无外引脚半导体封装构造。
2.如权利要求1所述的无外引脚半导体封装构造的制造方法，其特征在于：
所述在步骤(e)及(f)之间，另包含：
(g)电镀一焊锡层于所述外抗蚀预镀金属层上以及所述接点面对所述蚀刻槽的至少一蚀刻凹陷侧面。
3.如权利要求1所述的无外引脚半导体封装构造的制造方法，其特征在于：
所述导线架单元另包含一芯片承座，所述数个接点排列于所述芯片承座的周围，所述内、外抗蚀预镀金属层分别覆盖所述芯片承座的一内表面及一外表面。
4.如权利要求1所述的无外引脚半导体封装构造的制造方法，其特征在于：
所述内、外抗蚀预镀金属层是镍/钯/金预镀层、钯/金预镀层或金预镀层。
5.如权利要求1所述的无外引脚半导体封装构造的制造方法，其特征在于：
所述制造方法在步骤(d)后另包含：
(h)打标印字于所述封装胶材上。
6.如权利要求5所述的无外引脚半导体封装构造的制造方法，其特征在于：
所述步骤(h)是通过激光打标或油墨印字。
7.如权利要求1所述的无外引脚半导体封装构造的制造方法，其特征在于：
所述步骤(f)的切割是采用切割刀或激光切割工艺。
CN201210581590.2A 2012-12-28 2012-12-28 无外引脚半导体封装构造及其制造方法与导线架条 Active CN103021879B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210581590.2A CN103021879B (zh) 2012-12-28 2012-12-28 无外引脚半导体封装构造及其制造方法与导线架条

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210581590.2A CN103021879B (zh) 2012-12-28 2012-12-28 无外引脚半导体封装构造及其制造方法与导线架条

Publications (2)

Publication Number Publication Date
CN103021879A CN103021879A (zh) 2013-04-03
CN103021879B true CN103021879B (zh) 2015-09-09

Family

ID=47970341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210581590.2A Active CN103021879B (zh) 2012-12-28 2012-12-28 无外引脚半导体封装构造及其制造方法与导线架条

Country Status (1)

Country Link
CN (1) CN103021879B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730441A (zh) * 2013-12-16 2014-04-16 上海凯虹科技电子有限公司 引线框架以及使用该引线框架的半导体器件的封装方法
CN109346454B (zh) * 2018-11-08 2023-12-15 嘉盛半导体(苏州)有限公司 引线框架条、半导体封装方法、半导体封装结构及其单元
TWI757859B (zh) * 2020-03-27 2022-03-11 美商矽成積體電路股份有限公司 封裝結構的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131979A (zh) * 2006-08-22 2008-02-27 南茂科技股份有限公司 电镀于封胶内的无外引脚半导体封装构造及其制造方法
CN101533825A (zh) * 2008-03-14 2009-09-16 日月光半导体制造股份有限公司 半导体封装结构及其工艺与表面粘着型半导体封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131979A (zh) * 2006-08-22 2008-02-27 南茂科技股份有限公司 电镀于封胶内的无外引脚半导体封装构造及其制造方法
CN101533825A (zh) * 2008-03-14 2009-09-16 日月光半导体制造股份有限公司 半导体封装结构及其工艺与表面粘着型半导体封装结构

Also Published As

Publication number Publication date
CN103021879A (zh) 2013-04-03

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
CN101273452B (zh) 半导体器件封装
CN103155136B (zh) Ic封装件的分离
US20050218499A1 (en) Method for manufacturing leadless semiconductor packages
CN101553920B (zh) 方型扁平无引线封装及其方法
JP6370071B2 (ja) 半導体装置及びその製造方法
CN102214631A (zh) 用于半导体装置的引线框
CN104916606A (zh) 半导体装置及其制造方法
CN109065519B (zh) 一种半导体芯片封装器件
JP5278037B2 (ja) 樹脂封止型半導体装置
US20020149090A1 (en) Lead frame and semiconductor package
CN103021879B (zh) 无外引脚半导体封装构造及其制造方法与导线架条
CN103021892B (zh) 无外引脚半导体封装构造及其制造方法与导线架条
CN202003988U (zh) 四方扁平无外引脚封装构造及其导线架条
CN101325190A (zh) 导线架上具有图案的四方扁平无引脚封装结构
CN109037077A (zh) 一种半导体芯片封装方法
CN210467822U (zh) 一种双面芯片封装结构
CN101325191B (zh) 芯片上具有图案的四方扁平无引脚封装方法
CN115995440A (zh) 半导体封装结构及其制造方法
CN109065518A (zh) 一种半导体芯片封装阵列
CN101944520A (zh) 半导体封装结构与半导体封装工艺
CN109037183A (zh) 一种半导体芯片封装阵列和半导体芯片封装器件
CN203260571U (zh) 无外引脚半导体封装构造及导线架条
CN104681449A (zh) 带有光学检查特征的无引线半导体封装
CN103107145A (zh) 半导体封装件、预制导线架及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215341 No. 497, Huangpujiang South Road, Qiandeng Town, Kunshan City, Suzhou City, Jiangsu Province

Patentee after: Riyuexin semiconductor (Kunshan) Co.,Ltd.

Address before: 215341 No. 373, Songnan Road, Qiandeng Town, Kunshan City, Suzhou City, Jiangsu Province

Patentee before: ADVANCED SEMICONDUCTOR ENGINEERING (KUNSHAN) Ltd.

CP03 Change of name, title or address