CN101477972A - 引线框、具备引线框的电子元器件及其制造方法 - Google Patents

引线框、具备引线框的电子元器件及其制造方法 Download PDF

Info

Publication number
CN101477972A
CN101477972A CNA2008101617431A CN200810161743A CN101477972A CN 101477972 A CN101477972 A CN 101477972A CN A2008101617431 A CNA2008101617431 A CN A2008101617431A CN 200810161743 A CN200810161743 A CN 200810161743A CN 101477972 A CN101477972 A CN 101477972A
Authority
CN
China
Prior art keywords
terminal
lead frame
splicing ear
ear portion
electronic devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101617431A
Other languages
English (en)
Inventor
福田敏行
富田佳宏
梅田尚
矢口安武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101477972A publication Critical patent/CN101477972A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85095—Temperature settings
    • H01L2224/85099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Abstract

本发明涉及引线框、具备引线框的电子元器件及其制造方法。电子元器件包括：裸芯片连接盘，装载元件；第一连接端子部，设在裸芯片连接盘的周围，底面成为外部端子；第二连接端子部，配置在裸芯片连接盘的周围，并与裸芯片连接盘电绝缘，顶面成为外部端子；弯曲部，在第一连接端子部和第二连接端子部之间，连接第一连接端子部和第二连接端子部，以及外框，弯曲部在相对于裸芯片连接盘的面的垂直方向被弯曲加工，在外框之内形成多个相邻的电子元器件区域，电子元器件区域是包括裸芯片连接盘、第一连接端子部及第二连接端子部的区域，相邻的多个电子元器件区域通过第一或第二连接端子部连接，在引线框不形成包围、连结并固定电子元器件区域的分离框。

Description

引线框、具备引线框的电子元器件及其制造方法
技术领域
本发明涉及引线框、具有引线框的电子元器件及其制造方法，尤其涉及用于元件的封装中的内部布线的、用于连接所述元件和外部的布线的引线框、具有引线框的电子元器件及其制造方法。
背景技术
近几年，随着移动电话、DVD设备及数字电视等数字家电产品的小型化、高性能化、以及多功能化，对于在数字家电产品中使用的半导体装置或电子元器件要求薄型化、小型化、以及高密度化，和对于在半导体装置或电子元器件中使用的封装要求低成本化。
作为在半导体装置或电子元器件中使用的封装，例如，具有使用将数层的半导体芯片或电子元器件进行层叠的多层布线衬底的封装。
图1是使用了将元件层叠后的多层布线衬底的封装800的剖面图。
封装800由金属细线806、密封树脂807、元件809、布线衬底813、和外部端子816构成。
布线衬底813由多层组成，层内具有多层的内部布线层817及多个通孔819。在此，内部布线层817与被导通的孔、即通孔819相连接。
元件809被层叠在布线衬底813的顶面。
外部端子816在布线衬底813的表面作为上下端子被形成。例如，外部端子816为焊锡凸点。而且，外部端子816通过通孔819与内部布线层817为电气连接。
例如，元件809为半导体芯片。元件809通过金属细线806与内部布线层817为电气连接。而且，布线衬底813表面的元件809和金属细线806被密封树脂807覆盖。在密封树脂807的周围的布线衬底813表面形成成为上端子的外部端子816。
然而，在有机衬底的情况下，虽然布线衬底813在布线的拉线的自由度上有利，但是与引线框相比，在耐湿性等连接可靠性上不如引线框。而且，在使用多层布线衬底的情况下，成本变高等难以谋求低成本化。
于是，关于使用引线框的、具有上下的外部端子的封装，提出了各种各样的提案(例如，专利文献1～3)。
在专利文献1中，使用引线框或者布线衬底，在封装的底面形成成为外部端子的端子，并在端子的顶面形成钉头凸点。而且，提出了通过露出在封装的顶面形成的钉头凸点的前端，使钉头凸点的前端成为封装的顶面的外部端子的、具有上下端子的半导体装置的封装及制造方法的提案。
在专利文献2中，在胶带上配置并固定L字型的引线部。在此引线部的上面装载半导体芯片。引线部及半导体芯片用树脂被密封。而且，提出了具有通过从被密封的树脂露出引线的上部和下部，使其成为封装的上下端子的外部端子的半导体装置的封装的提案。
在专利文献3中，提出了使用引线框来具备上下端子的半导体装置的封装的提案。并且，封装的上方的外部端子是在相当于半导体装置的区域里，断开端子之后进行加工的构成。
专利文献1：日本特开2007—27526号公报
专利文献2：日本特许3388609号公报
专利文献3：日本特开2007—141994号公报
然而，以往的封装存在以下的问题。
专利文献1中，在半导体装置的封装的底面一侧所形成的端子的顶面形成钉头凸点。但是，形成钉头凸点的端子的顶面的面积很小。而且，难以通过控制钉头凸点的高度，使从封装的顶面露出的外部端子的面积成为均等。从而，封装上部的外部端子的面积变得不均等。因此，与封装上部的外部端子相连接的衬底或元件的连接可靠性变低，强度变得不稳定。进而，在使用衬底的实施例中，在衬底内部形成用于导电的衬底内布线和通孔以及焊盘。但是，担心由于具有与衬底内布线和通孔以及焊盘相连接的多个连接部而使可靠性降低。
在专利文献2中，L字型引线部在半导体装置的封装内沿垂直方向直线贯穿而形成。在封装上层叠有多个封装或元件。封装和在其之上的多个封装或元件通过L字型引线部被层叠，并且，通过L字型引线部被电气连接。因为将封装或元件层叠，并电气连接的是L字型引线部，所以L字型引线部由如金属般的较硬的材料形成。为此，不能缓和施加在L字型引线部的弯曲应力或热应力，封装或元件被层叠后的产品的连接可靠性明显降低。而且，由于所有的被层叠的封装的L字型引线部在层叠方向被配置于同样位置，所以被层叠的封装的L字型引线部、即端子位置的设计变更非常困难。
在专利文献3中，公开了关于成为上下端子的外部端子的加工。然而，封装上方的外部端子在相当于半导体装置的区域中断开引线框之后被加工。加工后，封装上方的端子悬空，由于上方的端子的先端成为开放端，所以装配困难。即，不容易制造。而且，因为成为被树脂密封的封装的外部端子的上方的端子没有被固定，所以担心会被树脂埋没。并且，关于由树脂密封这一点，没有详细公开实际的制造方法。
在此，使用QFN(Quad Flat Non—Lead Package：无引线方形扁平封装)对有关一般的引线框进行说明。
图2是表示被用于共同密封成型用QFN的一般的引线框的图。在此，所谓QFN是半导体芯片等元件与金属引线以金属线结合被连接，来自模制后的模具体的引线作为用于装配的外部端子在封装的四个侧面、底面、或者在底面的各个边处只有一列的半导体装置的封装。
图2(a)是用于QFN的一般的引线框的平面图。图2(b)是被树脂密封的、分离前的QFN的剖面图。
分离前的QFN由裸芯片连接盘903、金属细线906、密封树脂907、元件909构成。
引线框900由裸芯片连接盘903、分离框914、吊式引线915和端子916构成。
在图2(a)中，以点划线表示的区域成为一个半导体装置的区域。
引线框900被用于共同密封成型用QFN，纵横配置多个成为半导体装置的区域。
分离框914在相邻的半导体装置的区域之间的边界附近作为金属的区域被形成。分离框914与保持裸芯片连接盘903的吊式引线915及端子916相连接。
图2(b)是与引线框900的A—A′剖面对应的图。
分离前的QFN中，在裸芯片连接盘903的上面装载元件909，元件909的电极与端子916以金属细线906被电气连接。
而且，分离前的QFN中，在端子916的金属细线906被连接的一侧，元件909和金属细线906被密封树脂907覆盖。
在QFN沿着分离线908，分离框914以刀具被切割。但是，在用刀具来切割分离框914之时，由于分离框914全是金属，所以会给刀具施加负荷。为此，存在因发生刀具的损坏等使刀具的寿命缩短，而花费不必要的成本的问题。而且，在用刀具切割分离框914之后的切割面会产生金属毛刺。因此，在相邻的端子916引发接触不良等可靠性降低的问题。
发明内容
本发明是鉴于上述问题所做出的发明，目的在于提供一种能够在防止可靠性的降低的同时，容易制造且可以低成本化的引线框、电子元器件及其制造方法。
为了解决上述问题，涉及本发明的引线框用于元件的封装的内部布线，并用于连接所述元件和外部的布线，其特征在于，所述引线框包括：外框；以及电子元器件区域，在所述外框之内相邻，各个电子元器件区域包括：裸芯片连接盘，装载所述元件；第一连接端子部，被配置在所述裸芯片连接盘的周围，并与所述裸芯片连接盘电绝缘，其底面成为外部端子；第二连接端子部，被配置在所述裸芯片连接盘的周围，并与所述裸芯片连接盘电绝缘，其顶面成为外部端子；以及弯曲部，在所述第一连接端子部和所述第二连接端子部之间，连接所述第一连接端子部和所述第二连接端子部，所述弯曲部向相对于所述裸芯片连接盘的面垂直的方向被弯曲加工，相邻的多个所述电子元器件区域通过第一或者第二连接端子部连接，在所述引线框中，不形成包围、连结并固定所述电子元器件区域的分离框。
而且，所述第二连接端子部的顶面的位置也可以比所述第一连接端子部及所述裸芯片连接盘的顶面还高。
依此构成，由于具有弯曲部，并通过对弯曲部进行弯曲加工，所以能够容易地调节成为外部端子的第二连接端子部的高度，从而能够不使用布线衬底而以一个引线框来实现具有上下的外部端子的引线框。而且，由于可以自由地设计外部端子的位置/面积，所以能够确保设计的多样性。并且，由于在多个电子元器件区域的边界没有分离框，所以在按每个电子元器件区域来切割引线框之时，能够大幅度的消减对切割刀的负荷，并能够延长切割刀的寿命。同时，由于在多个电子元器件区域的边界没有分离框，因此与具有分离框的以往的引线框不同，能够大幅度减小依据切割刀的金属切割面，从而能够防止在切割相邻的电子元器件区域之后的截面的因为金属毛刺而引起的接触不良。据此，能够在实现防止可靠性的降低的同时，来实现容易制造且可以低成本化的引线框。
而且，也可以为所述弯曲部的厚度比所述第二连接端子部的厚度薄，所述弯曲部连接到所述第二连接端子部的下部而形成。
并且，也可以为所述弯曲部的厚度是所述第二连接端子部的厚度的一半以下。
依此构成，由于与第二连接端子相连接的弯曲部容易被弯曲加工，所以能够容易地调节成为外部端子的第二连接端子的高度。
而且，也可以为所述弯曲部的厚度比所述第一连接端子部的厚度薄，所述弯曲部连接到所述第一连接端子部的上部而形成。
并且，也可以为所述弯曲部的厚度是所述第一连接端子部的厚度的一半以下。
依此构成，由于与第一连接端子相连接的弯曲部容易被弯曲加工，所以能够容易地调节成为外部端子的第二连接端子的高度。
而且，也可以为所述第一连接端子部的底面和所述外框的底面粘着在胶带上而被固定。
依此构成，由于引线框的底面，即、第一连接端子的底面以及外框的底面在固定胶带上被保持从而被固定，因此不仅能够稳定地搬运引线框，还能够稳定地进行电子元器件的装配工序。
而且，为了解决上述问题，涉及本发明的电子元器件具有以下特征，包括：权利要求1～7中任一项所记载的所述引线框；以及具有电极的元件，该元件装载于所述引线框的所述裸芯片连接盘上，所述电极与所述第一连接端子部的顶面通过金属布线电连接，所述引线框和所述元件被树脂覆盖而被密封，所述第一连接端子部的底面从所述树脂露出。
依此构成，由于具有弯曲部，并通过对弯曲部进行弯曲加工，所以能够容易地调节成为外部端子的第二连接端子部的高度，从而能够不使用布线衬底而以一个引线框来实现具有上下的外部端子的引线框。而且，由于可以自由地设计外部端子的位置/面积，所以能够确保设计的多样性。并且，由于在多个电子元器件区域的边界没有分离框，所以在按每个电子元器件区域来切割具有引线框的电子元器件之时，能够大幅度的消减对切割刀的负荷，并能够延长切割刀的寿命。同时，由于在多个电子元器件区域的边界没有分离框，因此与具有分离框的以往的引线框不同，能够大幅度减小依据切割刀的金属切割面，从而能够防止在切割相邻的电子元器件区域之后的剖面的因为金属毛刺而引起的接触不良。据此，能够在实现防止可靠性的降低的同时，来实现容易制造且可以低成本化的电子元器件。
而且，也可以为所述第二连接端子部的顶面从所述树脂露出。
依此构成，通过对弯曲部进行弯曲加工，从而第二连接端子部的顶面从密封树脂露出，并成为上方的外部端子。
并且，也可以为通过第二连接端子部连接相邻的多个所述电子元器件区域的连接部被切割，被切割后的所述连接部的剖面从所述树脂露出。
此时，也可以为所述弯曲部被弯曲加工，以使从所述树脂露出的被切割后的所述连接部的剖面的高度成为所述电子元器件的高度的一半。
据此，根据在与被切割后的第二连接端子相连接的连接部的上下以密封树脂夹住的层叠物效果，能够防止树脂的裂纹或在连接部的剖面产生的金属毛刺不会到达电子元器件的上下面。
而且，为了解决上述问题，涉及本发明的引线框的制造方法用于形成引线框，所述引线框用于元件的封装的内部布线、并用于连接所述元件和外部的布线，其特征在于，所述引线框的制造方法包括：成型工序，通过切削金属板，形成外框、装载所述元件的裸芯片连接盘、以及第一及第二连接端子部，该第一及第二连接端子部成为在所述裸芯片连接盘的周围与所述裸芯片连接盘连接为一体的外部端子；减薄工序，将连结部和弯曲部的厚度减薄，所述连结部连结所述第一连接端子部及所述裸芯片连接盘，所述弯曲部存在于所述第一连接端子部与所述第二连接端子部之间、并与所述第一连接端子部和所述第二连接端子部连接为一体；弯曲加工工序，将在所述减薄工序中厚度被减薄的所述弯曲部，向相对于所述裸芯片连接盘的面垂直的方向进行弯曲加工；固定工序，用胶带固定所述外框和所述第一连接端子部的下端部；以及切割工序，在所述固定工序之后，切割在所述减薄工序中厚度被减薄的所述连结部，并使所述第一连接端子部和所述裸芯片连接盘电绝缘。
据此，能够在实现防止可靠性的降低的同时，来实现容易制造且可以低成本化的制造方法。
此时，也可以为在所述减薄工序中，所述弯曲部以与所述第二连接端子部的下部相连接的形式被减薄。
此时，也可以为在所述减薄工序中，所述弯曲部以与所述第一连接端子部的上部区域相连接的形式被减薄。
此时，也可以为在所述弯曲加工工序中，通过对被减薄的所述弯曲部进行弯曲加工，从而使所述第二连接端子部的顶面的位置比所述第一连接端子部及所述裸芯片连接盘的顶面还高。
此时，也可以为在所述固定工序中，所述第二连接端子部以与所述胶带分离的悬空状态被固定。
此时，在所述成型工序中，在所述成型工序中，在所述引线框上还形成外框，该外框具有多个相邻的电子元器件区域，将所述裸芯片连接盘、所述第一连接端子部及所述第二连接端子部作为一个所述电子元器件区域，在所述外框之内，形成多个相邻的电子元器件区域，该电子元器件区域是包括所述裸芯片连接盘、所述第一连接端子部及所述第二连接端子部的区域，相邻的多个所述电子元器件区域通过第一或者第二连接端子部相连接，在所述引线框中，不形成包围、连结并固定所述电子元器件区域的分离框。
依据本发明，能够提供在防止可靠性的降低的同时，容易制造且可以低成本化的引线框、电子元器件及其制造方法。
附图说明
图1是以往的使用了将元件层叠后的多层布线衬底的封装的剖面图。
图2是表示以往的被用于共同密封成型用QFN的一般的引线框的图。
图3是表示涉及本发明的实施例1的、完工前的引线框的图。
图4是概括地表示关于涉及本发明的实施例1的、弯曲部11的弯曲加工过程的图。
图5是表示涉及本发明的实施例1的、装配工序之前的完工了的引线框1的图。
图6是用于说明使用涉及本发明实施例1的引线框而使电子元器件能够装配的装配工序的图。
图7是用于说明使用涉及本发明实施例1的引线框而使电子元器件能够装配的装配工序的图。
图8是表示涉及本发明实施例1的、装配工序之后的完工了的电子元器件的图。
图9是表示涉及本发明实施例1的、装配工序之后的完工了的电子元器件的外形的图。
图10是表示涉及本发明的实施例2的、完工前的引线框的图。
图11是表示涉及本发明实施例2的、装配工序之前的完工了的引线框的图。
图12是用于说明涉及本发明实施例2的、引线框的制造工序的图。
图13是表示涉及本发明实施例2的、装配工序之后的完工了的电子元器件的图。
图14是表示涉及本发明实施例2的、装配工序之后的完工了的电子元器件的外形的图。
附图标记说明
1、10、900 引线框
10a 金属板
2、20 外侧框架
3、30、903 裸芯片连接盘
31 辅助杆
4、60 第一端子
5、70 第二端子
6、80、806、906 金属细线
7、100、807、907 密封树脂
8 分离线
9、90、809、909 元件
11、110 弯曲部
12、120 联结部
13、130 胶带
18 冲头
21、210 电子元器件区域
41 内侧第一端子
43 外侧第一端子
51、71 内侧第二端子
53、73 外侧第二端子
81 切割刀
800 封装
816 外部端子
817 内部布线层
819 通孔
914 分离框
915 吊式引线
具体实施方式
以下，参照附图对本发明的实施例进行说明。但是，本发明不仅限定于以下的实施例。
(实施例1)
图3是表示涉及本发明的实施例1的、完工前的引线框1的图。
图3(a)是在将完工前的端子连接的状态下的引线框1的平面图。图3(b)是图3(a)在A—A′的引线框1的剖面图。图3(c)是图3(a)在B—B′的引线框1的剖面图。
如图3(a)所示，引线框1由外侧框架2、裸芯片连接盘3、第一端子4、第二端子5构成。在引线框1的底面，粘着有用于保持引线框1的胶带13。
外侧框架2是在引线框1的最外围形成的金属框架。
在外侧框架2的内部形成多个电子元器件区域21。在此，以2列×2行形成四个彼此相邻的电子元器件区域21。在各个电子元器件区域21中，在其中央形成裸芯片连接盘3，并在裸芯片连接盘3的周围形成包围状的框架的辅助杆31。在辅助杆31的周围形成被辅助杆31连接的第一端子4及第二端子5。在此，例如，外侧框架2之内的彼此相邻的电子元器件区域21通过第二端子5以连接部相连接。
另外，虽然设电子元器件区域21是以2列×2行彼此相邻而形成的，但是不言而喻，只要是以N列×M行，N、M＝2以上的任何组合所形成的都有效。而且，例如，相邻的电子元器件区域21也可以通过第一端子4以连接部相连接。
第一端子4按每个外侧框架2的内部的电子元器件区域21，在包围裸芯片连接盘3的周围的辅助杆31的周围形成。第一端子4的底面在封装之后成为外部端子。如以图3(a)的圆形区域所示的，第一端子4按每个电子元器件区域21，在辅助杆31和电子元器件区域21的边界之间形成多个行列。而且，各个行列由两个第一端子4组成，且两个第一端子4是连接形成的。
在此，在各个行列的内侧，即，将在裸芯片连接盘3一侧的第一端子4记载为内侧第一端子41，在各个行列的外侧，即，将在电子元器件区域21的边界一侧的第一端子4记载为外侧第一端子43。
另外，各个行列的两个第一端子4，即，内侧第一端子41和外侧第一端子43在后面的工序中，内侧第一端子41和外侧第一端子43的连接部分使用冲床等被切割并被分离。
而且，外侧第一端子43与外侧框架2不连接，为绝缘状态。
第二端子5按每个外侧框架2内部的电子元器件区域21，在包围裸芯片连接盘3的周围的辅助杆31的周围形成。如以图3(a)的圆形区域所示的，第二端子5和第一端子4同样，按每个电子元器件区域21，在辅助杆31和电子元器件区域21的边界之间形成多个行列。而且，各个行列由两个第二端子5组成，且两个第二端子5为连接形成的。
在此，在各个行列的内侧，即，将在裸芯片连接盘3一侧的第二端子5记载为内侧第二端子51，在各个行列的外侧，即，将在电子元器件区域21的边界一侧的第二端子5记载为外侧第二端子53。而且，将内侧第二端子51和外侧第二端子53的连接部分记载为弯曲部11。
并且，外侧框架2和外侧第二端子53通过联结部12相连接。另外，如上所述，彼此相邻的电子元器件区域21通过外侧第二端子53以连接部相连接。
而且，内侧第二端子51主要作为内部连接来使用，外侧第二端子53在封装之后作为外部端子来使用。
连接各个行列的内侧第二端子51和外侧第二端子53的弯曲部11，以及连接外侧第二端子53和外侧框架2的联结部12被弯曲加工。根据被弯曲加工后的弯曲部11和联结部12，在封装之后成为外部端子的外侧第二端子53被固定在比裸芯片连接盘3的顶面还高的位置。
而且，通过外侧第二端子53连接的外侧框架2之内的相邻的电子元器件区域21的连接部被弯曲加工。根据被弯曲加工后的连接部和弯曲部11，在封装之后成为外部端子的电子元器件区域21一侧的外侧第二端子53被固定在比裸芯片连接盘3的顶面还高的位置。在此，内侧第二端子51不根据被弯曲加工的弯曲部11变化位置，而被固定在和第一端子4大体相同的高度。并且，外侧第二端子53的高度根据对弯曲部11施行的弯曲加工的程度而被任意调节。例如，外侧第二端子53的高度根据被弯曲加工的弯曲部11，被调节成在封装以后能从封装露出的高度。
图3(b)是在图3(a)的A—A′的剖面图，表示第一端子4的剖面。图3(c)是在图3(a)的B—B′的剖面图，表示第二端子5的剖面。
从图3(b)可知，图3(a)的分离线8的部分，即，电子元器件区域21的彼此相邻的边界附近的区域是什么金属的分离框都没有的区域。在分离线8没有形成金属之情况，在以后的装配工序中，不仅没有对为了分离相邻的电子元器件区域21而进行切割时所使用的切割刀81的负荷，而且由于不产生切割之后的金属毛刺，所以发挥了很大的效果。
而且从图3(c)可知，电子元器件区域21一侧和外侧框架2一侧的、即分离线8一侧的外侧第二端子53为悬空状态。外侧第二端子53的顶面的位置比裸芯片连接盘3的顶面还高，且外侧第二端子53的底面为无接触。
而且，引线框1的底面，即，外侧框架2的底面、裸芯片连接盘3的底面、第一端子4的底面、内侧第二端子51的底面被保持并固定在胶带13上。这样，由于引线框1的底面通过胶带13而被牢固地支撑，所以在以后的装配工序中，即使外侧第二端子53悬空，也能够进行稳定的搬运或装配。
在此，胶带13由胶带底衬和在其表面的粘着层构成(未图示)。胶带13通过粘着层粘着在引线框1的底面。而且，胶带13的胶带底衬由具有能经得住装配工序的热滞后的耐热性(具体是150℃～230℃)材料组成，例如，由环氧树脂、聚酰亚胺树脂等组成。
而且，例如，引线框1的表面由镍(Ni)金属镀层、钯(Pd)金属镀层、以及金(Au)闪镀层的三层金属镀层形成。
而且，也可以对裸芯片连接盘3和第一端子4及内侧第二端子51部分施行例如Ag金属电镀，对成为外部端子的外侧第二端子53部分施行例如锡—银(Sn—Ag)、锡—铋(Sn—Bi)等焊锡金属电镀。
而且，关于镀层的厚度，例如，最好Au闪镀为0.2μm以下，Pd金属电镀为1μm以下，以及Ag金属电镀为几个μm以下。引线框1的厚度，例如，最好为50μm～200μm。
图4是概括地表示关于弯曲部11的弯曲加工过程的图。图4(a)与图3(c)的B—B′剖面图一样。在图4(a)，尤其将外侧第二端子53、内侧第二端子51、连接外侧第二端子53和内侧第二端子51的弯曲部11，和连接外侧第二端子53和外侧框架2的联结部12作为A区域部。图4(b)是表示包含弯曲加工之前的弯曲部11的A区域的状态的图，图4(c)是表示包含弯曲加工之后的弯曲部11的A区域的状态的图。
在图4(a)的状态中，连接外侧第二端子53和内侧第二端子51的弯曲部11，与连接外侧第二端子53和外侧框架2的联结部12为了能够易于弯曲加工，其厚度变薄(以下记载为减薄)。具体而言，如图4(a)所示，弯曲部11与在封装后成为外部端子的外侧第二端子53的下部相连接。同时，弯曲部11与内侧第二端子51的上部相连接。联结部12与在封装后成为外部端子的外侧第二端子53的下部相连接。同时，联结部12与外侧框架2的上部相连接。
而且，弯曲部11被减薄后的厚度比外侧第二端子53及内侧第二端子51的厚度薄，是外侧第二端子53及内侧第二端子51的厚度的一半以下。联结部12被减薄后的厚度比外侧第二端子53及外侧框架2的厚度薄，是外侧第二端子53及外侧框架2的厚度的一半以下。根据这样的设计，在以后的装配工序中被密封树脂覆盖后，成为外部端子的外侧第二端子53的顶面可以整齐地露出。
图4(c)表示弯曲部11和联结部12的弯曲加工之后的状态。
在从图4(a)的状态被加工成图4(c)的状态的情况下，由于弯曲部11及联结部12如上所述被减薄，所以比较容易进行弯曲加工。
在此，弯曲加工之后的引线框1的厚度配合树脂密封后的电子元器件的厚度来设计。即，配合树脂密封后的电子元器件的厚度来调节弯曲部11及联结部12的弯曲加工的程度。在此，例如，若设引线框1形成之前的、原来的金属板的厚度为200μm的情况下，使弯曲加工之后的引线框1的厚度在其1～3倍的200μm～600μm的厚度的范围来调节弯曲加工的程度。换句话说，树脂密封后的电子元器件的厚度能够在200μm～600μm之间自由地设计上下的外部端子的位置。
图5是表示涉及本发明的实施例1的、装配工序之前的完工后的引线框1的图。图5(a)是被装配成电子元器件之前的、装配工序前的引线框1的平面图。图5(b)是图5(a)在A—A′的引线框1的剖面图。图5(c)是图5(a)在B—B′的引线框1的剖面图。在图5中，除去了图3所示的辅助杆31。而且，在图5中，除去了连接内侧第一端子41和外侧第一端子43的部分，内侧第一端子41和外侧第一端子43被绝缘。
作为到图5为止的工序，如下所述。
首先，弯曲部11和联结部12被弯曲加工。
其次，引线框1的底面，即，外侧框架2的底面、裸芯片连接盘3的底面、第一端子4的底面、内侧第二端子51的底面被保持并固定在胶带13上(图3)。
其次，除去辅助杆31、及连接内侧第一端子41和外侧第一端子43的部分，以便成为如图5的端子分离的状态。
另外，也可以不去掉辅助杆31，而使其与引线框1内的一部分端子以连接的状态，作为电源圈被有效的利用。在此情况下，若辅助杆31与引线框1内的多个或者单个任意的端子连接，之后与元件9和金属细线6或元件9的背面电极(与裸芯片连接盘3连接的一侧)为电气连接即可。
而且，从图5(b)可知，图5(a)的分离线8的部分，即，电子元器件区域21的彼此相邻的边界附近的区域是什么金属的分离框都没有的区域。而且，从图5(c)可知，电子元器件区域21一侧和外侧框架2一侧的、即分离线8一侧的外侧第二端子53为悬空状态。外侧第二端子53的顶面的位置比裸芯片连接盘3的顶面还高，且外侧第二端子53的底面为无接触。
图6和图7是用于说明使用涉及本发明实施例1的引线框1而使电子元器件能够装配的装配工序的图。在图6和图7中，左侧表示第一端子4的装配工序，右侧表示第二端子5的装配工序。
图6(a)是表示在图5的电子元器件区域21的引线框1的平面图。
图6(b)～图6(d)和图7(e)～图7(g)是在图5(a)的A—A′和B—B′的剖面图，其表示第一端子4和第二端子5的装配工序。
如在图5所说明的，图6(b)表示完成弯曲加工和端子分离后的状态的引线框1在胶带13被固定的状态。
其次，在图6(c)的工序中，元件9被装载并粘着于裸芯片连接盘3。元件9和裸芯片连接盘3被DAF(Die Attach Film：芯片贴装薄膜)、Ag胶、环氧系的绝缘粘结材料、硅酮粘结材料、Au-Si共晶体、以及焊锡等粘着。
在此，所谓DAF是装配/层叠元件时所使用的特殊粘着薄膜。而且，元件9为有源元件、无源元件、半导体元件、MEMS及电池等，例如在此是半导体芯片。并且，元件9的厚度是30μm～150μm，尤其在半导体元件的情况下为50μm～100μm左右。
其次，在图6(d)的工序中，元件9和引线框1的端子被内部连接。即，元件9的电极部(未图示)和第一端子4的顶面以及内侧的第二端子51的顶面以金属细线6被电气连接。
在此，金属细线6是由Al、Au、或者Cu等材料组成的导线。在金属细线6的材料是由Au组成的情况下，金属细线6以超声波热压焊的方法被球焊，使用直径(φ)为φ18μm～φ30μm的导线。在金属细线6的材料是由Al组成的情况下，金属细线6以室温/超声波的方法被楔焊，使用直径(φ)为φ30μm～φ100μm的导线。在金属细线6的材料是由Cu组成的情况下，使用在氧化还原空气内被覆盖了的Cu导线。另外，为了使元件9和引线框1的端子进行内部连接，也可以使用Al或Cu扁带来代替金属细线6，与元件9和引线框1的端子成为电气连接。
其次，在图7(e)的工序中，引线框1和元件9以及金属细线6以密封树脂7被树脂密封。成为外部端子的第一端子4的底面和外侧第二端子53的顶面以从密封树脂7露出的状态被树脂密封。
在此，通过调整弯曲部11被弯曲加工的程度，及弯曲部11的厚度被减薄的程度，使其不从密封树脂7的表面露出。
在此，也可以使裸芯片连接盘3的底面适当地露出。而且，虽然在第二端子5被金属细线6连接的区域的相对一面，即，内侧第二端子51的底面从密封树脂7的表面露出，但是，如果将内侧第二端子51的底面减薄，以使内侧第二端子51的底面被树脂覆盖，则能够以密封树脂7来覆盖不必要的端子。
可是，一般的LGA(Land Grid Array：网格焊台阵列)为圆形端子的较多。为此，设引线框1的端子，即，第一端子4和第二端子5的上下面为圆形。不成为外部端子部的第一端子4和第二端子5，通过腐蚀加工或者压印加工等从而不成为外部端子的面的第一端子4和第二端子5被减薄，以使其在厚度方向上高低不平并被密封树脂7覆盖。在树脂密封后的电子元器件(半导体装置)的自外部所能看见的端子为，只能看见成为外部端子的第一端子4和第二端子5的顶面或者底面的圆形。而且，将第一端子4和第二端子5的上下面做成圆形，能够使其上下面的面积变大。因此，具有被内部连接的元件9和引线框1的端子在金属细线6的联结能够稳定进行的优点，关于成为外部端子的第一端子4和第二端子5的顶面或者底面的装配，因为在装配中使用的焊锡的连接面积能够更宽，所以还具有装配强度变好的效果。
其次，在图7(f)的工序中，将在前面的工序的以密封树脂7被共同密封的引线框1和元件9以及金属细线6的密封体按每个电子元器件区域21分割成各个电子元器件。一般地使用将金刚石的颗粒以粘结材料凝固的切割刀81来切割密封体。如上所述，本发明中，在切割刀81所分割的分离线8上不存在带状的分离框。即，如图7(f)所示，因为在第一端子4的分割线上不存在“金属部分”(只有树脂)，所以能够戏剧性地减少切割刀81的损坏或磨损。
另外，密封体的分割方法也可以不是使用切割刀81的切割方法。例如，在电子元器件的厚度为200μm以下的情况下，使用激光(YAG、CO2)来切割密封体，并分离成各个电子元器件之方法也可作为可供选择的方案而有效。
而且，通过外侧第二端子53连接在外侧框架2之内彼此相邻的电子元器件区域21的连接部，和连接外侧第二端子53与外侧框架2的联结部12，以切割刀81被切割。以切割刀81被切割的、在外侧第二端子53留下的连接部和联结部12的残渣部分从电子元器件的侧面露出。然而，即使连接部和联结部12的残渣部分残留在外侧第二端子53，但是作为外侧第二端子53的高度产生变化的电子元器件的完工程度没有任何问题。其理由为，因为在电子元器件的侧面的中心附近露出留在外侧第二端子53的连接部和联结部12的残渣部分，根据留在外侧第二端子53的连接部和联结部12的残渣部分的上下存在密封树脂7的层叠物效果，所以树脂的裂纹或金属毛刺不会到达电子元器件的上下面。
其次，在图7(g)的工序中，从按每个电子元器件区域21的电子元器件，即，从每个作为电子元器件以切割刀81被分割的、被密封树脂7密封的电子元器件区域21的引线框1和元件9以及金属细线6上剥下胶带13。
在此，例如，在胶带13的粘着层使用热硬化型的UV硬化型粘着材料。因为热硬化型的UV硬化型粘着材料能够由于被UV照射而使粘着力降低，所以能够容易地从电子元器件上剥离胶带13。
图8是表示涉及本发明实施例1的、装配工序之后的完工了的电子元器件的图。图8(a)是装配工序之后的完工了的电子元器件的、密封树脂7为透明的情况下的平面图。图8(b)是在图8(a)的装配工序之后的完工了的电子元器件的A—A′剖面图。图8(c)是在图8(a)的装配工序之后的完工了的电子元器件的B—B′剖面图。图8(b)是具有特征的部分。也就是，外侧第一端子43的外侧的侧面，即在电子元器件的侧面一侧没有金属被切割的痕迹。这是因为在引线框1的构成阶段设计成通过第一端子4，相邻的电子元器件区域21彼此没有连接的缘故。
图9是表示涉及本发明实施例1的、装配工序之后的完工了的电子元器件的外形的图。图9(a)是从装配工序之后的完工了的电子元器件的上面所看到的全视图。图9(b)是在图9(a)的装配工序之后的完工了的电子元器件的A—A′剖面图。图9(c)是在图9(a)的装配工序之后的完工了的电子元器件的B—B′剖面图。图9(d)是从装配工序之后的完工了的电子元器件的下面所看到的全视图。
从图9(a)及图9(d)的全视图和图9(b)及图9(c)的剖面图，在电子元器件的表面与底面露出的部分只有作为外部端子而设计的部分、即第一端子4的底面，和外侧第二端子53的顶面。
另外，配合所应用的产品，可以改变上下端子的端子数或构成。而且，也可以将内侧第二端子51的底面作为在电子元器件的底面露出的外部端子来设计。
以上，在涉及本发明的实施例1中，具有弯曲部11及联结部12，通过将弯曲部11及联结部12进行弯曲加工，从而能够容易地调节成为外部端子的外侧第二端子53的高度。为此，能够不使用布线衬底而以一个引线框1来实现具有上下外部端子的引线框1。而且，因为可以自由地设计成为外部端子的外侧第二端子53的位置/面积，所以能够确保设计的多样性。即容易制造。并且，由于在多个电子元器件区域21的边界没有分离框，所以在按每个电子元器件区域21来切割引线框1之时，能够大幅度的消减对切割刀81的负荷，从而能够延长切割刀81的寿命。同时，由于在多个电子元器件区域21的边界没有分离框，与具有分离框的以往的引线框相比，能够大幅度减小依据切割刀81的金属切割面，从而能够防止具备引线框1的电子元器件的因为金属毛刺而引起的接触不良。
据此，能够在实现防止可靠性的降低的同时，来实现容易制造且可以低成本化的引线框。
另外，在本发明的实施例1中，虽然第一端子4和第二端子5被交替配置，但是，并不只限定于此。例如，第一端子4和第二端子5的位置即使是连续的，或者是跳跃的位置关系，也能够适用于本发明。
而且，因为可以自由地设计成为外部端子的外侧第二端子53的位置/面积，所以能够设计为充分取得成为外部端子的外侧第二端子53的面积。据此，能够使成为外部端子的外侧第二端子53的顶面和在其上部层叠的电子元器件的电极的连接的可靠性提高且稳定。
(实施例2)
图10是表示涉及本发明的实施例2的、完工前的引线框10的图。图10(a)是在将完工前的端子连接的状态下的引线框10的平面图。图10(b)是在图10(a)的A—A′的引线框10的剖面图。图10(c)是在图10(a)B—B′的引线框10的剖面图。在本发明的实施例1中，出示了以多列端子(20～200引脚)为对象的，所谓适合LGA(Land Grid Array)或BGA(Ball Grid Array：网格焊球阵列)封装的实施例；而在实施例2中，出示以小引脚(2引脚～60引脚)为对象的，所谓适合SON或QFN形式的封装的实施例。在涉及实施例1的引线框1，第一端子4及第二端子5与辅助杆31相连接，而在本实施例2中，因为端子数比较少，所以如图10所示，在引线框10不形成辅助杆，第一端子60及第二端子70直接与裸芯片连接盘30相连接。而且，一般情况下，SON(Small Outline Non—leaded Package：无引线小外廓封装)或QFN(Quad Flat Non—leaded Package)等外部端子的形状为炮弹形、椭圆或四方形、长方形。为此，作为外部端子从密封树脂100露出的第一端子60及第二端子70的表面为周围型(在周边有一排)或者锯齿形排列。
如图11(a)所示，引线框10由外侧框架20、裸芯片连接盘30、第一端子60、第二端子70构成。在引线框10的下面，粘着有用于保持引线框10的胶带130。
外侧框架20是金属的、在引线框10的最外围形成的框架。
在外侧框架20的内部形成多个电子元器件区域210。在此，以2列×2行形成四个彼此相邻的电子元器件区域210。在各个电子元器件区域210的中央形成裸芯片连接盘30，在裸芯片连接盘30的周围形成被裸芯片连接盘30连接的第一端子60及第二端子70。在此，例如，外侧框架20之内的彼此相邻的电子元器件区域210通过第二端子70以连接部相连接。
第一端子60按每个外侧框架20的内部的电子元器件区域210，在裸芯片连接盘30的周围形成。第一端子60的底面在封装之后成为外部端子。如在图10(a)的长方形区域所示的，第一端子60按每个电子元器件区域210，在裸芯片连接盘30和电子元器件区域210的边界之间形成多个行列。同时，各个行列由一个第一端子60组成。
而且，第一端子60与外侧框架20不连接，为绝缘状态。
第二端子70按每个外侧框架20内部的电子元器件区域210，在裸芯片连接盘30的周围形成。如在图10(a)的长方形区域所示的，第二端子70按每个电子元器件区域210，在裸芯片连接盘30和电子元器件区域210的边界之间形成多个行列。而且，各个行列由两个第二端子70组成，且两个第二端子70为连接形成的。
在此，在各个行列的内侧，即，将在裸芯片连接盘30一侧的第二端子70记载为内侧第二端子71，在各个行列的外侧，即，将在电子元器件区域210的边界一侧的第二端子70记载为外侧第二端子73。而且，将内侧第二端子71和外侧第二端子73的连接部分记载为弯曲部110。
并且，外侧框架20和外侧第二端子73通过联结部120相连接。另外，如上所述，彼此相邻的电子元器件区域210通过外侧第二端子73以连接部相连接。
而且，内侧第二端子71主要作为内部连接来使用，外侧第二端子73在封装之后作为外部端子来使用。
连接各个行列的内侧第二端子71和外侧第二端子73的弯曲部110，以及连接外侧第二端子73和外侧框架20的联结部120被弯曲加工。通过被弯曲加工的弯曲部110和联结部120，在封装之后成为外部端子的外侧第二端子73被固定在比裸芯片连接盘30的顶面还高的位置。
图11是表示涉及本发明的实施例2的、装配工序前的完工了的引线框10的图。图11(a)使表示装配电子元器件之前的、即装配工序前的引线框10的平面图。图11(b)是在图11(a)的A—A′的引线框10的剖面图。图11(c)是在图11(a)的B—B′的引线框10的剖面图。从图10产生的变化是裸芯片连接盘30与第一端子60及内侧第二端子71被分离。
图12是用于说明涉及本发明的实施例2的、引线框10的制造工序的图。为了便于理解，在图12中，左侧表示第一端子60的制造工序，右侧表示第二端子70的制造工序。
图12(a)是表示在图11的电子元器件区域210的引线框10的平面图与其剖面图。
首先，准备成为引线框10的金属板10a(图12(b))。例如，金属板10a由Cu合金、Fe—Ni材料(例如：42合金(42alloy))，Al材料等组成，板的厚度是50μm～200μm。金属板10a的材料和板的厚度根据电子元器件的厚度或用途适当地被选择。
其次，准备引线框10(图12(c))。具体而言，通过腐蚀等，从金属板10a形成裸芯片连接盘30、第一端子60、第二端子70和外侧框架20等。此工序与在图4(a)进行了的说明同样，将成为连接裸芯片连接盘30和第一端子60的连接部分的底面，以及连接裸芯片连接盘30和内侧第二端子71的连接部分的底面减薄。而且，将成为连接内侧第二端子71和外侧第二端子73的弯曲部110的部分，以及成为连接外侧第二端子73和外侧框架20的联结部120的部分减薄。并且，被减薄了的弯曲部110和联结部120在下面的工序被弯曲加工。
在此，和实施例1同样，弯曲部110与在封装后成为外部端子的外侧第二端子73的下部和内侧第二端子71的上部相连接。而且，联结部120与在封装后成为外部端子的外侧第二端子73的下部和外侧框架20的上部相连接。
而且，弯曲部110被减薄后的厚度比外侧第二端子73及内侧第二端子71的厚度薄，是外侧第二端子73及内侧第二端子71的厚度的一半以下。联结部120被减薄后的厚度比外侧第二端子73及外侧框架20的厚度薄，是外侧第二端子73及外侧框架20的厚度的一半以下。
而且，既可以通过腐蚀加工施行减薄，还可以通过压印加工施行减薄。
其次，对以金属模被减薄后的弯曲部110和联结部120进行弯曲加工(图12(d))。
即，从图12(c)的第二端子70(右图)的状态加工成图12(d)(右图)的状态。因为弯曲部110及联结部120如上所述地被减薄，所以能够比较容易进行弯曲加工。而且，弯曲加工之后的引线框10的厚度配合树脂密封后的电子元器件的厚度来设计。
在此，例如，若设原来的金属板10a的板的厚度为80μm的情况下，则弯曲加工之后的引线框10的厚度在其1～3倍的、即在80μm～240μm的厚度的范围能够容易地调节弯曲加工的程度。换句话说，树脂密封后的电子元器件的厚度能够在80μm～240μm之间自由地设计上下的外部端子的位置。
其次，在胶带130粘贴引线框10(图12(e))。
具体而言，引线框10的底面，即，外侧框架20的底面、裸芯片连接盘30的底面、第一端子60的底面被保持并固定在胶带130上。
其次，用冲头18切割裸芯片连接盘30及第一端子60，和裸芯片连接盘30及第二端子70的被减薄了的连接部分(图12(f))。
在此，用冲头18的前端被切割并减薄的连接部分的剖面的形状，成为如图12(f)所示的像“房檐”或“蘑菇帽”的形状。另外，在使用冲头18等的以金属模进行切割的情况下，其剖面成为上述的形状，而在使用激光等进行切割的情况下，被切割的地方留下熔断的痕迹(浮渣)。
并且，在电子元器件区域210的引线框10被形成(图12(g))。
图13是表示涉及本发明实施例2的、装配工序之后的完工了的电子元器件的图。图13(a)是装配工序之后的完工了的电子元器件的、密封树脂100为透明的情况下的平面图。图13(b)是在图13(a)的装配工序之后的完工了的电子元器件的A—A′剖面图。图13(c)是在图13(a)的装配工序之后的完工了的电子元器件的B—B′剖面图。从图12产生的变化是，在裸芯片连接盘30装载元件90，元件90和引线框10的端子以金属细线80被内部连接，总体以密封树脂100覆盖。在此，所谓内部连接是指，元件90的电极部和第一端子60的顶面以及内侧第二端子71的顶面以金属细线80连接为电气连接。在此，图13(b)是具有特征的部分。也就是，第一端子60的外侧的侧面，即在电子元器件的侧面一侧没有金属被切割的痕迹。这是因为在引线框10的构成阶段成为通过第一端子60，彼此相邻的电子元器件区域210没有连接的设计的缘故。
而且，虽然设实施例2为元件90比裸芯片连接盘30小的构成，但是，也可以是元件90比裸芯片连接盘30大的构成，并可以适用于元件90的主平面的电极通过凸块(未图示)直接与端子连接的FC(FlipChip：倒装芯片)型。
图14是表示涉及本发明实施例2的、装配工序之后的完工了的电子元器件的外形的图。图14(a)是从装配工序之后的完工了的电子元器件的上面所看到的全视图。
图14(b)是在图14(a)的装配工序之后的完工了的电子元器件的A—A′剖面图。图14(c)是在图14(a)的装配工序之后的完工了的电子元器件的B—B′剖面图。图14(d)是从装配工序之后的完工了的电子元器件的下面所看到的全视图。
从图14(a)及图14(d)的全视图和图14(b)及图14(c)的剖面图，在电子元器件的表面与底面露出的部分只有作为外部端子而设计的部分、即第一端子60的底面，和外侧第二端子73的顶面。
另外，配合所应用的产品，可以改变上下端子的端子数或构成。
而且，也可以将内侧第二端子71的底面作为在电子元器件的底面露出的外部端子来设计。
而且，虽然在图14(d)中设成为外部端子的第一端子60和外侧第二端子73的排列为锯齿形排列，但是，也可以是并行排列或者是单列排列。并且，外部端子的形状，即，第一端子60的底面和外侧第二端子73的顶面的形状也可以适当地选择炮弹形、椭圆或四方形、长方形、圆形等。
以上，在涉及本发明的实施例2中，具有弯曲部110及联结部120，通过将弯曲部110及联结部120进行弯曲加工，从而能够容易地调节成为外部端子的外侧第二端子73的高度。为此，能够不使用布线衬底而以一个引线框来实现具有上下外部端子的引线框10及具备引线框10的电子元器件。而且，因为可以自由地设计成为外部端子的外侧第二端子73的位置/面积，所以能够确保设计的多样性。即具有上下外部端子的引线框10及具备引线框10的电子元器件的制造变得容易。
并且，由于在多个电子元器件区域210的边界没有分离框，所以在按每个电子元器件区域210来切割引线框10之时，能够大幅度的消减对切割刀81的负荷，并能够延长切割刀81的寿命。同时，由于在多个电子元器件区域210的边界没有分离框，与具有分离框的以往的引线框相比，能够大幅度减小依据切割刀81的金属切割面，从而能够防止具备引线框10的电子元器件的因为金属毛刺而引起的接触不良。据此，能够在实现防止可靠性的降低的同时，来实现容易制造且可以低成本化的引线框及具备引线框的电子元器件与其制造方法。
而且，因为本发明的引线框及具备引线框的电子元器件的，成为上下外部端子的外侧第二端子73的位置可以自由选择，所以能够实现缓和施加在本发明的引线框及具备引线框的电子元器件上的各种应力的设计。
而且，因为本发明的引线框及具备引线框的电子元器件的，成为上下外部端子的外侧第二端子73的面积可以自由选择，所以能够担保与装载在本发明的引线框及具备引线框的电子元器件上的电子元器件的连接强度，并能够防止可靠性的降低。
同时，根据能够自由地设计使引线框弯曲并装配后的电子元器件的上下外部端子的位置，从而能够缓和各种应力，并确保连接可靠性。
而且，作为具备引线框的电子元器件的制造方法，由于不需要若在以往则需要共同成型用的引线框的电子元器件区域之间的分离框，从而能够改进质量及实现低成本化。
并且，本发明的引线框及具备引线框的电子元器件在其上下形成外部端子时不需要使用布线衬底，而使用引线框来构成。为此，不需要在电子元器件的装配工序后对上部的外部端子面进行研磨工序和抛光工序。
同时，以一个引线框能够实现具有上下外部端子的引线框10，从而能够不花费多余的材料费，可以低成本化。
而且，由于根据以一个引线框能够容易地制造具有上下端子的电子元器件或半导体装置，而使在电子元器件之上装载元件的三维装配容易实现。并且，装配衬底上的设计还具有多样性，可以进行低成本的装配。
同时，作为具备本发明的引线框的电子元器件的应用实例，例如，能够广泛应用于2引脚、3引脚的电池、二极管、功能部件或者无源部件，以及4引脚到200引脚的MEMS或者半导体装置等。
而且，通过在具备本发明的引线框的电子元器件的封装形状改变端子形状或位置，能够广泛适用于TO或MINI等离散封装、SON、QFN、LGA、BGA等。并且，使用本发明的制造方法，也能够使外部端子为3列化、4列化。
而且，由于在具备本发明的引线框的电子元器件的正上部配置多个无源或有源芯片，与以往在电子元器件周围配置无源或有源芯片的情况相比，作为电子元器件的电气特性被改善。并且，例如，能够缩小装配主板等电子元器件的装配衬底的装配面积。同时，根据无源及有源芯片的电气连接分上下露出，能够改善电子元器件内的复杂的布线等，具备使设备等的制造成品率安定的效果。
以上，关于本发明的引线框、具备引线框的电子元器件及其制造方法，根据实施例进行了说明，但是，本发明不仅限定于以下的实施例。只要不脱离本发明的宗旨，对本实施例所施行的本行业人员联想到的各种变形，将不同实施例的构成要素进行组合而构筑的形式都包含在本发明的范围内。
本发明可用于引线框、具有引线框的电子元器件及其制造方法，尤其能够在移动电话、移动终端、DVD设备、数字电视等数字家电产品上利用。

Claims (17)

1、一种引线框，用于元件的封装的内部布线，并用于连接所述元件和外部的布线，其特征在于，所述引线框包括：
外框；以及
电子元器件区域，在所述外框之内相邻，
各个电子元器件区域包括：
裸芯片连接盘，装载所述元件；
第一连接端子部，被配置在所述裸芯片连接盘的周围，并与所述裸芯片连接盘电绝缘，其底面成为外部端子；
第二连接端子部，被配置在所述裸芯片连接盘的周围，并与所述裸芯片连接盘电绝缘，其顶面成为外部端子；以及
弯曲部，在所述第一连接端子部和所述第二连接端子部之间，连接所述第一连接端子部和所述第二连接端子部，
所述弯曲部向相对于所述裸芯片连接盘的面垂直的方向被弯曲加工，
相邻的多个所述电子元器件区域通过第一或者第二连接端子部连接，
在所述引线框中，不形成包围、连结并固定所述电子元器件区域的分离框。
2、如权利要求1所述的引线框，其特征在于，
所述第二连接端子部的顶面的位置比所述第一连接端子部及所述裸芯片连接盘的顶面还高。
3、如权利要求1所述的引线框，其特征在于，
所述弯曲部的厚度比所述第二连接端子部的厚度薄，
所述弯曲部连接到所述第二连接端子部的下部而形成。
4、如权利要求3所述的引线框，其特征在于，
所述弯曲部的厚度是所述第二连接端子部的厚度的一半以下。
5、如权利要求3所述的引线框，其特征在于，
所述弯曲部的厚度比所述第一连接端子部的厚度薄，
所述弯曲部连接到所述第一连接端子部的上部而形成。
6、如权利要求5所述的引线框，其特征在于，
所述弯曲部的厚度是所述第一连接端子部的厚度的一半以下。
7、如权利要求1所述的引线框，其特征在于，
所述第一连接端子部的底面和所述外框的底面粘着在胶带上而被固定。
8、一种电子元器件，其特征在于，包括：权利要求1～7中任一项所记载的所述引线框；以及具有电极的元件，该元件装载于所述引线框的所述裸芯片连接盘上，
所述电极与所述第一连接端子部的顶面通过金属布线电连接，
所述引线框和所述元件被树脂覆盖而被密封，
所述第一连接端子部的底面从所述树脂露出。
9、如权利要求8所述的电子元器件，其特征在于，
所述第二连接端子部的顶面从所述树脂露出。
10、如权利要求9所述的电子元器件，其特征在于，
通过第二连接端子部连接相邻的多个所述电子元器件区域的连接部被切割，
被切割后的所述连接部的剖面从所述树脂露出。
11、如权利要求10所述的电子元器件，其特征在于，
所述弯曲部被弯曲加工，以使从所述树脂露出的被切割后的所述连接部的剖面的高度成为所述电子元器件的高度的一半。
12、一种引线框的制造方法，用于形成引线框，所述引线框用于元件的封装的内部布线、并用于连接所述元件和外部的布线，其特征在于，所述引线框的制造方法包括：
成型工序，通过切削金属板，形成外框、装载所述元件的裸芯片连接盘、以及第一及第二连接端子部，该第一及第二连接端子部成为在所述裸芯片连接盘的周围与所述裸芯片连接盘连接为一体的外部端子；
减薄工序，将连结部和弯曲部的厚度减薄，所述连结部连结所述第一连接端子部及所述裸芯片连接盘，所述弯曲部存在于所述第一连接端子部与所述第二连接端子部之间、并与所述第一连接端子部和所述第二连接端子部连接为一体；
弯曲加工工序，将在所述减薄工序中厚度被减薄的所述弯曲部，向相对于所述裸芯片连接盘的面垂直的方向进行弯曲加工；
固定工序，用胶带固定所述外框和所述第一连接端子部的下端部；以及
切割工序，在所述固定工序之后，切割在所述减薄工序中厚度被减薄的所述连结部，并使所述第一连接端子部和所述裸芯片连接盘电绝缘。
13、如权利要求12所述的引线框的制造方法，其特征在于，
在所述减薄工序中，所述弯曲部以与所述第二连接端子部的下部相连接的形式被减薄。
14、如权利要求13所述的引线框的制造方法，其特征在于，
在所述减薄工序中，所述弯曲部以与所述第一连接端子部的上部区域相连接的形式被减薄。
15、如权利要求12所述的引线框的制造方法，其特征在于，
在所述弯曲加工工序中，通过对被减薄的所述弯曲部进行弯曲加工，使所述第二连接端子部的顶面的位置比所述第一连接端子部及所述裸芯片连接盘的顶面还高。
16、如权利要求12所述的引线框的制造方法，其特征在于，
在所述固定工序中，所述第二连接端子部以与所述胶带分离的悬空状态被固定。
17、如权利要求12所述的引线框的制造方法，其特征在于，
在所述成型工序中，在所述引线框上还形成外框，该外框具有多个相邻的电子元器件区域，将所述裸芯片连接盘、所述第一连接端子部及所述第二连接端子部作为一个所述电子元器件区域，
在所述外框之内，形成多个相邻的电子元器件区域，该电子元器件区域是包括所述裸芯片连接盘、所述第一连接端子部及所述第二连接端子部的区域，
相邻的多个所述电子元器件区域通过第一或者第二连接端子部相连接，在所述引线框中，不形成包围、连结并固定所述电子元器件区域的分离框。
CNA2008101617431A 2007-10-04 2008-09-26 引线框、具备引线框的电子元器件及其制造方法 Pending CN101477972A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007260634A JP2009094118A (ja) 2007-10-04 2007-10-04 リードフレーム、それを備える電子部品及びその製造方法
JP260634/2007 2007-10-04

Publications (1)

Publication Number Publication Date
CN101477972A true CN101477972A (zh) 2009-07-08

Family

ID=40522556

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101617431A Pending CN101477972A (zh) 2007-10-04 2008-09-26 引线框、具备引线框的电子元器件及其制造方法

Country Status (4)

Country Link
US (2) US7993980B2 (zh)
JP (1) JP2009094118A (zh)
CN (1) CN101477972A (zh)
TW (1) TW200947656A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110666A (zh) * 2010-11-23 2011-06-29 威盛电子股份有限公司 集成电路芯片封装及实体层介面排列
CN105895610A (zh) * 2014-11-18 2016-08-24 飞思卡尔半导体公司 半导体装置以及具有竖直连接条的引线框
CN107546196A (zh) * 2016-06-29 2018-01-05 三菱电机株式会社 半导体装置及其制造方法
CN112071645A (zh) * 2020-09-10 2020-12-11 闽江学院 一种引线框式电子元器件封装方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2451077A (en) * 2007-07-17 2009-01-21 Zetex Semiconductors Plc Semiconductor chip package
TWI392065B (zh) * 2009-06-08 2013-04-01 Cyntec Co Ltd 電子元件封裝模組
DE102009045911A1 (de) * 2009-10-22 2011-04-28 Robert Bosch Gmbh Koppelvorrichtung, Anordnung mit einer Koppelvorrichtung, Verfahren zur Herstellung einer Anordnung mit einer Koppelvorrichtung
US8547709B2 (en) * 2010-02-12 2013-10-01 Cyntec Co. Ltd. Electronic system with a composite substrate
US9269691B2 (en) 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US8349658B2 (en) * 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US8497697B2 (en) 2010-06-14 2013-07-30 Analog Devices, Inc. Apparatus and method for testing multiple integrated circuit devices on a film frame handler
US9425139B2 (en) 2012-09-12 2016-08-23 Marvell World Trade Ltd. Dual row quad flat no-lead semiconductor package
JP6352009B2 (ja) 2013-04-16 2018-07-04 ローム株式会社 半導体装置
JP6204088B2 (ja) * 2013-07-02 2017-09-27 エスアイアイ・セミコンダクタ株式会社 半導体装置
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6421478B2 (ja) * 2014-07-10 2018-11-14 大日本印刷株式会社 半導体装置用リードフレームおよび樹脂封止型半導体装置
US9728510B2 (en) 2015-04-10 2017-08-08 Analog Devices, Inc. Cavity package with composite substrate
TWI596729B (zh) * 2016-12-15 2017-08-21 南茂科技股份有限公司 晶片封裝結構
JP7057727B2 (ja) 2018-07-12 2022-04-20 株式会社三井ハイテック リードフレームおよび半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005042B1 (ko) * 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지
JPH06252334A (ja) * 1993-02-26 1994-09-09 Hitachi Constr Mach Co Ltd 半導体装置
JPH0722567A (ja) * 1993-07-01 1995-01-24 Fujitsu Miyagi Electron:Kk モールド樹脂封止型半導体装置とその製造方法
KR0179803B1 (ko) * 1995-12-29 1999-03-20 문정환 리드노출형 반도체 패키지
JP3478139B2 (ja) * 1998-09-02 2003-12-15 松下電器産業株式会社 リードフレームの製造方法
US20030038347A1 (en) * 2001-08-22 2003-02-27 Walton Advanced Electronics Ltd Stackable-type semiconductor package
JP2003124421A (ja) * 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2004055765A (ja) * 2002-07-18 2004-02-19 Renesas Technology Corp Ｉｃパッケージの製造方法およびリードフレーム
JP3736516B2 (ja) * 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US7405468B2 (en) * 2003-04-11 2008-07-29 Dai Nippon Printing Co., Ltd. Plastic package and method of fabricating the same
KR100585100B1 (ko) * 2003-08-23 2006-05-30 삼성전자주식회사 적층 가능한 리드 프레임을 갖는 얇은 반도체 패키지 및그 제조방법
CN100514580C (zh) * 2003-08-26 2009-07-15 宇芯（毛里求斯）控股有限公司 可颠倒无引线封装及其堆叠
JP3910598B2 (ja) * 2004-03-04 2007-04-25 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
JP2006086273A (ja) * 2004-09-15 2006-03-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP4635202B2 (ja) 2005-07-20 2011-02-23 国立大学法人九州工業大学 両面電極パッケージの製造方法
JP3941877B2 (ja) 2005-11-16 2007-07-04 国立大学法人九州工業大学 両面電極パッケージ及びその製造方法
US8310060B1 (en) * 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US7816769B2 (en) * 2006-08-28 2010-10-19 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
US7517733B2 (en) * 2007-03-22 2009-04-14 Stats Chippac, Ltd. Leadframe design for QFN package with top terminal leads

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110666A (zh) * 2010-11-23 2011-06-29 威盛电子股份有限公司 集成电路芯片封装及实体层介面排列
CN102110666B (zh) * 2010-11-23 2012-12-12 威盛电子股份有限公司 集成电路芯片封装及实体层介面排列
CN105895610A (zh) * 2014-11-18 2016-08-24 飞思卡尔半导体公司 半导体装置以及具有竖直连接条的引线框
CN105895610B (zh) * 2014-11-18 2019-11-22 恩智浦美国有限公司 半导体装置以及具有竖直连接条的引线框
CN107546196A (zh) * 2016-06-29 2018-01-05 三菱电机株式会社 半导体装置及其制造方法
CN107546196B (zh) * 2016-06-29 2020-03-13 三菱电机株式会社 半导体装置及其制造方法
CN112071645A (zh) * 2020-09-10 2020-12-11 闽江学院 一种引线框式电子元器件封装方法

Also Published As

Publication number Publication date
TW200947656A (en) 2009-11-16
US20110291253A1 (en) 2011-12-01
US20090091013A1 (en) 2009-04-09
JP2009094118A (ja) 2009-04-30
US7993980B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
CN101477972A (zh) 引线框、具备引线框的电子元器件及其制造方法
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JP4814639B2 (ja) 半導体装置および半導体装置の製造方法
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
WO2001003186A1 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
US7541664B2 (en) Lead frame and semiconductor device having the lead frame
JP2006303371A (ja) 半導体装置の製造方法
US20040238923A1 (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
KR20020079449A (ko) 반도체 장치 및 그 제조 방법
US6426563B1 (en) Semiconductor device and method for manufacturing the same
US20190326227A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US7838972B2 (en) Lead frame and method of manufacturing the same, and semiconductor device
JP2011216916A (ja) 半導体装置
KR20180076318A (ko) 반도체 장치의 제조 방법
JP3915337B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3843654B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
CN102751203A (zh) 半导体封装结构及其制作方法
US20040036151A1 (en) Double leadframe-based packaging structure and manufacturing process thereof
JP4651218B2 (ja) 半導体装置の製造方法
JP2002057244A (ja) 半導体装置およびその製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090708