CN101477974B - 导线架条的封胶方法与具有导线架的半导体封装构造 - Google Patents

导线架条的封胶方法与具有导线架的半导体封装构造 Download PDF

Info

Publication number
CN101477974B
CN101477974B CN2009100039833A CN200910003983A CN101477974B CN 101477974 B CN101477974 B CN 101477974B CN 2009100039833 A CN2009100039833 A CN 2009100039833A CN 200910003983 A CN200910003983 A CN 200910003983A CN 101477974 B CN101477974 B CN 101477974B
Authority
CN
China
Prior art keywords
lead frame
conductive wire
pin
wire frame
several
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100039833A
Other languages
English (en)
Other versions
CN101477974A (zh
Inventor
陈天赐
陈光雄
徐志宏
陈焕文
谢玫璘
邱世杰
林英士
张树明
陈锺国
徐鸣懋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2009100039833A priority Critical patent/CN101477974B/zh
Publication of CN101477974A publication Critical patent/CN101477974A/zh
Application granted granted Critical
Publication of CN101477974B publication Critical patent/CN101477974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种导线架条的封胶方法与具有导线架的半导体封装构造，其主要提供一导线架条，其包含数个导线架单元。各所述导线架单元具有一芯片承座、数个引脚部及四个支撑助条。在进行封胶时，利用至少一上流道部连结数个垂直浇口，各所述垂直浇口由各所述导线架单元的上方进行封胶，以分别形成一封装胶体。因此，所述导线架条可省略设置现有流道支架，以相对增加所述导线架单元的数量。

Description

导线架条的封胶方法与具有导线架的半导体封装构造
【技术领域】
本发明是有关于一种导线架条的封胶方法与具有导线架的半导体封装构造，特别是有关于一种能提高单位时间产出量(units per hour，UPH)的导线架条的封胶方法与具有导线架的半导体封装构造。
【背景技术】
现今，半导体封装产业为了满足各种封装需求，逐渐发展出各种不同型式的封装构造，其中由半导体硅晶圆(wafer)切割而成的硅芯片(chip)通常是先利用打线(wire bonding)或凸块(bumping)等适当方式选择固定在导线架(leadframe)或基板(substrate)上，接着再利用封装胶体封装包覆保护硅芯片，如此即可完成一半导体封装构造的基本架构。一般常见具有小外型封装(small outline package，SOP)、小外型J形引脚封装(small outline J-leadedpackage，SOJ)、小外型晶体管封装(small outline transistor，SOT)、宽体小外型封装(small outline package(wide-type)，SOW)、双列直插式封装(Dual In-linePackage，DIP)、方型扁平封装(quad flat package，QFP)及方型扁平无外引脚封装(quad flat non-leaded package，QFN)等。目前，为了符合量产需求，通常是在一导线架条(leadframe strip)上设置数个导线架单元，以同时进行数个晶片的固定、电性连接及封胶等加工程序，最后再切割去除多余框架，以便同时制造完成数个具有导线架的封装构造。
举例而言，请参照图1A、1B及1C所示，其揭示一种现有方型扁平封装(quad flat package，QFP)构造的导线架条在封胶前及封胶后的示意图。如图1A所示，一导线架条1包含一外框10、数个连结支架11、数个流道支架12及数个导线架单元13。所述外框10、连结支架11及流道支架12相互连接，所述连结支架11及流道支架12相互垂直交叉排列，以支撑、区隔及定义所述数个导线架单元13。各所述导线架单元13具有一晶片承座131、数个内引脚部132、数个外引脚部133、数个坝杆(dam bar)134、三个支撑助条(tiebar)135及一个簧形支撑助条(spring bar)136，所述晶片承座131的四个角位置利用所述三个支撑助条135及所述簧形支撑助条136连接到所述流道支架12及所述连结支架11(或外框10)上。所述内引脚部132、外引脚部133及坝杆134环绕排列在所述晶片承座131的四周。所述内引脚部132连接在所述坝杆134上，所述外引脚部133连接在所述坝杆134及所述连结支架11(或外框10)之间。再者，每一所述流道支架12及其一侧的一排所述导线架单元13共同定义成一流道分支模块100。
如图1A所示，在进行封胶前，先将数个晶片14分别固定在各所述晶片承座131上，各所述晶片14可利用数条导线(wire)15电性连接至所述内引脚部132。如图1B所示，在进行封胶时，将具有所述晶片14及导线15的所述导线架条1利用转移模塑成形(transfer-molding)方式进行处理，其中将所述导线架条1夹置在二模具16之间。此时，所述导线架单元13对位于所述二模具16共同形成的一模穴区161中，且所述二模具16在一料穴(well)162位置利用一活塞163将一封装胶材17压入一流道部(runner)164内，直到所述封装胶材17沿数个侧浇口(side gate)165注入到各所述模穴区161，以包覆保护各所述晶片承座131、内引脚部132(如图1A所示)、晶片14及导线15(如图1A所示)。所述侧浇口165对应位于所述导线架单元13的簧形支撑助条136上。
如图1C所示，在完成封胶后，固化所述封装胶材17，并移除所述二模具16。此时，所述封装胶材17对应所述流道部164、侧浇口165及模穴区161分别形成一流道胶条171、数个侧浇口胶条172及数个封装胶体173，其中所述流道胶条171包覆在所述流道支架12上，且每一所述流道胶条171在每一分流点A通过一个所述侧浇口胶条172连接一个所述封装胶体173。也就是，在每一所述流道分支模块100中，每设置一排所述导线架单元13，就必需在所述导线架单元13的一侧设置一组所述流道部164(亦即所述流道胶条171)，每一分流点A是以1∶1的比例通过所述侧浇口165(亦即所述侧浇口胶条172)侧向连接一个所述封装胶体173。
然而，在此种导线架条1的流道分支模块100设计中，每隔一排所述导线架单元13就必需设置一个所述流道支架12，以方便后续形成所述流道胶条171及侧浇口胶条172。但是，此种流道支架12与导线架单元13的1∶1排列比例设计具有过多数量的流道支架12，其相对限制了所述导线架条1可用以设置所述导线架单元13的空间，亦即相对限制所述导线架单元13的总单元数量。结果，每进行一次封胶程序，仅能在所述导线架条1上形成有限数量的所述封装胶体173，同时必需浪费不少的所述导线架条1空间，因而导致难以进一步提高所述封胶程序的单位时间产出量(units per hour，UPH)。
故，有必要提供一种导线架条的封胶方法与具有导线架的半导体封装构造，以解决现有技术所存在的问题。
【发明内容】
本发明的主要目的在于提供一种导线架条的封胶方法与具有导线架的半导体封装构造，其中导线架条设置数个导线架单元，且导线架条省略设置现有流道支架，进而有利于增加导线架单元的布局数量、提升导线架条的空间利用率、增加封胶程序的单位时间产出量(UPH)，并相对降低半导体封装构造的平均封胶成本。
本发明的次要目的在于提供一种导线架条的封胶方法与具有导线架的半导体封装构造，其中利用至少一上流道部连结数个垂直浇口，以分别由各所述导线架单元的上方进行封胶，分别形成一封装胶体，上流道部及垂直浇口位于导线架条上方，不会占用导线架条的空间，进而有利于提升空间利用率、增加单位时间产出量，并降低平均封胶成本。
本发明的另一目的在于提供一种导线架条的封胶方法与具有导线架的半导体封装构造，其中在完成封胶后，垂直浇口胶条可与各所述导线架单元的封装胶体轻易分离，且垂直浇口接点残留在一引脚顺序指示部的凹部内，进而有利于提高导线架条的去胶(dejunk)便利性及简化产品加工过程。
为达上述的目的，本发明提供一种导线架条，其包含数个导线架单元。所述数个导线架单元呈矩阵状相互邻接排列，且各所述导线架单元具有一晶片承座、数个引脚部及四个支撑助条。所述数个引脚部环绕排列在所述晶片承座的至少二侧。所述四个支撑肋条设置在所述晶片承座的四个角位置。各所述导线架单元具有一封装胶体预留区，在所述封装胶体预留区的范围内具有一浇口接点预留区。
再者，本发明提供一种导线架条的封胶方法，其包含步骤：提供一导线架条，其包含数个导线架单元；使一热熔的封装胶材沿一上流道部流动，所述上流道部延伸在所述数个导线架单元上方；使所述上流道部的封装胶材通过数个分流点分别向下流入一垂直浇口；以及，使各所述垂直浇口内的封装胶材分别注入各所述导线架单元内，以分别形成一封装胶体。
另外，本发明提供一种具有导线架的半导体封装构造，其包含一导线架、至少一晶片及一封装胶体。所述导线架包含一晶片承座、数个内引脚及数个外引脚。所述晶片设置在所述晶片承座上，并电性连接于所述内引脚。所述封装胶体包覆所述晶片承座、内引脚及晶片。所述封装胶体的一上表面具有一引脚顺序指示部，在所述引脚顺序指示部的范围内残留有一垂直浇口接点。
在本发明的一实施例中，所述导线架单元的四个支撑肋条大致相同。
在本发明的一实施例中，所述浇口接点预留区位于所述导线架单元的封装胶体预留区最接近一封装胶材来源端的角位置附近。
在本发明的一实施例中，所述垂直浇口位于所述导线架单元最接近一封装胶材来源端的角位置附近。
在本发明的一实施例中，所述最接近封装胶材来源端的角位置是所述导线架具有一第一引脚的角位置。
在本发明的一实施例中，所述引脚顺序指示部是一凹部。
在本发明的一实施例中，所述引脚顺序指示部是位于所述导线架具有一第一引脚的角位置附近。
在本发明的一实施例中，所述导线架单元选自具四排引脚的导线架单元。
在本发明的一实施例中，所述上流道部及垂直浇口形成在一组模具上。
在本发明的一实施例中，在提供所述导线架条的步骤后，另包含：分别在各所述导线架单元上放置至少一晶片，并使所述晶片电性连接所述导线架单元。
【附图说明】
图1A是现有导线架条的局部正视图。
图1B是现有导线架条在进行封胶时的局部剖视图。
图1C是现有导线架条在完成封胶后的局部正视图。
图2A是本发明较佳实施例的导线架条的局部正视图。
图2B是本发明较佳实施例的导线架条在进行封胶时的局部剖视图。
图2C是本发明较佳实施例的导线架条在完成封胶后的局部正视图。
图2D是本发明较佳实施例的半导体封装体造的剖视图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下：
请参照图2A、2B、2C及2D所示，本发明较佳实施例的导线架条及其封胶方法主要应用于制造具四排引脚导线架的半导体封装产品，例如应用于制造方型扁平封装(quad flat package，QFP)、方型形扁平无外引脚封装(quadflat non-leaded package，QFN)或其他类似的封装产品，但亦可应用于制造具双排引脚导线架的半导体封装产品，例如小外型封装(SOP)、小外型J形引脚封装(SOJ)、小外型晶体管封装(SOT)、宽体小外型封装(SOW)、双列直插式封装(DIP)或其他类似的封装产品。
请参照图2A所示，本发明较佳实施例的导线架条2是一条状板体，其通常是由铜、铁、铝、镍或等效金属或合金所制成，并通过冲压(punching)或其他等效方法加工形成下列细部构造，其中所述导线架条2包含一外框20、数个连结支架21及22及数个导线架单元23。所述外框20、连结支架21及22相互连接，所述连结支架21横向间隔排列在所述外框20内，而所述连结支架22纵向间隔排列在所述外框20内，所述连结支架21及22相互垂直交叉排列，以支撑、区隔及定义所述导线架单元23，使所述数个导线架单元23呈矩阵状相互邻接排列。
请再参照图2A所示，本发明较佳实施例的导线架单元23优选为具四排引脚的导线架，但亦可为具双排引脚的导线架。各所述导线架单元23具有一晶片承座231、数个内引脚部232、数个外引脚部233、数个坝杆234及四个支撑助条235，其中所述内引脚部232及外引脚部233亦可统称为引脚部。所述内引脚部232及外引脚部233环绕排列在所述晶片承座231的至少二侧，例如排列在其四周。所述内引脚部232连接在所述坝杆234上，所述外引脚部233连接在所述坝杆234及所述连结支架21或22之间。所述四个支撑肋条235设置在所述晶片承座231的四个角位置。在本发明中，所述四个支撑肋条235是具有大致相同的构造，不需额外设计如图1A所示的现有簧形支撑助条136的构造，以供侧浇口165使用。再者，各所述导线架单元23具有一封装胶体预留区B，在所述封装胶体预留区B的范围内则具有一浇口接点预留区C。在本实施例中，所述浇口接点预留区C位于所述导线架单元23的封装胶体预留区B最接近一封装胶材来源端的角位置附近，所述角位置通常是指对应于一第一引脚(pin one)的角位置(未标示)。再者，在进行封胶前，所述导线架单元23皆可用以承载至少一晶片24，并利用数个导线25或其他适当方式(例如凸块)电性连接所述晶片24与所述内引脚部232。
请参照图2B所示，本发明较佳实施例的导线架条的封胶方法是包含下列步骤：提供一导线架条2，其包含数个导线架单元23；使一热熔的封装胶材3沿一上流道部41流动，所述上流道部41延伸在所述数个导线架单元23上方；使所述上流道部41的封装胶材3通过数个分流点D分别向下流入一垂直浇口42；以及，使各所述垂直浇口42内的封装胶材3分别注入各所述导线架单元23内，以分别形成一封装胶体33。
请参照图2B所示，在提供所述导线架条2的步骤后，本发明先分别在所述导线架单元23上放置至少一晶片24，并使所述晶片24利用数个导线25电性连接所述内引脚部232。接着，利用转移模塑成形(transfer-molding)方式进行封胶程序。此时，本发明较佳实施例的导线架条2是夹置在一组模具4之间，所述模具4是由数个模块所组成，例如由三个模块所组成，但并不限于此。所述模具4共同形成一料穴40、一上流道部41、数个垂直浇口42、数个模穴区43及一活塞44，其中所述上流道部41并具有所述数个分流点D以向下连接所述数个垂直浇口42。所述垂直浇口42的延伸方向是垂直于所述导线架条2及上流道部41的水平方向。所述热熔的封装胶材3放置在所述料穴40中，并利用所述活塞44将所述封装胶材3压入所述上流道部41内。在本发明中，所述模具4的上流道部41对应悬空延伸于所述数个导线架单元23上方；所述分流点D及垂直浇口42在垂直方向上对应于所述导线架单元23的浇口接点预留区C；所述模穴区43对应于所述导线架单元23的封装胶体预留区B。再者，所述垂直浇口42优选位于所述导线架单元23最接近所述封装胶材3来源端的角位置附近。依据上述的导线架单元23设计，每一所述分流点D是以1∶1的比例垂直连接一个导线架单元23，由于所述上流道部41对应悬空延伸于所述导线架单元23上方而没有直接形成在所述导线架条2的表面上，因此所述导线架条2可省略设置现有流道支架12(如图1A所示)，仅需设置简单而不占空间的所述连结支架22，因而能相对增加所述导线架单元23的布局数量及提升所述导线架条2的空间利用率。
请参照图2B及2C所示，在完成封胶后及移除所述模具4前，本发明较佳实施例的封装胶材3将固化形成至少一上流道胶条31、数个垂直浇口胶条32及数个封装胶体33。再者，在移除所述模具4时，所述上流道胶条31及垂直浇口胶条32可同时与各所述导线架单元23的封装胶体33分离，其有利于提高所述导线架条2的去胶(dejunk)便利性。接着，请参照图2C及2D所示，本发明进一步进行去胶/去纬(dejunk/trim)等程序，如此即可制得数个半导体封装构造的产品(未绘示)。本发明较佳实施例的半导体封装构造包含一导线架(亦即所述导线架单元23)、至少一晶片24及一封装胶体33。所述导线架包含一晶片承座231、数个内引脚232及数个外引脚233。所述晶片24设置在所述晶片承座231上，并利用数个导线25或其他适当方式(例如凸块)电性连接于所述内引脚231。所述封装胶体33包覆所述晶片承座231、内引脚232、晶片24及导线25。所述封装胶体33的一上表面具有一引脚顺序指示部331。所述引脚顺序指示部331优选是一凹部，在所述引脚顺序指示部331的范围内残留有一垂直浇口接点321，其是在去胶期间因由所述封装胶体33上移除所述垂直浇口胶条32时所形成的残留不规则断裂面构造。所述垂直浇口接点321位于所述引脚顺序指示部331的凹部内，而不会凸出在所述封装胶体33的上表面外，因此可省略对所述垂直浇口接点321进行磨平的加工程序，其相对简化产品加工过程。所述引脚顺序指示部331通常位于所述导线架(亦即所述导线架单元23)具有一第一引脚(pin one)的角位置(未标示)附近，也就是位于最接近所述封装胶材3来源端的角位置附近。
如上所述，相较于图1A至1C的现有导线架条1的流道分支模块100具有所述流道支架12与导线架单元13呈1∶1的排列比例设计，造成在所述导线架条1上仅能在有限空间形成有限数量的所述导线架单元13等缺点，图2A至2D的本发明的导线架条2的每一导线架单元23在其封装胶体预留区B的范围内具有所述浇口接点预留区C，并利用所述上流道部31连结所述垂直浇口32，以分别由各所述导线架单元23的上方进行封胶形成所述封装胶体33，由于所述上流道部31及垂直浇口32位于所述导线架条2上方，故不会占用所述导线架条2的空间，因而可以省略设置现有流道支架12，仅需设置简单而不占空间的连结支架22。例如，在78x250mm的相同尺寸下，现有导线架条1上最多仅能设置5x14个所述导线架单元13，但本发明的导线架条2上最多则能设置5x20个所述导线架单元23。因此，本发明确实能相对增加所述导线架单元23的布局数量，进而有效提升所述导线架条2的空间利用率，大幅增加封胶程序的单位时间产出量(UPH)大约42.9％或更多，并可相对降低半导体封装构造的平均封胶成本。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (6)

1.一种导线架条的封胶方法，其特征在于：所述封胶方法包含：
提供一导线架条，其包含数个导线架单元；
使一热熔的封装胶材沿一上流道部流动，所述上流道部延伸在所述数个导线架单元上方；
使所述上流道部的封装胶材通过数个分流点分别向下流入一垂直浇口；以及
使各所述垂直浇口内的封装胶材分别注入各所述导线架单元内，以分别形成一封装胶体。
2.如权利要求1所述的导线架条的封胶方法，其特征在于：所述垂直浇口位于所述导线架单元最接近一封装胶材来源端的角位置附近，且所述最接近封装胶材来源端的角位置是所述导线架具有一第一引脚的角位置。
3.如权利要求1所述的导线架条的封胶方法，其特征在于：在提供所述导线架条的步骤后，另包含：分别在各所述导线架单元上放置至少一芯片，并使所述芯片电性连接所述导线架单元。
4.一种具有导线架的半导体封装构造，其特征在于：所述半导体封装构造包含：
一导线架，其包含一芯片承座、数个内引脚及数个外引脚；
至少一芯片，其设置在所述芯片承座上，并电性连接于所述内引脚；及一封装胶体，其包覆所述芯片承座、内引脚及芯片，且所述封装胶体的一上表面具有一引脚顺序指示部，在所述引脚顺序指示部的范围内残留有一垂直浇口接点。
5.如权利要求4所述的具有导线架的半导体封装构造，其特征在于：所述引脚顺序指示部是一凹部。
6.如权利要求4所述的具有导线架的半导体封装构造，其特征在于：所述引脚顺序指示部是位于所述导线架具有一第一引脚的角位置附近。
CN2009100039833A 2009-01-23 2009-01-23 导线架条的封胶方法与具有导线架的半导体封装构造 Active CN101477974B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100039833A CN101477974B (zh) 2009-01-23 2009-01-23 导线架条的封胶方法与具有导线架的半导体封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100039833A CN101477974B (zh) 2009-01-23 2009-01-23 导线架条的封胶方法与具有导线架的半导体封装构造

Publications (2)

Publication Number Publication Date
CN101477974A CN101477974A (zh) 2009-07-08
CN101477974B true CN101477974B (zh) 2011-04-20

Family

ID=40838647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100039833A Active CN101477974B (zh) 2009-01-23 2009-01-23 导线架条的封胶方法与具有导线架的半导体封装构造

Country Status (1)

Country Link
CN (1) CN101477974B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161479B (zh) * 2015-08-24 2018-09-18 日月光封装测试(上海)有限公司 导线框架条及使用该导线框架条的半导体封装方法
CN107403856B (zh) * 2016-05-19 2019-10-22 华为终端有限公司 一种led及其制造方法以及采用该led的电子设备

Also Published As

Publication number Publication date
CN101477974A (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
JP5479247B2 (ja) 半導体装置の製造方法
CN103824834B (zh) 一种具有改进型封装结构的半导体器件及其制造方法
CN101477973B (zh) 导线架条及其封胶方法与封胶构造
US6469369B1 (en) Leadframe having a mold inflow groove and method for making
JP2912134B2 (ja) 半導体装置
CN102054716B (zh) 导线架条的封胶方法与封胶结构
CN101477974B (zh) 导线架条的封胶方法与具有导线架的半导体封装构造
CN105810594A (zh) 半导体器件的制造方法
CN107146777A (zh) 一种免切割封装结构及其制造工艺
CN202003988U (zh) 四方扁平无外引脚封装构造及其导线架条
CN101483167B (zh) 导线架条及其封胶方法与封胶结构
CN104183507B (zh) 制造半导体器件的方法
CN101894822B (zh) 半导体封装用导线架条构造
KR100923869B1 (ko) 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지
CN101866867B (zh) 无外引脚半导体封装构造的导线架制造方法
JP2012109435A (ja) 半導体装置の製造方法
CN203733785U (zh) 一种具有改进型封装结构的半导体器件
CN103021892A (zh) 无外引脚半导体封装构造及其制造方法与导线架条
US10128130B2 (en) Method for manufacturing a semiconductor device
TWI419288B (zh) 導線架條及其封膠方法與具有導線架之半導體封裝構造
TWI382511B (zh) 導線架條及其封膠方法與封膠構造
TWI294680B (zh)
CN203242616U (zh) 无外引脚半导体封装构造的导线架条
CN219696398U (zh) 一种带加强筋的高脚位qfn蚀刻模具
CN203260571U (zh) 无外引脚半导体封装构造及导线架条

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant