CN105161479B - 导线框架条及使用该导线框架条的半导体封装方法 - Google Patents
导线框架条及使用该导线框架条的半导体封装方法 Download PDFInfo
- Publication number
- CN105161479B CN105161479B CN201510523207.1A CN201510523207A CN105161479B CN 105161479 B CN105161479 B CN 105161479B CN 201510523207 A CN201510523207 A CN 201510523207A CN 105161479 B CN105161479 B CN 105161479B
- Authority
- CN
- China
- Prior art keywords
- lead frame
- cell array
- bearing area
- chip bearing
- gum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明是关于导线框架条及使用该导线框架条的半导体封装方法。根据本发明的一实施例，一导线框架条包含一导线框单元阵列。该导线框单元阵列中的每一导线框单元包含芯片承载区及若干引脚，其中该若干引脚沿该导线框单元阵列的列方向延伸于该芯片承载区的相对两侧，该导线框单元阵列的一侧对应每一行第一个导线框单元的芯片承载区设置注胶口。本发明实施例可提高导线框单元阵列中导线框单元的排列密度，节省了导线框架材料，提高生产效率，降低生产成本。
Description
技术领域
本发明是关于半导体封装技术，特别是关于导线框架条及使用该导线框架条的半导体封装方法。
背景技术
对于大部分的半导体封装产品而言，导线框架条上注胶通道的设计合理与否将极大决定其注塑加工过程中注塑材料的利用率。
图1所示是一现有小外形封装型(SOP，Small Out-Line Package)半导体封装件在注塑加工时的结构示意图。如图1所示，封装所使用的导线框架条10包含呈阵列排布的若干导线框单元12，行与行之间的导线框单元12由专用的注胶通道(runner)14连接，而注胶通道14进一步包含主干通道16及自主干通道16两侧延伸的分叉通道16。由注胶机器11提供的注塑材料13沿主干通道16在不同的导线框单元行间行进，通过相应的分叉通道18流进不同的导线框单元12，从而完成注塑工艺。由于注胶通道14是专用的，需要相当多的注塑材料填充，因而这种注塑通道布局设计会造成大量的材料浪费，材料利用率小。而且，导线框单元12排列密度小，影响生产效率。在实际生产过程中，以SOP八端脚150密耳(mil)的标准导线框架条为例，其采用上述注胶通道设计时，注塑材料的利用率只有30％。
因而，业界亟需改进现有的导线框架条，特别是其上注胶通道的设计。
发明内容
本发明的目的之一在于提供导线框架条及使用该导线框架条的半导体封装方法，其具有合理的注胶通道设计和高密度的导线框单元排列。
根据本发明的一实施例，一导线框架条包含一导线框单元阵列。该导线框单元阵列中的每一导线框单元包含芯片承载区及若干引脚，其中该若干引脚沿该导线框单元阵列的列方向延伸于该芯片承载区的相对两侧，该导线框单元阵列的一侧对应每一行第一个导线框单元的芯片承载区设置注胶口。
在本发明的一实施例中，该导线框单元阵列中每一行上的相邻导线框单元之间由相互连通的注胶口连接。在本发明的另一实施例中，该导线框单元阵列中每一行上的相邻导线框单元之间由分离的注胶口连接。在本发明的又一实施例中，该导线框单元阵列中每一列上的相邻导线框单元之间为脚插脚设计。该导线框单元与注胶口呈间隔排列。
本发明的另一实施例还提供了一具有一注胶方向的导线框架条，其包含:多个芯片承载区、自芯片承载区的相对两侧及垂直于注胶方向延伸的多个引脚；及连接于相邻的芯片承载区之间的多个注胶口。
在本发明的一实施例中，该注胶口是以平行于注胶方向延伸于相邻的芯片承载区之间，其中相邻的芯片承载区之间由至少两个分离的注胶口连接。芯片承载区与注胶口呈间隔排列。
本发明的一实施例还提供一半导体封装方法，其包含：提供包含一导线框单元阵列的导线框架条，将集成电路晶片安装于该每一导线框单元的芯片承载区，注塑以形成注塑壳体而遮蔽该集成电路晶片。切割以分离该导线框单元阵列的每一行上的相邻导线框单元；以及冲压以去除该每一导线框单元上的多余部分。该导线框单元阵列中的每一导线框单元包含芯片承载区及若干引脚。其中该若干引脚沿该导线框单元阵列的列方向延伸于该芯片承载区的相对两侧，该导线框单元阵列的一侧对应每一行第一个导线框单元的芯片承载区设置注胶口，该导线框单元阵列中每一行上的相邻导线框单元之间由相互连通的注胶口连接。
本发明实施例提供的导线框架条提高了导线框单元阵列中导线框单元的排列密度，节省了导线框架材料，而且也避免了不必要的注塑材料浪费，提高了生产效率，降低了生产成本。而且在采用多注胶口设计时还可进一步适用于过长的导线框架条的流速要求。
附图说明
图1所示是一现有小外形封装型半导体封装件在注塑加工时的结构示意图
图2所示是根据本发明一实施例的导线框架条在注塑过程中的结构示意图
图3所示是根据本发明另一实施例的导线框架条在注塑过程中的结构示意图
图4所示是根据本发明另一实施例的导线框架条的结构示意图
具体实施方式
为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。
图2所示是根据本发明一实施例的导线框架条20在注塑过程中的结构示意图。
如图2所示，该导线框架条20适用于小外形封装型半导体封装，其包含一导线框单元阵列22。简单起见，本实施例仅示意一4*9的导线框单元阵列22，其包含4行9列共个导线框单元24。该导线框单元阵列22中的每一导线框单元24包含芯片承载区(本图未示出，为黑色注塑材料13部分遮挡，可参照图4)及若干引脚28。其中若干引脚28沿导线框单元阵列22的列方向X延伸于芯片承载区的相对两侧，导线框单元阵列22的一侧对应每一行第一个导线框单元24的芯片承载区设置注胶口(gate)29，而每一行上的相邻导线框单元24之间由相互连通的注胶口29连接。换言之，在本实施例中，芯片承载区与注胶口29呈间隔排列。这样在注塑过程中，由注胶机器11提供的注塑材料13，即图中黑色部分可由注胶口29直接流入对应行的第一个芯片承载区，再由该芯片承载区沿行方向Y经相邻导线框单元24之间的注胶口29流入相邻的芯片承载区，以此类推即可完成对各导线框单元24的塑封。
相较于现有技术，本发明实施例将导线框单元24的排列方向调整了90度，使得每一上导线框单元24的需要注塑的芯片承载区单独排列在一起，注胶口29直接设置于芯片承载区旁侧，省掉了专用的注胶通道部分。一方面提高了导线框单元阵列22中导线框单元24的排列密度，节省了导线框架材料；另一方面也避免了不必要的注塑材料浪费，提高了生产效率，降低了生产成本。
根据本发明的另一实施例，可以注胶方向对导线框架条20的设计进行说明。该导线框架条20同样包含:多个芯片承载区、多个引脚28及多个注胶口29。多个引脚28自芯片承载区的相对两侧及垂直于注胶方向(例如图2中的Y方向)延伸，而每一注胶口29连接于相邻的芯片承载区之间，芯片承载区与注胶口29呈间隔排列。在一实施例中，注胶口29平行于注胶方向延伸于相邻的芯片承载区之间，其中相邻的芯片承载区之间由至少两个分离的注胶口29连接以改善注塑材料的流动性。
在使用导线框架条20进行半导体封装时，其主要封装步骤类似于现有的半导体封装技术。例如，根据本发明一实施例的半导体封装方法主要包括以下步骤：
提供一导线框架条20，其可以是根据上述实施例的导线框架条20或具有类似结构的其它导线框架条20。通过粘晶技术等将所要封装的集成电路晶片安装至各导线框单元24的芯片承载区，并进行引线连接等。然后进行注塑工艺处理，以遮蔽集成电路晶片及封装件的其它内部电路。注塑工艺完成后，由于同一行上对应不同导线框单元24的塑封壳体21完全连接，故先采用切割(saw)处理将上对应不同导线框单元24的塑封壳体29切割分离，然后再采用冲压(punch)技术去除各导线框单元24上的多余部分，如不必要的导线框架部分。
在实际应用过程中，注胶距离长，即导线框架条30过长往往会导致注塑材料不充分或填充空隙等问题。
图3所示是根据本发明另一实施例的导线框架条30在注塑过程中的结构示意图，其可解决上述技术问题。
如图3所示，该导线框架条30同样适用于小外形封装型半导体封装，其包含一导线框单元阵列32。类似的，该导线框单元阵列32中的每一导线框单元34包含芯片承载区(本图未示出，为黑色注塑材料13部分遮挡，可参照图4)及若干引脚38。其中若干引脚38沿导线框单元阵列32的列方向X延伸于芯片承载区的相对两侧，导线框单元阵列32的一侧对应每一行第一个导线框单元34的芯片承载区设置注胶口39，而每一行上的相邻导线框单元34之间由相互分离的多个注胶口39连接。这样在注塑过程中，可通过增加真空模具，由注胶机器11提供的注塑材料13可由注胶口39直接流入对应行的第一个芯片承载区，再由该芯片承载区沿行方向Y经相邻导线框单元34之间的多个注胶口39流入相邻的芯片承载区。真空模具的增加和多注胶口39的设计可有效改善注塑材料的流动性，因而即使在使用长的导线框架条30时仍可获得很好的注塑质量。
除上述优点外，同一行上相邻导线框单元34之间的多个注胶口38设计还可使得注塑后同一行上相邻塑封壳体31是局部连接的，因而可直接采用冲压(punch)技术分离不同的导线框单元24及除去不必要的导线框架部分，而无需先进行切割处理。
图4所示是根据本发明另一实施例的导线框架条40的结构示意图。如图4所示，该导线框架条40的注胶流道设计与图3所示实施例相同，在其它实施例中其也可与图2所示实施例相同；然其不同行间的导线框单元44采用脚插脚(IDF)设计,从而可进一步节省空间增加产品密度。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。
Claims (10)
1.一种导线框架条，包含一导线框单元阵列；所述导线框单元阵列中的每一导线框单元包含：
芯片承载区；及
若干引脚；
其中所述若干引脚沿所述导线框单元阵列的列方向延伸于所述芯片承载区的相对两侧，所述导线框单元阵列的一侧对应每一行第一个导线框单元的芯片承载区设置注胶口。
2.如权利要求1所述的导线框架条，其中所述导线框单元阵列中每一行上的相邻导线框单元之间由相互连通的注胶口连接。
3.如权利要求1所述的导线框架条，其中所述导线框单元阵列中每一行上的相邻导线框单元之间由分离的注胶口连接。
4.如权利要求1所述的导线框架条，其中所述导线框单元阵列中每一列上的相邻导线框单元之间为脚插脚设计。
5.如权利要求1所述的导线框架条，其中所述导线框单元与所述注胶口呈间隔排列。
6.一种导线框架条，具有一注胶方向，其中所述导线框架条包含:
多个芯片承载区；
多个引脚,自所述芯片承载区的相对两侧及垂直于所述注胶方向延伸；及
多个注胶口，每一所述注胶口连接于相邻的芯片承载区之间。
7.如权利要求6所述的导线框架条，其中所述注胶口是以平行于所述注胶方向延伸于相邻的芯片承载区之间。
8.如权利要求6所述的导线框架条，其中相邻的芯片承载区之间由至少两个分离的注胶口连接。
9.如权利要求6所述的导线框架条，其中所述芯片承载区与所述注胶口呈间隔排列。
10.一种半导体封装方法，包含：
提供一导线框架条，其包含一导线框单元阵列；所述导线框单元阵列中的每一导线框单元包含：
芯片承载区；及
若干引脚；
其中所述若干引脚沿所述导线框单元阵列的列方向延伸于所述芯片承载区的相对两侧，所述导线框单元阵列的一侧对应每一行第一个导线框单元的芯片承载区设置注胶口，所述导线框单元阵列中每一行上的相邻导线框单元之间由相互连通的注胶口连接；
将集成电路晶片安装于所述每一导线框单元的芯片承载区；
注塑以形成注塑壳体而遮蔽所述集成电路晶片；
切割以分离所述导线框单元阵列的每一行上的相邻导线框单元；以及
冲压以去除所述每一导线框单元上的多余部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510523207.1A CN105161479B (zh) | 2015-08-24 | 2015-08-24 | 导线框架条及使用该导线框架条的半导体封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510523207.1A CN105161479B (zh) | 2015-08-24 | 2015-08-24 | 导线框架条及使用该导线框架条的半导体封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105161479A CN105161479A (zh) | 2015-12-16 |
| CN105161479B true CN105161479B (zh) | 2018-09-18 |
Family
ID=54802293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510523207.1A Active CN105161479B (zh) | 2015-08-24 | 2015-08-24 | 导线框架条及使用该导线框架条的半导体封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105161479B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105470233A (zh) * | 2016-01-12 | 2016-04-06 | 气派科技股份有限公司 | 一种sot223引线框架及其封装方案 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101483167B (zh) * | 2009-01-22 | 2011-03-30 | 日月光半导体制造股份有限公司 | 导线架条及其封胶方法与封胶结构 |
| CN101477973B (zh) * | 2009-01-23 | 2010-09-29 | 日月光半导体制造股份有限公司 | 导线架条及其封胶方法与封胶构造 |
| CN101477974B (zh) * | 2009-01-23 | 2011-04-20 | 日月光半导体制造股份有限公司 | 导线架条的封胶方法与具有导线架的半导体封装构造 |
| CN102054716B (zh) * | 2010-10-26 | 2013-03-27 | 日月光封装测试(上海)有限公司 | 导线架条的封胶方法与封胶结构 |
| CN205159313U (zh) * | 2015-08-24 | 2016-04-13 | 日月光封装测试(上海)有限公司 | 导线框架条 |
-
2015
- 2015-08-24 CN CN201510523207.1A patent/CN105161479B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105161479A (zh) | 2015-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7525180B2 (en) | Semiconductor mount substrate, semiconductor device and method of manufacturing semiconductor package | |
| US8652384B2 (en) | Method for molding semiconductor device | |
| CN105470234A (zh) | 一种sot23引线框架及其封装工艺流程 | |
| JP5054923B2 (ja) | 電子部品の樹脂封止成形方法 | |
| CN105161479B (zh) | 导线框架条及使用该导线框架条的半导体封装方法 | |
| US7265453B2 (en) | Semiconductor component having dummy segments with trapped corner air | |
| CN207503966U (zh) | 适用于连续充填技术的to251型八排引线框架 | |
| CN205159313U (zh) | 导线框架条 | |
| US20150014831A1 (en) | Semiconductor device with corner tie bars | |
| CN207883687U (zh) | Sop-8封装引线框架 | |
| CN107731775A (zh) | 适用于连续充填技术的to251型八排引线框架 | |
| US6856006B2 (en) | Encapsulation method and leadframe for leadless semiconductor packages | |
| CN207800552U (zh) | 一种模块化可更换的集成电路封装模具 | |
| CN209544330U (zh) | 一种散热四引脚的集成电路封装结构 | |
| CN207731947U (zh) | 一种注塑均匀的led支架 | |
| CN106796931A (zh) | 引线框、半导体装置的制造方法 | |
| JP4181346B2 (ja) | リード端子型半導体装置の製造方法 | |
| CN206516614U (zh) | Sip封装胶模和封装设备 | |
| CN202846821U (zh) | 一种用于半导体塑封模的流道 | |
| JP2004319900A (ja) | 樹脂封止用型及び樹脂封止用型の仕様決定方法 | |
| CN107415168A (zh) | 封装料带及其注塑方法和注塑模具 | |
| CN210308823U (zh) | 一种进胶辅助流道改良式塑封模具 | |
| CN203774300U (zh) | 一种应用于sod323半导体封装的高密度框架 | |
| CN212570981U (zh) | 一种qfn芯片封装体结构 | |
| CN202473862U (zh) | 高精密集成电路四侧引脚直插封装模具成型块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210111 Address after: No. 669, GuoShouJing Road, Pudong New Area pilot Free Trade Zone, Shanghai, 201203 Patentee after: Rirong semiconductor (Shanghai) Co.,Ltd. Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 669 Patentee before: ASE ASSEMBLY & TEST (SHANGHAI) Ltd. |