CN101477973B - 导线架条及其封胶方法与封胶构造 - Google Patents

导线架条及其封胶方法与封胶构造 Download PDF

Info

Publication number
CN101477973B
CN101477973B CN 200910002463 CN200910002463A CN101477973B CN 101477973 B CN101477973 B CN 101477973B CN 200910002463 CN200910002463 CN 200910002463 CN 200910002463 A CN200910002463 A CN 200910002463A CN 101477973 B CN101477973 B CN 101477973B
Authority
CN
China
Prior art keywords
frame unit
several
lead frame
conductive wire
runner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910002463
Other languages
English (en)
Other versions
CN101477973A (zh
Inventor
陈天赐
陈光雄
徐志宏
陈焕文
谢玫璘
邱世杰
林英士
张树明
陈锺国
徐鸣懋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200910002463 priority Critical patent/CN101477973B/zh
Publication of CN101477973A publication Critical patent/CN101477973A/zh
Application granted granted Critical
Publication of CN101477973B publication Critical patent/CN101477973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开一种导线架条及其封胶方法与封胶构造，其主要提供一导线架条，其包含至少一流道分支模块，每一流道分支模块具有一流道支架及数个导线架单元。所述流道支架预留有一流道预留区，其具有数个分流点预留区。各所述分流点预留区利用二侧浇口预留区向两侧连接二导线架单元，并进一步利用二连结浇口预留区向外连接另二导线架单元，使各所述分流点预留区连接四个所述导线架单元。因此，所述导线架条可相对减少所述流道支架的数量，同时增加所述导线架单元的数量。

Description

导线架条及其封胶方法与封胶构造
【技术领域】
本发明是有关于一种导线架条及其封胶方法与封胶构造，特别是有关于一种能提高单位时间产出量(units per hour，UPH)的导线架条及其封胶方法与封胶构造。
【背景技术】
现今，半导体封装产业为了满足各种封装需求，逐渐发展出各种不同型式的封装构造，其中由半导体硅晶圆(wafer)切割而成的硅芯片(chip)通常是先利用打线(wire bonding)或凸块(bumping)等适当方式选择固定在导线架(leadframe)或基板(substrate)上，接着再利用封装胶体封装包覆保护硅芯片，如此即可完成一半导体封装构造的基本架构。一般常见具有小外型封装(small outline package，SOP)、小外型J形引脚封装(small outline J-leadedpackage，SOJ)、小外型晶体管封装(small outline transistor，SOT)、宽体小外型封装(small outline package(wide-type)，SOW)、双列直插式封装(Dual In-linePackage，DIP)、方型扁平封装(quad flat package，QFP)及方型扁平无外引脚封装(quad flat non-leaded package，QFN)等。目前，为了符合量产需求，通常是在一导线架条(leadframe strip)上设置数个导线架单元，以同时进行数个芯片的固定、电性连接及封胶等加工程序，最后再切割去除多余框架，以便同时制造完成数个具有导线架的封装构造。
举例而言，请参照图1A、1B及1C所示，其揭示一种现有小外型封装(SOP)构造的导线架条在封胶前及封胶后的示意图。如图1A所示，一导线架条1包含一外框10、数个连结支架11、数个流道支架12及数个导线架单元13。所述外框10、连结支架11及流道支架12相互连接，所述连结支架11及流道支架12相互垂直交叉排列，以支撑、区隔及定义所述数个导线架单元13。各所述导线架单元13具有一芯片承座131、数个内引脚部132、数个外引脚部133、数个坝杆(dam bar)134及数个支撑助条(tie bar)135，所述芯片承座131利用所述支撑助条135连接到所述连结支架11(或外框10)上。所述内引脚部132连接在所述坝杆134上，所述外引脚部133连接在所述坝杆134及所述连结支架11(或外框10)之间。再者，每一所述流道支架12及其两侧的二排所述导线架单元13共同定义成一流道分支模块100。
如图1A所示，在进行封胶前，先将数个芯片14分别固定在各所述芯片承座131上，各所述芯片14可利用数条导线(wire)15电性连接至所述内引脚部132。如图1B所示，在进行封胶时，将具有所述芯片14及导线15的所述导线架条1利用转移模塑成形(transfer-molding)方式进行处理，其中将所述导线架条1夹置在二模具16之间。此时，所述导线架单元13对位于所述二模具16共同形成的一模穴区161中，且所述二模具16在一料穴(well)162位置利用一活塞163将一封装胶材17压入一流道部(runner)164内，直到所述封装胶材17沿数个侧浇口(side gate)165注入到各所述模穴区161，以包覆保护各所述芯片承座131、内引脚部132(如图1A所示)、芯片14及导线15(如图1A所示)。
如图1C所示，在完成封胶后，固化所述封装胶材17，并移除所述二模具16。此时，所述封装胶材17对应所述流道部164、侧浇口165及模穴区161分别形成一流道胶条171、数个侧浇口胶条172及数个封装胶体173，其中所述流道胶条171包覆在所述流道支架12上，且每一所述流道胶条171在每一分流点A通过二个所述侧浇口胶条172连接二个所述封装胶体173。也就是，在每一所述流道分支模块100中，每设置二排所述导线架单元13，就必需在所述二排导线架单元13之间设置一组所述流道部164(亦即所述流道胶条171)，每一分流点A是以1∶2的比例通过所述侧浇口165(亦即所述侧浇口胶条172)向两侧连接二个所述封装胶体173。
然而，在此种导线架条1的流道分支模块100设计中，每隔二排所述导线架单元13就必需设置一个所述流道支架12，以方便后续形成所述流道胶条171及侧浇口胶条172。但是，此种流道支架12与导线架单元13的1∶2排列比例设计具有过多数量的流道支架12，其相对限制了所述导线架条1可用以设置所述导线架单元13的空间，亦即相对限制所述导线架单元13的总单元数量。结果，每进行一次封胶程序，仅能在所述导线架条1上形成有限数量的所述封装胶体173，同时必需浪费不少的所述导线架条1空间，因而导致难以进一步提高所述封胶程序的单位时间产出量(units per hour，UPH)。
故，有必要提供一种导线架条及其封胶方法与封胶构造，以解决现有技术所存在的问题。
【发明内容】
本发明的主要目的在于提供一种导线架条及其封胶方法与封胶构造，其中导线架条是设有至少一流道分支模块，每一流道分支模块的各分流点预留区可向两侧设置四个导线架单元，进而有利于减少导线架条的流道支架数量、增加导线架单元的布局数量、提升导线架条的空间利用率、增加封胶程序的单位时间产出量(UPH)，并相对降低半导体封装构造的平均封胶成本。
本发明的次要目的在于提供一种导线架条及其封胶方法与封胶构造，其中每一流道分支模块的各分流点预留区利用二侧浇口预留区向两侧连接二导线架单元，并进一步利用二连结浇口预留区向外连接另二导线架单元，进而有利于减少流道支架数量、提升空间利用率、增加单位时间产出量，并降低平均封胶成本。
本发明的另一目的在于提供一种导线架条及其封胶方法与封胶构造，其中在完成封胶后，封装胶材在连结浇口预留区形成连结浇口连接二相邻导线架单元，可做为支撑封装胶体的临时性固定肋条，进而有利于提高导线架条封胶构造的结构强度及其运送便利性。
为达上述的目的，本发明提供一种导线架条，其包含至少一流道分支模块，各所述流道分支模块具有一流道支架、数个第一导线架单元、数个第二导线架单元、数个第三导线架单元、数个第四导线架单元、数个侧浇口预留区及数个连结浇口预留区。在各所述流道分支模块中，所述流道支架预留有一流道预留区，所述流道预留区具有数个分流点预留区。各所述侧浇口预留区形成在所述分流点预留区与所述第一导线架单元之间，及形成在所述分流点预留区与所述第三导线架单元之间。各所述连结浇口预留区形成在所述第一及第二导线架单元之间，及形成在所述第三及第四导线架单元之间。
再者，本发明提供一种导线架条的封胶方法，其包含步骤：提供一导线架条，其包含至少一流道分支模块，各所述流道分支模块具有一流道支架、数个第一导线架单元、数个第二导线架单元、数个第三导线架单元及数个第四导线架单元；使一热熔的封装胶材沿一流道部流动，所述流道部延伸在所述流道支架上；使所述流道部的封装胶材通过数个分流点向两侧分别流入一侧浇口，其分别注入所述第一及第三导线架单元内，以分别形成一第一封装胶体及一第三封装胶体；以及，使所述第一及第三封装胶体内的封装胶材分别通过一连结浇口注入一第二导线架单元及一第四导线架单元，以分别形成一第二封装胶体及一第四封装胶体。
另外，本发明提供一种导线架条的封胶构造，其包含一导线架条及一封装胶材。所述导线架条包含至少一流道分支模块，各所述流道分支模块具有一流道支架、数个第一导线架单元、数个第二导线架单元、数个第三导线架单元及数个第四导线架单元。所述封装胶材包含至少一流道胶条、数个侧浇口胶条、数个连结浇口胶条、数个第一封装胶体、数个第二封装胶体、数个第三封装胶体及数个第四封装胶体。各所述流道胶条延伸在所述流道支架上，且各所述流道胶条具有数个分流点，各所述侧浇口胶条连接所述分流点及所述第一封装胶体，及连接所述分流点及所述第三封装胶体。各所述连结浇口胶条连接所述第一及第二封装胶体，及连接所述第三及第四封装胶体。所述第一至第四封装胶体分别包覆所述第一至第四导线架单元。
在本发明的一实施例中，所述第一及第二导线架单元依序平行串接排列在所述流道支架的第一侧；所述第三及第四导线架单元依序平行串接排列在所述流道支架的第二侧。
在本发明的一实施例中，所述侧浇口预留区(或侧浇口胶条)及所述连结浇口预留区(或连结浇口胶条)形成在所述第一导线架单元(或第三导线架单元)的一对角线的两端。
在本发明的一实施例中，所述侧浇口预留区(或侧浇口胶条)形成在所述第一导线架单元(或第三导线架单元)最接近一封装胶材来源端的角位置上。
在本发明的一实施例中，所述侧浇口预留区(或侧浇口胶条)及连结浇口预留区(或连结浇口胶条)形成在所述导线架条的同一表面。
在本发明的一实施例中，所述导线架条的流道支架(的流道预留区)具有至少一开槽。
在本发明的一实施例中，所述导线架条的侧浇口预留区具有一缺口。
在本发明的一实施例中，所述导线架条的连结浇口预留区具有至少一缺口。
在本发明的一实施例中，所述第一至第四导线架单元选自具双排引脚的导线架单元。
在本发明的一实施例中，所述流道部、侧浇口及连结浇口形成在二模具上。
在本发明的一实施例中，在提供所述导线架条的步骤后，另包含：分别在所述第一至第四导线架单元上放置至少一芯片，并使所述芯片电性连接所述第一至第四导线架单元。
【附图说明】
图1A是现有导线架条的局部正视图。
图1B是现有导线架条在进行封胶时的局部剖视图。
图1C是现有导线架条在完成封胶后的局部正视图。
图2A是本发明较佳实施例的导线架条的局部正视图。
图2B是本发明较佳实施例的导线架条在进行封胶时的局部剖视图。
图2C是本发明较佳实施例的导线架条在完成封胶后的局部正视图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下：
请参照图2A、2B及2C所示，本发明较佳实施例的导线架条及其封胶方法与封胶构造主要应用于制造具双排引脚导线架的半导体封装产品，例如应用于制造小外型封装(SOP)、小外型J形引脚封装(SOJ)、小外型晶体管封装(SOT)、宽体小外型封装(SOW)、双列直插式封装(DIP)或其他类似的封装产品。
请参照图2A所示，本发明较佳实施例的导线架条2是一条状板体，其通常是由铜、铁、铝、镍或等效金属或合金所制成，并通过冲压(punching)或其他等效方法加工形成下列细部构造，其中所述导线架条2包含一外框20、数个连结支架21、至少一流道支架22、数个第一导线架单元23、数个第二导线架单元24、数个第三导线架单元25及数个第四导线架单元26。所述外框20、连结支架21及流道支架22相互连接，所述连结支架21横向间隔排列在所述外框20内，所述流道支架22纵向间隔排列在所述外框20内，所述连结支架21及流道支架22相互垂直交叉排列，以支撑、区隔及定义所述第一、第二、第三及第四导线架单元23-26。每一所述流道支架22的一第一侧依序平行串接排列所述第一及第二导线架单元23、24，及每一所述流道支架22的一第二侧依序平行串接排列所述第三及第四导线架单元25、26，所述流道支架22及第一至第四导线架单元23-26共同定义为至少一流道分支模块200。当设置二组或以上的流道分支模块200时，各所述流道分支模块200是相互邻接排列在所述导线架条2的外框20所定义的一范围内。
请再参照图2A所示，本发明较佳实施例的流道支架22预留有一流道预留区B，在所述流道预留区B的范围内具有至少一开槽221，以便在封胶后进行去胶(dejunk)。所述流道预留区B具有数个分流点预留区C，各所述分流点预留区C与相邻所述第一导线架单元23(或第三导线架单元25)之间分别具有一侧浇口预留区D，及，在所述侧浇口预留区D的范围内优选具有一缺口222，其优选连通于所述第一导线架单元23(或第三导线架单元25)的开槽(未标示)。再者，各所述第一及第二导线架单元23、24之间具有一连结浇口预留区E，在所述连结浇口预留区E的范围内优选具有至少一缺口27，例如设有二个所述缺口27，其分别连通于所述第一及第二导线架单元23、24的开槽(未标示)。另外，各所述第三及第四导线架单元25、26之间亦具有一连结浇口预留区E，在所述连结浇口预留区E的范围内同样具有至少一缺口27，例如设有二个所述缺口27，其分别连通于所述第三及第四导线架单元25、26的开槽(未标示)。依据上述流道分支模块200的设计，每一所述分流点预留区C是以1∶4的比例连接四个导线架单元23-26。
请再参照图2A所示，本发明较佳实施例的第一至第四导线架单元23-26为实质相同的具双排引脚的导线架单元，其各自包含一芯片承座、数个内引脚部、数个外引脚部、数个坝杆及数个支撑助条(未标示)，上述细部构造是实质相同于图1A所示的导线架单元13的细部构造，且可依封装产品不同而做改变或省略部分构造(例如芯片承座)，所述第一至第四导线架单元23-26的细部构造并未用以限制本发明。因此，本发明不再另予详细说明所述第一至第四导线架单元23-26的细部构造。再者，在进行封胶前，所述第一至第四导线架单元23-26皆可用以承载至少一芯片28，并利用适当方式(例如导线或凸块)电性连接所述芯片28。
请参照图2B所示，本发明较佳实施例的导线架条的封胶方法是包含下列步骤：提供一导线架条2，其包含至少一流道分支模块200，各所述流道分支模块200具有一流道支架22、数个第一导线架单元23、数个第二导线架单元24、数个第三导线架单元25及数个第四导线架单元26；使一热熔的封装胶材3沿一流道部41流动，所述流道部41延伸在所述流道支架22上；使所述流道部41的封装胶材3通过数个分流点F向两侧分别流入一侧浇口42，其分别注入所述第一及第三导线架单元23、25内，以分别形成一第一封装胶体33及一第三封装胶体36；以及，使所述第一及第三封装胶体33、36内的封装胶材3分别再通过一连结浇口44注入一第二导线架单元24及一第四导线架单元26，以分别形成一第二封装胶体35及一第四封装胶体37。
请参照图2B所示，在提供所述导线架条2的步骤后，先分别在所述第一至第四导线架单元23-26上放置至少一芯片28，并使所述芯片28电性连接所述第一至第四导线架单元23-26。接着，利用转移模塑成形(transfer-molding)方式进行封胶程序。此时，本发明较佳实施例的导线架条2是夹置在二模具4之间。所述二模具4共同形成一料穴40、一流道部41、数个侧浇口42、数个第一模穴区43、数个连结浇口44、数个第二模穴区45、数个第三模穴区46、数个第四模穴区47及一活塞48，其中所述流道部41并具有所述数个分流点F以向两侧连接所述数个侧浇口42。所述热熔的封装胶材3放置在所述料穴40中，并利用所述活塞48将所述封装胶材3压入所述流道部41内。在本发明中，所述模具4的流道部41对应于所述导线架条2的流道支架22的流道预留区B及开槽221；所述分流点F对应于所述流道支架22的分流点预留区C；所述侧浇口42对应于所述流道支架22的侧浇口预留区D；所述连结浇口44对应于所述连结浇口预留区E；以及，所述第一至第四模穴区43-47分别对应于所述第一至第四导线架单元23-26。
请参照图2C所示，在完成封胶后，本发明较佳实施例的封装胶材3将固化形成至少一流道胶条31、数个侧浇口胶条32、数个第一封装胶体33、数个连结浇口胶条34、数个第二封装胶体35、数个第三封装胶体36及数个第四封装胶体37。因此，本发明较佳实施例的导线架条2的封胶构造是包含一导线架条2及一封装胶材3。所述导线架条2包含至少一流道分支模块200，各所述流道分支模块200具有一流道支架22、数个第一导线架单元23、数个第二导线架单元24、数个第三导线架单元25及数个第四导线架单元26。所述封装胶材3的各流道胶条31延伸在所述流道支架22上，且各所述流道胶条31具有数个分流点F，各所述侧浇口胶条32连接所述分流点F及所述第一封装胶体33，及连接所述分流点F及所述第三封装胶体36。各所述连结浇口胶条34连接所述第一及第二封装胶体33、35，及连接所述第三及第四封装胶体36、37。所述第一至第四封装胶体33-37分别包覆所述第一至第四导线架单元23-26。在制备所述导线架条2的封胶构造后，本发明可进一步进行去胶/去纬(dejunk/trim)等程序，如此即可制得数个半导体封装产品(未绘示)。所述导线架条2的开槽121及缺口222、27可方便对所述流道胶条31、所述侧浇口胶条32与所述连结浇口胶条34进行去胶动作。
再者，请参照图2A、2B及2C所示，在本发明较佳实施例中，所述侧浇口预留区D(或侧浇口胶条32)及所述连结浇口预留区E(或连结浇口胶条34)是形成在所述第一导线架单元23(或第三导线架单元24)的一对角线的两端，且所述侧浇口预留区D(或侧浇口胶条32)优选形成在所述第一导线架单元23(或第三导线架单元24)最接近所述封装胶材3来源端的角位置上，以便确保所述封装胶材3顺向注入所述侧浇口42，并在填满所述第一导线架单元23(或第三导线架单元24)之后，才通过所述连结浇口44注入所述第二导线架单元24(或第四导线架单元25)，藉此相对提高串接封胶的成品率(yield)。另外，所述侧浇口预留区D(或侧浇口胶条32)及连结浇口预留区E(或连结浇口胶条34)优选形成在所述导线架条2的同一表面。藉此，在完成封胶后，所述侧浇口胶条32与所述连结浇口胶条34将可做为支撑所述第三及第四封装胶体36、37的临时性固定肋条，能提高导线架条封胶构造的整体结构强度，使其在装箱或运送的过程中不致因重量过重而弯曲变形，因而增加运送便利性。
如上所述，相较于图1A至1C的现有导线架条1的流道分支模块100具有所述流道支架12与导线架单元13呈1∶2的排列比例设计，造成在所述导线架条1上仅能形成有限数量的所述导线架单元13等缺点，图2A至2C的本发明的导线架条2的每一流道分支模块200利用设置所述侧浇口预留区D及连结浇口预留区E，使得各分流点预留区C可向两侧连接四个导线架单元23-26，其具有所述流道支架22与导线架单元23-26呈1∶4的排列比例设计。例如，在78x250mm的相同尺寸下，现有导线架条1上最多仅能设置8x28个所述导线架单元13，但本发明的导线架条2上最多则能设置8x36个所述导线架单元23-26。因此，本发明确实能相对减少所述导线架条2的流道支架22数量，同时增加所述导线架单元23-26的布局数量，进而有效提升所述导线架条2的空间利用率，大幅增加封胶程序的单位时间产出量(UPH)大约28.5％或更多，并可相对降低半导体封装构造的平均封胶成本。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种导线架条，其特征在于：所述导线架条包含：
至少一流道分支模块，各所述流道分支模块具有：
一流道支架，其预留有一流道预留区，所述流道预留区具有数个分流点预留区；
数个第一导线架单元及数个第二导线架单元，其依序排列在所述流道支架的一第一侧；
数个第三导线架单元及数个第四导线架单元，其依序排列在所述流道支架的一第二侧；
数个侧浇口预留区，各所述侧浇口预留区形成在所述分流点预留区与所述第一导线架单元之间，及形成在所述分流点预留区与所述第三导线架单元之间，所述侧浇口预留区具有一缺口；及
数个连结浇口预留区，各所述连结浇口预留区形成在所述第一及第二导线架单元之间，及形成在所述第三及第四导线架单元之间，所述连结浇口预留区具有至少一缺口。
2.如权利要求1所述的导线架条，其特征在于：所述侧浇口预留区及所述连结浇口预留区形成在所述第一导线架单元的一对角线的两端；及形成在所述第三导线架单元的一对角线的两端。
3.如权利要求2所述的导线架条，其特征在于：所述侧浇口预留区形成在所述第一导线架单元最接近一封装胶材的来源端的角位置上；及形成在所述第三导线架单元最接近所述封装胶材的来源端的角位置上。
4.如权利要求1所述的导线架条，其特征在于：所述侧浇口预留区及连结浇口预留区形成在所述导线架条的同一表面。
5.一种导线架条的封胶方法，其特征在于：所述封胶方法包含：
提供一如权利要求1所述的导线架条，其包含至少一流道分支模块，各所述流道分支模块具有一流道支架、数个第一导线架单元、数个第二导线架单元、数个第三导线架单元、数个第四导线架单元、数个侧浇口预留区及数个连结浇口预留区，其中所述侧浇口预留区具有一缺口，所述连结浇口预留区具有至少一缺口；
使一热熔的封装胶材沿一流道部流动，所述流道部延伸在所述流道支架上；
使所述流道部的封装胶材通过数个分流点向两侧分别流入一侧浇口，其分别注入所述第一及第三导线架单元内，以分别形成一第一封装胶体及一第三封装胶体；及
使所述第一及第三封装胶体内的封装胶材分别通过一连结浇口注入一第二导线架单元及一第四导线架单元，以分别形成一第二封装胶体及一第四封装胶体。
6.如权利要求5所述的导线架条的封胶方法，其特征在于：在提供所述导线架条的步骤后，另包含：分别在所述第一至第四导线架单元上放置至少一芯片，并使所述芯片电性连接所述第一至第四导线架单元。
7.如权利要求5所述的导线架条的封胶方法，其特征在于：所述侧浇口及所述连结浇口位于所述第一导线架单元的一对角线的两端，及位于所述第三导线架单元的一对角线的两端；且所述侧浇口位于所述第一导线架单元最接近所述封装胶材的来源端的角位置上，及位于所述第三导线架单元最接近所述封装胶材的来源端的角位置上。
8.一种导线架条的封胶构造，其特征在于：所述封胶构造包含：
一如权利要求1所述的导线架条，其包含至少一流道分支模块，各所述流道分支模块具有一流道支架、数个第一导线架单元、数个第二导线架单元、数个第三导线架单元、数个第四导线架单元、数个侧浇口预留区及数个连结浇口预留区，其中所述侧浇口预留区具有一缺口，所述连结浇口预留区具有至少一缺口；及
一封装胶材，其包含至少一流道胶条、数个侧浇口胶条、数个连结浇口胶条、数个第一封装胶体、数个第二封装胶体、数个第三封装胶体及数个第四封装胶体；
其中各所述流道胶条延伸在所述流道支架上，且各所述流道胶条具有数个分流点，各所述侧浇口胶条连接所述分流点及所述第一封装胶体，及连接所述分流点及所述第三封装胶体；各所述连结浇口胶条连接所述第一及第二封装胶体，及连接所述第三及第四封装胶体；且所述第一至第四封装胶体分别包覆所述第一至第四导线架单元。
9.如权利要求8所述的导线架条的封胶构造，其特征在于：所述侧浇口胶条及所述连结浇口胶条形成在所述第一导线架单元的一对角线的两端；及形成在所述第三导线架单元的一对角线的两端。
10.如权利要求8所述的导线架条的封胶构造，其特征在于：所述侧浇口胶条形成在所述第一导线架单元最接近所述封装胶材的来源端的角位置上；及形成在所述第三导线架单元最接近所述封装胶材的来源端的角位置上。
CN 200910002463 2009-01-23 2009-01-23 导线架条及其封胶方法与封胶构造 Active CN101477973B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910002463 CN101477973B (zh) 2009-01-23 2009-01-23 导线架条及其封胶方法与封胶构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910002463 CN101477973B (zh) 2009-01-23 2009-01-23 导线架条及其封胶方法与封胶构造

Publications (2)

Publication Number Publication Date
CN101477973A CN101477973A (zh) 2009-07-08
CN101477973B true CN101477973B (zh) 2010-09-29

Family

ID=40838646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910002463 Active CN101477973B (zh) 2009-01-23 2009-01-23 导线架条及其封胶方法与封胶构造

Country Status (1)

Country Link
CN (1) CN101477973B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894822B (zh) * 2010-05-28 2012-07-04 日月光封装测试(上海)有限公司 半导体封装用导线架条构造
CN102054716B (zh) * 2010-10-26 2013-03-27 日月光封装测试(上海)有限公司 导线架条的封胶方法与封胶结构
US8716845B2 (en) * 2011-04-15 2014-05-06 Texas Instruments Incorporated Lead frame strip for reduced mold sticking during degating
CN105161479B (zh) * 2015-08-24 2018-09-18 日月光封装测试(上海)有限公司 导线框架条及使用该导线框架条的半导体封装方法
CN105551972A (zh) * 2015-12-08 2016-05-04 广东气派科技有限公司 一种sop8芯片封装工艺
CN105552058A (zh) * 2015-12-08 2016-05-04 广东气派科技有限公司 一种sot23-6芯片封装工艺

Also Published As

Publication number Publication date
CN101477973A (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
CN101477973B (zh) 导线架条及其封胶方法与封胶构造
CN103824834B (zh) 一种具有改进型封装结构的半导体器件及其制造方法
TW200737475A (en) Leadless semiconductor package and method of manufacture
CN102054716B (zh) 导线架条的封胶方法与封胶结构
CN102751205A (zh) 半导体器件及其制造方法
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
TW200625581A (en) Lead-frame-based semiconductor package with lead frame and lead frame thereof
CN101894822B (zh) 半导体封装用导线架条构造
CN209418492U (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN101483167B (zh) 导线架条及其封胶方法与封胶结构
CN101477974B (zh) 导线架条的封胶方法与具有导线架的半导体封装构造
KR100923869B1 (ko) 몰딩후 연결단자가 분리되는 반도체 패키지 제조방법 및이에 의한 반도체 패키지
CN109904077B (zh) 多管脚半导体产品的封装方法
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN101866867B (zh) 无外引脚半导体封装构造的导线架制造方法
CN203733785U (zh) 一种具有改进型封装结构的半导体器件
CN104183507A (zh) 制造半导体器件的方法
US6303983B1 (en) Apparatus for manufacturing resin-encapsulated semiconductor devices
CN103021892A (zh) 无外引脚半导体封装构造及其制造方法与导线架条
TWI382511B (zh) 導線架條及其封膠方法與封膠構造
CN201629329U (zh) 一种引线框架
TWI419288B (zh) 導線架條及其封膠方法與具有導線架之半導體封裝構造
TWI256706B (en) Packaging method for segregating die paddles of a leadframe
CN103021879A (zh) 无外引脚半导体封装构造及其制造方法与导线架条
CN219696398U (zh) 一种带加强筋的高脚位qfn蚀刻模具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant