CN104183507A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN104183507A
CN104183507A CN201410226146.8A CN201410226146A CN104183507A CN 104183507 A CN104183507 A CN 104183507A CN 201410226146 A CN201410226146 A CN 201410226146A CN 104183507 A CN104183507 A CN 104183507A
Authority
CN
China
Prior art keywords
sub
running channel
lead frame
hermetic unit
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410226146.8A
Other languages
English (en)
Other versions
CN104183507B (zh
Inventor
藤井浩志
田中茂樹
吉田一明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104183507A publication Critical patent/CN104183507A/zh
Application granted granted Critical
Publication of CN104183507B publication Critical patent/CN104183507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/22—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device liquid at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及制造半导体器件的方法，以稳定地除去在密封步骤中在树脂提供路线中形成的树脂主体。引线框架在其子浇道部分中具有子通孔。在子浇道部分沿其延伸的第一方向上，子通孔具有位于主浇道部分一侧的第一部分和相对于第一部分位于浇口部分一侧的第二部分。在平面图中，子通孔的在第一方向上的开口宽度大于子通孔的在与第一方向垂直的第二方向上的开口宽度。在平面图中，子通孔的在第二方向上的开口宽度从第一部分向浇口部分一侧的第二部分的末端部分逐渐减小。

Description

制造半导体器件的方法
相关申请的交叉引用
2013年5月27日提交的日本专利申请No.2013-111360的公开内容，包括说明书、附图和摘要，通过引用整体合并于此。
技术领域
本发明涉及半导体器件的制造技术，例如，当应用到通过从成型模具的腔体角落提供树脂以密封安装在引线框架上的半导体芯片所获得的半导体器件时有效的技术。
背景技术
日本专利特许公开No.2002-64114(专利文献1)或者日本专利特许公开No.2011-258680(专利文献2)描述了利用在浇道部分(runner portion)的一部分中具有通孔的引线框架来制造半导体器件的方法，其中浇道部分将是树脂的提供路线。
专利文献1：日本专利特许公开No.2002-64114
专利文献2：日本专利特许公开No.2011-258680
发明内容
在用树脂密封安装在引线框架上的半导体芯片的步骤中，存在通过使用位于引线框架的器件形成部分外围的空间来提供树脂的技术。在这种情况下，树脂主体不仅形成在器件密封部分中以用于将半导体芯片密封在器件形成部分处，而且形成在器件形成部分周围形成的树脂提供路线中。
为了容易地进行密封步骤之后的步骤，在树脂提供路线处形成的树脂主体优选被除去。但是，树脂牢牢地附着到引线框架，使得难以稳定地除去树脂主体。
其它问题及新颖特征将从本文的描述和附图中显而易见。
根据一实施例的制造半导体器件的方法包括在引线框架上安装半导体芯片的步骤。引线框架具有第一表面、与第一表面相对的第二表面、框架部分、以及在平面图中被框架部分包围的器件形成部分。框架部分具有沿第一方向延伸的主浇道部分、与器件形成部分链接的浇口(gate)部分、以及链接浇口部分和主浇道部分的子浇道(sub-runner)部分。主浇道部分和子浇道部分分别具有主通孔和子通孔。沿子浇道部分的延伸方向，子通孔具有位于主浇道部分一侧的第一部分和相对于第一部分位于浇口部分一侧的第二部分。在平面图中，在子浇道部分的延伸方向上子通孔的最大开口宽度大于在与子浇道部分的延伸方向垂直的方向上子通孔的最大开口宽度。在平面图中，在与子浇道部分的延伸方向垂直的方向上子通孔的开口宽度从第一部分向第二部分的在浇口部分一侧的末端部分逐渐减小。
根据上述一实施例，在密封步骤中在树脂提供路线处形成的树脂主体可以稳定地被除去。
附图说明
图1是根据一实施例的半导体器件的顶视图；
图2是示出图1所示的半导体器件的安装表面一侧的底视图；
图3是沿图1的线A-A取得的横截面视图；
图4是当看穿图1所示的密封主体时的透视平面图，示出了半导体器件的内部结构；
图5是示出图1至4所示的半导体器件的制造流程的说明图；
图6是示出要在图5所示的基底材料提供步骤中提供的引线框架的整体结构的平面图；
图7是图6所示的多个器件形成部分之一的放大平面图；
图8是示出经结合材料安装在图7所示的模具衬垫上的半导体芯片的放大平面图；
图9是沿图8的线A-A取得的放大的横截面视图；
图10是示出经导线电连接的图8所示的半导体芯片和多根引线的放大平面图；
图11是沿图10的线A-A取得的放大的横截面视图；
图12是示出在图10所示的引线框架的器件形成部分中形成的密封主体的平面图；
图13是沿图12的线A-A取得的放大的横截面视图；
图14是示出在图5所示的密封步骤中布置在成型模具中的引线框架的横截面视图；
图15是沿图12所示的线A-A取得的放大的横截面视图，并且示出了被成型模具夹住的引线框架；
图16是示出在形成图12所示的密封主体之后引线框架整体结构的一个例子的平面图；
图17是示出引线框架的与图12所示相对的一侧的放大平面图；
图18是在除去图12所示的主浇道密封部分和子浇道密封部分之后的放大平面图；
图19是沿图18所示的线A-A取得的放大的横截面视图，并且示出了被从引线框架的下表面一侧插入的插销(pin)推出的主浇道密封部分和子浇道密封部分；
图20是在图18所示的子浇道密封部分的外围的放大平面图；
图21是示意性示出要在烘培炉中运送的图18的引线框架的堆叠的说明图；
图22是在除去图18所示的坝内(in-dam)树脂部分、浇口内树脂部分以及子浇道密封部分的残余部分之后的放大平面图；
图23是示出在图5所示的切单步骤中通过切单获得的器件形成部分的放大平面图；
图24是示出关于图18的一个比较例的放大平面图；以及
图25是沿图24所示的线A-A取得的放大的横截面视图，并且示出了被从引线框架的下表面一侧插入的插销推出的主浇道密封部分和子浇道密封部分。
具体实施方式
[关于本申请中的描述方式、基本术语和使用的说明]
在本申请当中，如果为了方便而有必要，则实施例中的描述可以在分成多个部分等之后进行。这些部分不是彼此彼此独立的，而是，与描述顺序无关，它们每个都可以是单个例子的一部分，或者它们当中的一个可以是另一个的部分细节或者另一个的一部分或整个的修改例，除非另外具体说明。原则上，关于与前面描述的部分相似的部分的描述不再重复。此外，实施例中的组元不是必要的，除非另外说明了它们是必要的，理论上局限于数字，或者在原理上从上下文显而易见它们是必要的。
类似地，关于实施例等的描述中的任何材料、任何成分等，术语“由A制成的X”等不排除材料具有除了A之外的元素作为其主要组成成分之一，除非另外具体指出或原理上从上下文显而易见该材料不包含其他元素。例如，术语“由A制成的X”意味着“X具有A作为其主要成分”。不用说的是，例如，术语“硅构件”不限于由纯硅制成的构件，而是还指由SiGe合金或者以硅作为主要成分的另一多元素合金制成的构件或者另外还包含添加剂的构件。除非另外指出，否则术语“镀金”、“铜层”、“镀镍”等意味着不限于纯的，而是还涵盖包含金、铜、镍等作为主要成分的构件。
当提及具体的数字或量时，该数字或量可以大于或小于所述具体的数字或量，除非另外具体指出、在理论上局限于具体数字或量、或者从上下文显而易见不是如此。
在用于描述实施例的所有附图中，相同或相似的部分将由相同或相似的符号或参考数字来识别，并且重复的描述原则上将省略。
在附图中，当其使图累赘或者当一个构件可以很清楚地与空的空间区分开时，连阴影线(hatching)等有时候都从横截面中被略去。与其相关，当从描述等等当中很显然时，连背景轮廓都可以从两维闭合孔略去。另一方面，连与横截面不同的一部分也可以加阴影线或以点模式示出，以清楚地示出它不是空的空间或者清楚地示出区域之间的边界。
(实施例)以下实施例中将描述的技术可以应用到从密封主体的下表面一侧暴露引线的各种封装类型的半导体器件。在本实施例中，作为一个例子描述的是应用到QFN(四方扁平无引线封装)类型半导体器件的模式，其中充当外部端子的多根引线在密封主体的下表面(安装表面)从密封主体暴露。图1是根据该实施例的半导体器件的顶视图；图2是示出图1所示的半导体器件的安装表面一侧的底视图；图3是沿图1的线A-A取得的横截面视图。图4是当看穿图1所示的密封主体时的透视平面图，示出了半导体器件的内部结构。
<半导体器件>本实施例的半导体器件1的配置的概述将参考图1至4来描述。本实施例的半导体器件1配备有模具衬垫(芯片安装部分，蝶片)2(参考图2至4)和经粘合材料7(参考图3和4)安装在模具衬垫2上的半导体芯片3(参考图3和4)。半导体器件1还具有布置在半导体芯片3(模具衬垫2)外围的多根引线(端子，外部端子)4以及把半导体芯片3的多个衬垫(电极，结合衬垫)PD(参考图4)分别电连接到引线4的多根导线(导电构件)5(参考图4)。与模具衬垫2连接的是多根悬置的引线TL。半导体器件1还配备有密封半导体芯片3、导线5和每根引线4的一部分的密封主体(树脂主体)6。
<外部结构>首先，将描述半导体器件1的外部结构。图1所示的密封主体(树脂主体)具有矩形平面形状。密封主体6具有上表面6a、与上表面6a相对的下表面(背面，安装表面)6b(参考图2)、以及位于上表面6a和下表面6b之间的侧面6c。如图3所示，侧面6c是既不与上表面6a垂直也不与下表面6b垂直的倾斜表面。
密封主体6的角落部分6p包括角落的相邻区域，角落是密封主体6的四个侧面(四个主要侧面)中的任何两个相交侧面(两个主要侧面)之间的交叉。严格地讲，如图1和2所示，密封主体6的角落部分6p被部分地斜切(chamfered)，使得主要侧面的交叉布置在密封主体6的角落部分6p之外。斜切部分相对于主要侧面的长度足够小，因此本文的描述将在把斜切部分的中心视为密封主体6的角落的情况下进行。具体地说，在图1和2中，角落部分6p是用点图案示出的区域，并且其边界将如下定义。半导体器件1具有沿密封主体6的四个侧面中每一个的多根引线4。在沿每个侧面布置的引线4中，与密封主体6的角落(斜切部分的中心)相邻地布置的两根引线4之间的区域被定义为“角落区域”。因此，在本申请中，术语“密封主体6的角落部分6p”或者“腔体的角落部分”具有上述含义或内容，除非另外特别规定它具有不同的含义或内容。
如图1和2所示，半导体器件1具有沿具有矩形平面形状的密封主体6的每个侧面(每个主侧面)的多根引线4。引线4每根都由金属材料制成。在本实施例中，它们每根都由通过在例如铜(Cu)或由铜(Cu)制成的基底材料的表面上堆叠例如由镍(Ni)制成的金属膜(未示出)获得的堆叠的金属构件制成。在图1和2所示的例子中，例如，具有0.2mm宽度的引线沿每个侧面以0.5mm的排列节距(中心线之间的距离)排列。每根引线4的厚度是例如0.2mm。
引线4的下表面(图3所示的内部部分4i的下表面以及外部分布4o的下表面)从密封主体6的下表面6b暴露。引线4的一部分(外部部分4o)还从密封主体6的侧面6c暴露。具体而言，沿密封主体6的每侧形成的每根引线4的一部分(外部部分4o)从密封主体6的侧面6c(侧边)向外突出，如图3所示。在图3所示的例子中，它从密封主体6的侧面6c向外突出大约0.3mm。
虽然细节将随后描述，但是，当半导体器件1安装在未示出的安装板上时，安装板一侧的端子和引线4经诸如焊料之类的连接构件电连接。通过从密封主体6的下表面6b以及从侧面6c暴露引线4，连接材料和引线4之间的结合面积增加，从而导致结合强度的提高。
如图1至3所示，在其暴露部分的表面上(以及外部部分4的下表面、上表面和侧面)，引线4具有由例如焊料制成的金属膜SD，以提高引线4和焊料材料(结合材料)之间的连接性(润湿性)。这使得在安装时当焊料材料用作连接材料时有可能进一步提高焊料材料的润湿性。
本实施例的金属膜SD(焊料材料)由例如基本上不含铅(Pb)的焊料制成，即，所谓的无铅焊料。它的例子包括仅由锡(Sn)构成的焊料、锡-铋(Sn-Bi)焊料、以及锡-铜-银(Sn-Cu-Ag)焊料。在本文中使用时，术语“无铅焊料”指铅(Pb)含量不大于0.1wt％的焊料。这个含量已经作为RoHS(有害物质限制)指令的标准被确定下来。除非另外规定它不是，否则本实施例中描述的焊料材料或焊料成分将指无铅焊料。
如图2所示，模具衬垫2的下表面2b在密封主体6的下表面6b处从密封主体6暴露。这意味着半导体器件1是模具衬垫暴露类型(蝶片暴露类型)半导体器件。模具衬垫2由其导热性比密封主体6的导热性高的金属材料制成。在图2所示的例子中，它由通过在例如铜(Cu)或由铜(Cu)制成的基底材料的表面上形成由例如镍(Ni)制成的金属膜(未示出)而获得的堆叠的金属构件制成。因而，模具衬垫暴露类型的半导体器件具有比密封主体6更高的导热性。例如，通过暴露诸如铜(Cu)的金属构件(模具衬垫2)，与其模具衬垫2不暴露的半导体器件相比，封装的散热性质可得到改进。在图2和3所示的例子中，模具衬垫2在其下表面2b上具有在安装过程中充当结合材料的金属膜SD并且它覆盖基底材料的下表面。金属膜SD是例如通过如上所述的镀形成的镀膜(焊料膜)。
如图1和2所示，在半导体器件1中，悬置引线TL的一部分在密封主体6的角落部分6p之外从密封主体6暴露。具体而言，如图4所示，悬置引线TL的末端部分之一与模具衬垫2连接(一体形成)，另一端(暴露部分11)从密封主体6暴露。悬置引线TL与模具衬垫2一体形成，使得包括暴露部分(鳍(fin)，角落引线)11的悬置引线由与模具衬垫2相同的金属材料制成。通过从密封主体6暴露悬置引线TL的一部分，暴露的部分11可以在半导体器件1安装到未示出的安装板上时结合到该未示出的安装板一侧的端子。这使得可以提高半导体器件1的安装强度。在图1至3所示的例子中，暴露部分11在其暴露表面上具有由例如焊料制成的金属膜SD。这使得可以进一步提高半导体器件1的安装强度。不具有如图2所示的悬置引线TL的暴露部分的结构可以作为修改例给出。
<内部结构>接下来，将描述半导体器件1的内部结构。如图4所示，模具衬垫2的上表面(芯片安装表面)2a具有矩形(四边形)平面形状。在本实施例中，它具有例如方形形状。在图4所示的例子中，模具衬垫2的外部尺寸(平面尺寸)大于半导体芯片3的外部尺寸(背面3b的平面尺寸)。改进的散热性质可以通过在具有比半导体芯片的外部尺寸大的面积的模具衬垫2上安装半导体芯片3并且从密封主体6暴露模具衬垫2的下表面2b来实现。
模具衬垫2其上具有半导体芯片3，如图4所示。半导体芯片3安装在模具衬垫2的中心。如图3所示，半导体芯片3经粘合材料7安装在模具衬垫2上，同时背面3b面向模具衬垫2的上表面2a。这意味着所谓的面朝上安装系统，其中使与其上具有衬垫PD的表面(主表面)3a相对的表面(背面3b)面向芯片安装表面(上表面2a)。这种粘合材料7用于半导体芯片3的模具结合。例如，可以使用环氧树脂类热固性树脂。
如图4中所示，要安装在模具衬垫2上的半导体芯片3具有矩形平面形状。在本实施例中，它具有例如方形形状。如图3所示，半导体芯片3具有表面(主表面，上表面)3a、与表面3a相对的背面(主表面，下表面)3b、以及位于表面3a和背面3b之间的侧面3c。如图3和4所示，半导体芯片3在其表面3a上具有多个衬垫(结合衬垫)PD。在本实施例中，衬垫PD沿表面3a的每侧形成。虽然没有示出，但是半导体芯片3在其主表面(更具体而言，在半导体芯片3的基底材料(半导体衬底)的上表面上形成的半导体元件形成区域)上具有多个半导体元件(电路元件)。衬垫PD经布置在半导体芯片3内的布线层中(更具体而言，在表面3a和未示出的半导体元件形成区域之间)形成的布线(未示出)与半导体元件电连接。
半导体芯片3(更具体而言，半导体芯片3的基底材料)由例如硅(Si)制成。在其表面3a上，它具有用于覆盖半导体芯片3的基底材料和布线的绝缘膜。每个衬垫PD的表面在形成于绝缘膜中的开口部分中从绝缘膜暴露。衬垫PD由金属制成，在本实施例中，它们由例如铝(Al)或者主要由铝(Al)构成的合金层制成。
如图4所示，半导体芯片3在其外围(更具体而言，在模具衬垫2的外围)具有多根引线4，其类似于模具衬垫2也由铜(Cu)制成。在半导体芯片3的表面3a上形成的衬垫(结合衬垫)PD分别经多根导线(导电构件)5与位于密封主体6中的引线4(内部部分4i)电连接。导线5每根都由例如金(Au)制成。导线5的一部分(例如，末端部分之一)结合到衬垫PD，另一部分(例如，另一个末端部分)结合到内部部分4i的结合区域。虽然没有示出，但是内部部分4i的结合区域在其表面上(更具体而言，由镍(Ni)制成的镀膜表面)具有镀膜。镀膜由例如银(Ag)或金(Au)制成。由金(Au)制成的导线5的结合强度可以通过在内部部分4i的结合区域的表面上形成由银(Ag)或金(Au)制成的镀膜来提高。
如图4所示，多根悬置引线TL与模具衬垫2连接(链接)。这些悬置引线TL在其末端部分之一与模具衬垫2的角落部分(角落)连接。悬置引线TL朝密封主体6的角落部分6p(参考图1)延伸，并且在角落部分6p之外从密封主体6暴露。
通过使悬置引线TL朝密封主体6的角落部分6p(参考图1)延伸，引线4可以沿密封主体6的每侧(每个主侧面)布置，而不被打扰，因此引线4的数量，即，半导体器件1的端子数量，可以增加。
虽然没有示出，但是连接模具衬垫2和暴露部分11的悬置引线TL的一部分(密封部分)从下表面一侧经受半蚀刻处理，并且该下表面一侧也用密封主体6密封。这使得可以在密封主体6中固定悬置引线TL，并且因此防止悬置引线TL从密封主体6脱落。
<半导体器件的制造步骤>接下来，将描述图1至4所示的半导体器件1的制造步骤。根据本实施例的半导体器件1是根据图5所示的制造流程来制造的。图5是示出图1至4所示的半导体器件的制造流程的说明图。
1.基底材料提供步骤：首先，作为图5所示的基底材料提供步骤，提供如图6所示的引线框架(基底材料)LF。图6是示出要在图5所示的基底材料提供步骤中提供的引线框架的整体结构的平面图；图7是图6所示的多个器件形成部分之一的放大平面图。
在此步骤中提供的引线框架LF具有上表面LFa和与上表面LFa相对的下表面LFb(参考随后将描述的图17)。在其外部框架LFf内，引线框架LF具有多个器件形成部分(器件区域，产品形成部分，产品区域)LFd。器件形成部分LFd每个都具有是引线框架LF的上表面LFa的一部分的上表面区域和是引线框架LF的下表面LFb的一部分的下表面区域。在图6所示的例子中，引线框架LF在行的方向(方向X)上具有14个器件形成部分LFd，在列的方向(方向Y)上具有5个器件形成部分LFd，因此具有矩阵形式的总共70个器件形成部分LFd。引线框架LF由金属制成。在本实施例中，它是由通过在例如铜(Cu)或由铜(Cu)制成的基底材料的表面上堆叠由例如镍(Ni)制成的金属膜(未示出)形成的堆叠金属膜制成的。
在其外围，每个器件形成部分LFd具有框架部分LFs以包围每个器件形成部分LFd的外围。框架部分LFs具有是引线框架LF的上表面LFa的一部分的上表面区域和是引线框架LF的下表面LFb的一部分的下表面区域。框架部分LFs包围引线4的外围，如图7所示。在随后将描述的密封步骤(参考图5)中，框架部分LFs的一部分用作树脂的提供路线。框架部分LFs是在随后将描述的切单步骤(参考图5)中切割的区域。
如图7所示，每个器件形成部分LFd在其中心部分具有在平面图中具有矩形形状的模具衬垫2。每根悬置引线TL的末端部分之一与模具衬垫2的四个角落部分中的每个连接，并且它布置成朝器件形成部分LFd的角落部分延伸。悬置引线TL的另一端与框架部分LFs连接。模具衬垫2经悬置引线TL链接到框架部分LFs并且被框架LFs支承。
在模具衬垫2的外围，悬置引线TL具有位于其间的引线4。引线4每根与相对于模具衬垫2布置在引线4之外的框架LFs连接。框架部分LFs与引线4、悬置引线TL和模具衬垫2一体形成。
如图7中所示，彼此相邻的引线4具有位于其间的坝(dam)部分Ldm，其是被引线4之一的侧面、与之相邻的引线4以及框架部分LFs包围的间隔部分。坝部分Ldm形成在彼此相邻的两根引线4之间。
如图7所示，引线框架的框架部分LFs具有沿方向Y延伸的主浇道部分Lrm、与器件形成部分LFd的角落部分之一链接的浇口部分Lg、以及链接在浇口部分Lg和主浇道部分之间的子浇道部分Lrs。
该主浇道部分Lrm、子浇道部分Lrs和浇口部分Lg在图5所示的密封步骤中充当用于在器件形成部分LFd中布置的成型模具的腔体中提供树脂的树脂提供路线。虽然细节将在随后描述，但是在本实施例的密封步骤中，树脂是利用所谓的侧浇口系统提供的，其中浇口部分Lg，即，树脂的提供端口，布置在腔体侧面一侧。因此，引线框架LF的框架LFs的一部分用作树脂的提供路线。
如图7所示，主浇道部分Lrm具有主通孔THm，子浇道部分Lrs具有子通孔THs。主通孔THm和子通孔THs是为了在图5所示的浇口断开步骤中除去在主浇道部分Lrm和子浇道部分Lrs中形成的树脂主体而形成的通孔。它们形成为从引线框架的上表面LFa和下表面LFb(参考将随后描述的图17)之一穿透到另一个表面。主通孔THm和子通孔THs的形状随后将详细描述。
2.半导体芯片安装步骤：作为图5所示的半导体芯片安装步骤，半导体芯片3经粘合材料7安装到模具衬垫2上，如图8和9所示。图8是示出经结合材料安装到图7所示的模具衬垫上的半导体芯片的放大平面图；图9是沿图8的线A-A取得的放大的横截面视图。
在图9所示的例子中，采用的是所谓的面朝上安装系统，其中半导体芯片3安装在模具衬垫2上，同时使背面3b(与表面3a相对的、多个衬垫PD已经形成在其上的表面)面向模具衬垫2的上表面2a。如图8所示，半导体芯片3安装在模具衬垫2的中心部分，使得表面3a的每侧都沿模具衬垫2的每侧布置。
在该步骤中，半导体芯片3经粘合材料7安装，粘合材料7例如是基于环氧树脂的热固性树脂。粘合材料7是在固化(热固)之前具有流动性的膏状材料。当这种膏状材料用作粘合材料7时，通过把粘合材料7涂到模具衬垫2上，把半导体芯片3的背面3b结合到模具衬垫2的上表面2a，以及在结合之后固化(例如，热处理)粘合材料7，半导体芯片3经粘合材料7结合并且固定到模具衬垫2上，如图9所示。
在该步骤中，粘合材料7和半导体芯片3布置在分别形成在器件形成部分中的模具衬垫2上。然后，半导体芯片3安装在每个器件形成部分LFd上。
在本实施例中，描述了利用由热固性树脂制成的膏状材料作为粘合材料7的模式，但是可以采用各种修改例。例如，代替使用膏状材料，有可能作为粘合材料把在其两个表面都具有粘合层的带状材料(膜材料)事先附连到半导体芯片3的背面3b并且经该带状材料把半导体芯片3安装在模具衬垫2上。
3.导线结合步骤：
接下来，作为图5所示的导线结合步骤，半导体芯片3的衬垫PD和引线4分别经导线(导电构件5)电连接，如图10和11所示。图10是示出经导线电连接的图8所示的半导体芯片和多根引线的放大平面图；图11是沿图10的线A-A取得的放大的横截面图。
在该步骤中，例如，具有安装在每个器件形成部分LFd的模具衬垫2上的半导体芯片3的引线框架LF布置在热台(heat stage)(引线框架热台)HS上。然后，半导体芯片3的衬垫PD和引线4经导线5电连接。在本实施例中，导线5通过使用所谓的钉头式结合系统与引线连接，更具体而言，通过未示出的毛细管提供导线5并且通过结合地使用超声波和热压结合来结合导线5的系统。
在其一部分上(布置在内部部分4i的末端处的结合区域)，引线4具有由例如银(Ag)或金(Au)制成的镀膜。导线5的一部分经该镀膜与引线4电连接。导线5由金属制成并且在本实施例中它们由例如金(Au)制成。
在图11所示的例子中，导线连接是通过使用所谓的普通结合系统进行的，更具体而言，通过把导线的一部分(末端部分)与半导体芯片3的衬垫PD连接，然后把导线5的另一部分连接到引线4的结合区域(引线4的上表面4a的一部分)。与结合区域相对地定位的下表面4b与热台HS的安装表面HSa接触。
在本步骤中，导线5结合到分别在器件形成部分LFd中形成的引线4。因此，在每个器件形成部分LFd中，半导体芯片3和引线4经导线5彼此电连接。
4.密封步骤：
接下来，作为图5所示的密封步骤，形成密封主体6以用树脂密封半导体芯片3(参考图13)、导线5(参考图13)、以及每根引线4(参考图13)的一部分，如图12和13所示。图12是示出在图10所示的引线框架的器件形成部分中形成的密封主体的平面图；图13是沿图12的线A-A取得的放大的横截面图。图14是示出在图5所示的密封步骤中布置在成型模具中的引线框架的横截面视图。图15是沿图12所示的线A-A取得的放大的横截面视图，并且示出了被成型模具夹住的引线框架。图16是示出在形成图12所示的密封主体之后引线框架的整体结构的例子的平面图。图17是示出与图12所示一侧相对的引线框架一侧的放大平面图。图16示出了通过把树脂提供到图13和14所示的成型模具而形成的密封部分(树脂主体)。为了方便理解成型模具50的平面形状，添加了每个密封部分的符号和成型模具的组元的符号。
在该步骤中，如图13所示，形成用树脂密封安装在器件形成部分LFd上的半导体芯片3、在器件形成部分LFd中形成的每根引线4的一部分、以及电连接引线4和半导体芯片3的导线5的密封主体6。在图13所示的例子中，密封主体6形成为从其暴露在每个器件形成部分LFd中形成的引线4的下表面4b。在图13所示的例子中，密封主体6形成为暴露在每个器件形成部分LFd中形成的模具衬垫2的下表面2b。
在该步骤中，密封主体6是利用所谓的传递成型系统形成的，更具体而言，例如，通过在利用图14所示的成型模具50夹住引线框架LF的同时把软化的树脂挤压到成型模具50中，然后固化该树脂。
如图14所示，成型模具50配备有布置在引线框架LF上侧的上模(模具)51和布置在引线框架LF下侧的下模(模具)52。上模51配备有挤压引线框架KF的钳夹面(模具面，挤压面，面)51a和在钳夹面51a内形成的腔体(凹陷部分)51b。下模52配备有布置成面向钳夹面51a并且挤压引线框架LF的钳夹面(模具面，挤压面，面)52a。在本实施例中，制造QFN型封装，因此在下模52的钳夹面52a内没有形成腔体。作为一修改例，本发明还可以应用到下模52具有腔体的模式。
在密封步骤中，密封树脂被挤压到腔体51b中以用其密封半导体芯片3、导线5、以及每根引线4的一部分。然后，提供给腔体51b的树脂被固化以形成图12所示的密封主体6的器件密封部分(主要主体)6mb。
如图15所示，成型模具50具有用其覆盖器件形成部分LFd的半导体芯片3的腔体51b、用其覆盖引线框架LF的主浇道部分Lrm的主浇道51rm、以及用其覆盖引线框架LF的子浇道部分Lrs的辅助浇道51rs。如图7和15所示，子浇道部分Lrs的一部分和器件形成部分LFd的一部分每个都与浇口部分Lg重叠，浇口部分Lg是在引线框架LF中形成的开口部分。在密封步骤中，到腔体51b的树脂提供路线可以通过使成型模具50的主浇道51rm和辅助浇道51rs与引线框架LF的框架部分LFs重叠而形成。
具体而言，如图16所示，在方向Y上延伸的两条或更多条(图16中是两条)主浇道51rm与作为树脂提供部分的剔料池(cull)(配置图16所示的剔料池密封部分6cl的成型模具50(参考图15)的一部分)50cl连接。在该步骤中，布置在剔料池50cl中的树脂通过加热被软化，然后利用未示出的活塞挤压。通过这种挤压，树脂从剔料池50cl推出到主浇道51rm。
多条辅助浇道51rs与主浇道51rm连接。辅助浇道51rs是用于把树脂提供给器件形成部分LFd的路线，并且与沿方向Y布置的器件形成部分LFd数量相同(图16中是五个)的辅助浇道51rs与主浇道51rm连接。在密封步骤中，从主浇道51rm推出的树脂形成分支并且提供到辅助浇道51rs中。
如图15所示，辅助浇道51rs的一部分与引线框架LF的浇口部分Lg重叠。如图7所示，浇口部分Lg是链接子浇道部分Lrs与器件形成部分LFd的通孔。因此，通过用成型模具50夹住引线框架LF的浇口部分Lg的上表面LFa一侧和下表面LFb一侧，如图15中所示，在浇口部分Lg中形成具有与引线框架LF的厚度对应的高度的通道。在密封步骤中，从辅助浇道51rs提供的树脂通过在浇口部分Lg中形成的这个通道提供在腔体51b中。如图15所示、在腔体51的侧面一侧具有树脂提供端口的树脂提供系统被称为“侧浇口系统”。如上所述，由引线框架LF的板厚度(从上表面LFa到下表面LFb或者反过来的长度)定义浇口部分Lg中的树脂通道的高度的树脂提供系统被称为“板厚浇口系统”。
在图14和15所示的例子中，引线框架LF和下模52具有位于其间的树脂膜(膜材料)53。来自下模52的钳夹面52a的挤压力经树脂膜53施加到引线框架LF的下表面一侧(背面侧，安装表面侧)。因此，如图14所示，引线4的下表面4b和模具衬垫2的下表面2b可能牢固地附连到树脂膜53。树脂膜53的这种牢固的附连使得可以防止密封树脂甚至延伸到引线4的下表面4b和模具衬垫2的下表面2b。简言之，引线4的下表面4b和模具衬垫2的下表面2b因此可暴露。
本实施例的成型模具50采用所谓的片密封系统。更具体而言，成型模具配备有多个腔体51b，密封主体6利用布置成与器件形成部分LFd分别对应的这些腔体51b形成。换句话说，在本实施例的密封步骤中，图14所示的成型模具50的上模51的钳夹面51a压靠在器件形成部分LFd的每个外围上。
在这种情况下，除了形成在腔体51b中的器件密封部分6mb之外，还形成掩埋在坝部分Ldm(参考图7)中的坝内树脂部分6dm，坝部分Ldm是被彼此相邻的引线4以及框架部分LFs包围的空间。浇口内树脂部分6g形成在浇口部分Lg中，浇口部分Lg是树脂提供端口。在与浇口部分对角布置并且把气体和过多树脂从腔体51b排放到外面的排放口部分处(参考图14)，形成排放口内树脂部分6vt。如上所述，图16所示的剔料池50cl、主浇道51rm和辅助浇道51rs每个都配置树脂的提供路线，从而在该步骤中，剔料池密封部分6cl、主浇道密封部分6rm和子浇道密封部分6rs分别形成在剔料池50cl、主浇道51rm和辅助浇道51rs中。
主浇道51rm和辅助浇道51rs是用于划分树脂并且把其提供给器件形成部分LFd的路线，因此大空间体积是优选的，以便不阻碍树脂的流动。从增加从一个引线框架LF可获得的产品数量的观点来看，框架部分LFs的面积优选较小。因此，如图15所示，主浇道51rm和辅助浇道51rs具有比腔体51b的高度更大的高度(相对于用作标准表面的钳夹面51a的高度差)。因此，在该步骤中形成的主浇道密封部分6rm和子浇道密封部分6rs的厚度大于器件密封部分6mb的厚度。近年来，为了满足薄化半导体封装的要求，器件密封部分6mb的厚度趋于更小。在图15所示的例子中，主浇道密封部分6rm和子浇道密封部分6rs的厚度是器件密封部分6mb的厚度的两倍或更大。
在本实施例中，间隔件树脂部分6sp形成在彼此相邻的两个器件形成部分LFd之间。在图5所示的密封步骤之后的步骤中，当两个或更多个引线框架LF彼此堆叠时，该间隔件树脂部分6sp充当支承构件。在本实施例中，如图16所示，彼此相邻的两个器件形成部分LFd具有在其间的主浇道密封部分6rm和子浇道密封部分6rs，因此看起来可以使用它们作为间隔件构件。但是，如上所述，主浇道密封部分6rm和子浇道密封部分6rs的厚度是器件密封部分6mb的厚度的两倍或更多，因此当两个或更多个引线框架LF彼此堆叠时，使用它们作为间隔件构件降低了体积效率。
在本实施例中，形成多个间隔件树脂部分6sp，它们具有适于在两个或更多个引线框架LF彼此堆叠时使用的形状。例如，图12所示的间隔件树脂部分6sp的厚度大于器件密封部分6mb的厚度，同时不大于器件密封部分6mb的厚度的两倍。在图5所示的浇口断开步骤中，主浇道密封部分6rm和子浇道密封部分6rs与引线框架LF分离，然后被除去。
在图12所示的例子中，间隔件树脂部分6sp和排放口内树脂部分6vt彼此连接。这意味着在本实施例的密封步骤中，彼此相邻的两个器件形成部分LFd其间具有与图14所示的腔体51b不同的流腔体(未示出)。这个流腔体和腔体51b经排放口部分连接。置于腔体51b中的树脂经排放口部分提供到流腔体中。然后，树脂遵循流腔体的形状并且被成型为如图12所示的间隔件树脂部分6sp。
在本实施例中，如图12所示，器件密封部分6mb、主浇道密封部分6rm和子浇道密封部分6rs形成在引线框架LF的上表面LFa一侧。另一方面，在其下表面LFb一侧，引线框架LF没有从下表面LFb的突出，如图17所示。因此，当两个或更多个引线框架LF彼此堆叠时，可以提高体积效率。
5.浇口断开步骤(除去主浇道密封部分和子浇道密封部分的步骤)：
接下来，作为图5所示的浇口断开步骤，图17所示的主浇道密封部分6rm和子浇道密封部分6rs与引线框架LF分离。图18是在除去图12所示的主浇道密封部分和子浇道密封部分之后的放大平面图。图19是沿图18所示的线A-A取得的放大的横截面视图，示出了由从引线框架的下表面一侧插入的插销推出的主浇道密封部分和子浇道密封部分。图20是在图18所示的子浇道部分外围处的放大平面图。图24是示出关于图18的比较例的放大平面图。图25是沿图24所示的线A-A取得的放大的横截面视图，示出了由从引线框架的下表面一侧插入的插销推出的主浇道密封部分和子浇道密封部分。
在图5所示的密封步骤之后的步骤中，从提高制造效率的观点来看，优选除去图12所示的主浇道密封部分6rm和子浇道密封部分6rs。例如，当两个或更多个引线框架LF彼此堆叠时，引线框架LF上表面LFa一侧的主浇道密封部分6rm和子浇道密封部分6rs的残留物降低了体积效率。此外，引线框架LF的上表面LFa一侧的主浇道密封部分6rm和子浇道密封部分6rs的残留物会限制每个步骤中的操作。
因此，在本实施例中，密封步骤之后是浇口断开步骤，在该步骤中，主浇道密封部分6rm和子浇道密封部分6rs与引线框架LF分离。
作为除去主浇道密封部分6rm和子浇道密封部分6rs的方法，当使用图16所示的剔料池密封部分6cl作为支点时，与剔料池密封部分6cl连接的主浇道密封部分6rm和与主浇道密封部分6rm连接的子浇道密封部分6rs可从引线框架LF剥离。但是，主浇道密封部分6rm和子浇道密封部分6rs牢固地附连到引线框架LF，因此应力集中出现在主浇道密封部分6rm或子浇道密封部分6rs的一部分上，断裂可能发生在非预期的位置。
在本实施例中，如参考图7所描述的那样，引线框架的主浇道部分Lrm和子浇道部分Lrs分别具有主通孔THm和子通孔THs。主通孔THm和子通孔THs是为了除去主浇道密封部分6rm和子浇道密封部分6rs而提供的通孔，它们形成为从引线框架的上表面LFa和下表面LFb(参考图17)之一穿透到另一个。
在该步骤中，图19所示的插销(打浇口(degate)插销)PN从图17所示的引线框架LF的下表面LFb一侧插入到主通孔THm和子通孔THs中的每一个中，以从引线框架LF分离主浇道密封部分6rm和子浇道密封部分6rs。插销PN是柱形或棱柱形的杆状构件，通过将插销的末端表面(挤压表面)PNt压在树脂主体(主浇道密封部分6rm或子浇道密封部分6rs)上，添加用于从引线框架LF剥离树脂主体的推力。插销PN的末端表面PNt具有圆形或矩形平面形状。
图19示出了插入到子通孔THs中的插销PN的典型状态。插销PN类似地插入到图17所示的主通孔THm中。在该步骤中，当图19所示的插销PN从图17所示的引线框架LF的下表面LFb一侧插入到主通孔THm和子通孔THs中的每一个中时，来自插销PN的推力施加到引线框架LF与主浇道密封部分6rm和子浇道密封部分6rs中的每一个之间的牢固附连表面附近。这使得可以抑制主浇道密封部分6rm或子浇道密封部分6rs的一部分上的应力集中。
关于把插销PN(参考图19)插入到图17所示的主通孔THm和子通孔THs中的顺序，例如，它可以同时插入到主通孔THm和子通孔THs中。但是，考虑到从引线框架LF剥离的容易性，优选地首先剥离与引线框架LF具有更大粘合面积的构件。因此，优选地首先把插销PN插入到主通孔THm中，以便从引线框架LF剥离主浇道密封部分6rm，然后把插销PN插入到子通孔THs中，以便从引线框架LF剥离子浇道密封部分6rs。
当如图16所示两个或更多个子浇道密封部分6rs与一个主浇道密封部分6rm连接时，这些子浇道密封部分6rs优选逐个地从引线框架LF剥离，而不是同时剥离。在本实施例中，插销PN(参考图19)从离剔料池密封部分6cl最近的位置起按顺序插入到子浇道密封部分6rs中，并且它们被从线框架LF剥离。换句话说，插销PN插入到相对接近剔料池密封部分6cl布置的子通孔THs中，以便从引线框架LF剥离子浇道密封部分6rs，然后插销PN插入到布置得离剔料池密封部分6cl相对远的子通孔THs中，以便从引线框架LF剥离子浇道密封部分6rs。
作为对在浇口断开步骤中把图19所示的插销PN从引线框架LF的下表面LF一侧插入到主通孔THm和子通孔THs中的每一个当中的技术进一步研究的结果，本发明人发现了以下问题。具体而言，他们发现，依赖于子通孔THs的形状，子浇道密封部分6rs在其中间部分断开，比图12所示的间隔件树脂部分6sp更厚(更高)的一部分子浇道密封部分6rs残留下来。
具体而言，本发明人研究了一个比较例，其中具有圆形平面形状的子通孔THh形成在引线框架LF的主浇道部分Lrm和子浇道部分Lrs之间的分支点附近，如图24所示。图24所示的比较例与图18所示的本实施例的区别在于子通孔THh的开口形状。除了这个区别之外，该比较例与本实施例相似，因此略去重复的描述。
在图24所示的比较例中，子通孔THh在平面图中具有圆形开口形状。图19所示的插销PN具有柱形或棱柱形形状，因此从形成允许插入插销PN的通孔的观点来看，图24所示的圆形子通孔THh没有造成任何问题。图12所示的子浇道密封部分6rs中在浇口断开步骤中应力集中发生最多的一部分是主浇道密封部分6rm和子浇道密封部分6rs之间的边界附近。因此，如图24所示，通过在引线框架LF的主浇道部分Lrm和子浇道部分Lrs之间的分支点附近布置子通孔THh，在主浇道密封部分6rm和子浇道密封部分6rs之间的边界附近子浇道密封部分6rs的断开可以被防止或抑制。
子浇道密封部分6rs的形状从与主浇道密封部分6rm的边界延伸到浇口部分Lg。因此，当子通孔THh布置在引线框架LF的主浇道部分Lrm和子浇道部分Lrs之间的分支点附近时，其中没有开口部分的区域，即，如图25所示子浇道密封部分6rs牢固地附连到引线框架LF的框架部分LFs的区域Lfr，在子通孔THh和浇口部分Lg之间变宽。换句话说，圆形子通孔THh在引线框架LF的主浇道部分Lrm和子浇道部分Lrs之间的分支点附近的布置增加了子浇道密封部分6rs和引线框架LF之间的粘合面积。
如上所述，子浇道密封部分6rs和引线框架LF之间的粘合面积的增加使得难以在浇口断开步骤中从引线框架LF剥离子浇道密封部分6rs。为了从引线框架LF剥离子浇道密封部分6rs，需要施加更大的外力，因此在子浇道密封部分6rs中出现的应力变大。应力集中有可能发生在子浇道密封部分6rs和子通孔THh之间的边界上，因此，由于图25所示的在区域Lfr和子通孔THh之间的边界形成的裂缝作为源点，子浇道密封部分6rs很容易断开。因此，如图25所示，子浇道密封部分6rs的一部分残留在引线框架LF的上表面LFa一侧，残留部分的厚度变得大于密封主体6的器件密封部分6mb的厚度。
近年来，为了减少树脂中的卤素含量，基于溴(Br)的阻燃剂有时候不包括到密封主体6中。当密封主体6不含基于溴(Br)的阻燃剂时，密封主体6具有与引线框架LF增加的粘性。密封主体6和引线框架LF之间增加的粘性从提供在器件密封部分6mb和引线框架LF之间的界面中具有改善的可靠性的半导体器件的观点来说是优选的。但是，在子浇道密封部分6rs和引线框架LF之间的界面处，子浇道密封部分6rs不能很容易地被除去，而且这个子浇道密封部分6rs有可能在浇口断开步骤中断开。
从抑制子浇道密封部分6rs断开的观点来看，优选地是缩短子浇道密封部分6rs的延伸距离，换句话说，减小浇口部分Lg和主浇道密封部分6rm之间的距离。但是，在密封步骤中，模具51的钳夹面51a与之接触的钳夹区域应当形成在引线框架LF中(在器件形成部分LFd的外围)。对应于钳夹区域的宽度，这导致浇口部分Lg和主浇道密封部分6rm之间距离的增加。
本发明人已经基于上述研究结果发现了本实施例的配置。在本实施例中，如图18所示，子浇道密封部分6rs和引线框架LF的上表面LFa之间的粘合面积可以通过增加在形成子浇道密封部分6rs的位置处形成的子通孔Ths的开口面积来减小。这种配置方便从引线框架LF剥离子浇道密封部分6rs。
具体而言，如图20所示，沿子浇道部分Lrs的延伸方向(图20中的方向XY1)，在本实施例的引线框架LF中形成的子通孔Ths具有位于主浇道部分Lrm一侧的部分THs1和相对于部分THs1位于浇口部分Lg一侧的部分THs2。在图20所示的例子中，子通孔Ths具有这样的形状，其中具有半圆形开口形状的部分Ths1的直径部分和具有梯形开口形状的部分THs2的底侧(下底)部分在平面图中链接(共享)。如图20所示，这意味着在子通孔Ths中，在与子浇道部分Lrs的延伸方向XY1垂直的方向XY2上子通孔Ths的部分Ths1的最大开口宽度Tw2大于在方向XY2上在浇口部分Lg一侧的子通孔Ths的部分THs2的末端部分处的开口宽度Tw3。换句话说，在平面图中，在与子浇道部分Lrs的延伸方向XY1垂直的方向XY2上子通孔Ths的开口宽度从部分THs1和部分THs2之间的边界部分(半圆形的直径部分，梯形的底边部分)到浇口部分Lg一侧的部分THs2的末端部分逐渐减小。
在平面图中，在方向XY1上子通孔Ths的最大开口宽度Tw1大于在与方向XY1垂直的方向XY2上子通孔的最大开口宽度Tw2。这意味着在本实施例中，子通孔Ths形成为沿方向XY1延伸，方向XY1是子浇道部分Lrs的延伸方向。这使得可以减小在图20所示的方向XY1上子浇道密封部分6rs和引线框架LF之间的粘合面积。
如上所述，从方便树脂流动的观点来看，优选地使图15所示的成型模具50的主浇道51rm和辅助浇道51rs的体积较大。另一方面，从控制树脂流动方向的容易性的观点来看，树脂流动通道的横截面积在作为到腔体51b的树脂的提供端口的浇口部分Lg中变得较小。如图20所示，在平面图中，被辅助浇道51rs(参考图15)覆盖的子浇道部分Lrs的宽度从主浇道部分Lrm到浇口部分Lg逐渐减小。
在本实施例中，当子通孔THs的在方向XY2上的开口宽度从部分Ths1到部分Ths2的在浇口部分Lg一侧的末端部分逐渐减小时，子通孔THs不从子浇道部分Lrs突出，同时，在方向XY2上子浇道密封部分6rs和引线框架LF之间的粘合面积可以减小。
在本实施例中，与引线框架LF的上表面LFa的粘合面积可以通过增加子通孔Ths的开口面积来减小，而不会使它从子浇道部分Lrs突出。这导致从引线框架LF剥离子浇道密封部分6rs的容易性的改善。
在本实施例中，如图19所示，子通孔Ths延伸到浇口部分Lg附近。这使得比参考图25所述的比较例中的剥离更容易在浇口断开步骤中从引线框架LF剥离子浇道密封部分6rs。因此，在本实施例的浇口断开步骤中，子浇道密封部分6rs不容易断开。即使子浇道密封部分6rs断开，造成断开的应力集中也发生在浇口部分Lg一侧的子通孔Ths的末端部分。即使子浇道密封部分6rs的一部分残留在引线框架LF的上表面LFa一侧，如图19所示，残留部分的厚度也小于密封主体6的器件密封部分6mb的厚度。
因而，在本实施例中，可以抑制比密封主体6的器件密封部分6mb更厚的子浇道密封部分6rs的一部分残留在引线框架LF的上表面LFa一侧。因此，当引线框架LF彼此堆叠时，这样堆叠的引线框架LF之间的距离可以由图18所示的间隔件树脂部分6sp的厚度来控制，从而导致这样堆叠的引线框架LF的体积效率的提高。
如上所述，即使子浇道密封部分6rs的一部分残留在引线框架LF的上表面LFa一侧，残留部分的厚度也变得小于密封主体6的器件密封部分6mb的厚度。这意味着残留部分的厚度小于图18所示的间隔件树脂部分6sp的厚度。因此，通过使下级一侧的间隔件树脂部分6sp接触上级一侧的引线框架LF的下表面LFb(参考图17)，两个或更多个引线框架LF可以稳定地彼此堆叠。
如上所述，在本实施例中，在引线框架LF的子浇道部分Lrs中形成的子通孔Ths的开口形状确定为使得开口面积更大，而不造成子通孔Ths从子浇道部分Lrs突出。此外，从抑制将造成图19所示的子浇道密封部分6rs断开的应力集中的观点来看，子通孔Ths优选地具有以下形状。
具体而言，如图20所示，主浇道部分Lrm一侧的子通孔Ths的部分Ths1的外围部分(末端部分)优选地是弯曲的，从而接近主浇道部分Lrm(从而远离浇口部分Lg)。换句话说，子通孔THs的部分Ths1优选地没有折点。在图20所示的例子中，在主浇道部分Lrm一侧的子通孔Ths的部分Ths1的外围部分(末端部分)具有弧状形状。当子通孔THs在其外围部分具有折点时(特别地，其内角为90°或更小的尖锐(sharp)折点)，应力集中容易出现在该折点处的子浇道密封部分6rs和引线框架LF之间的粘合界面处。当布置在主浇道部分Lrm一侧的部分THs1具有折点时，子浇道密封部分6rs可能在浇口断开步骤中在折点附近断开。但是，如图20所示，当子通孔THs的部分THs1在主浇道部分Lrm一侧的外围部分弯曲从而接近主浇道部分Lrm时，应力集中不容易发生，因此子浇道密封部分6rs的断开可以被抑制。
如图15所示，在密封步骤中，当树脂膜53插入到引线框架LF和下模52之间时，位于子通孔THs的外围部分的折点促成了树脂膜53中褶皱的形成。当树脂在没有除去褶皱的情况下固化时，在成型之后，褶皱标记残留在树脂主体(即，子浇道密封部分6rs)上。因而，当子浇道密封部分6rs具有褶皱标记时，在浇口断开步骤中容易发生褶皱标记部分的应力集中。褶皱标记有可能是子浇道密封部分6rs断开的源点。因此，当在如图15所示的密封步骤中树脂膜53插入在引线框架LF和下模52之间时，尤其是子通孔THs的部分THs1优选没有折点。
浇口部分Lg一侧的子通孔THs的部分THs2可以具有线性末端部分，如图20所示。浇口部分Lg和子通孔THs之间的距离可以如图7所示那样通过拉直浇口部分Lg一侧的子通孔THs的部分Ths2的末端部分来减小。通过拉直浇口部分Lg一侧的子通孔THs的部分Ths2的末端部分，被拉直的部分在其两端具有折点Cp。由于折点Cp的位置和浇口部分Lg之间的距离短，因此，即使子浇道密封部分6rs以折点Cp为源点断开，也只有其在浇口部分Lg一侧的很小一部分残留在引线框架LF上，如图20所示。因此，残留部分的厚度变得小于密封主体6的器件密封部分6mb的厚度，如图19所示。因而，通过故意在浇口部分Lg一侧的子通孔THs的部分Ths2的末端部分造成应力集中，在子浇道密封部分6rs的另一部分的应力集中可以被抑制。从稳定地减小子浇道密封部分6rs的残留部分的厚度的观点来看，浇口部分Lg一侧的子通孔THs的部分Ths2被拉直的末端部分是优选的。
如图7所示，主通孔THm的开口在平面图中是椭圆形的并且它没有折点。图12所示的主浇道密封部分6rm具有抗断裂结构。
从增加部分THs2的开口面积的观点来看，部分THs2的沿方向XY1延伸的侧边S1和侧边S2优选地布置成基本上与子浇道部分Lrs的边界线平行。与子浇道部分Lrs的边界线平行布置的侧边S1和侧边S2使得可以最大化部分Ths2的开口面积，因此子浇道密封部分6rs和引线框架LF之间的粘合面积可以进一步减小。
在本实施例中，子通孔THs的开口形状沿方向XY1延伸，因此，例如当使用柱形或棱柱形插销PN(参考图19)时，插销PN可以插入到子通孔THs的任何选定位置。根据本发明人的研究，在图20所示的实施例中，不管插销PN插在什么位置，子浇道密封部分6rs的大部分都可以稳定地被除去。从防止插销PN与子通孔THs的外围部分接触的观点来看，插销PN的插入位置至少包括部分Ths1。
6.烘培步骤
接下来，作为图5所示的烘培步骤，从成型模具中取出的引线框架LF被转移到烘培炉BK，在那里引线框架LF被热处理。图21是示意性示出要在烘培炉中运送的图18的引线框架的堆叠的说明图。在以上提到的密封步骤中在腔体中提供的树脂已经固化但还没有完全固化，因为要放到成型模具50(参考图14)中的引线框架LF接下来可以尽快地接受成型步骤。在本实施例中，树脂固化步骤分两次进行。在该烘培步骤中，在密封步骤中形成的密封主体6中所包含的有效成分完全固化(经受主要固化)。
在该步骤中，在如图21所示堆叠多个引线框架LF的同时，进行进入烘培炉的送入处理和烘培炉BK中的热固化处理。换句话说，在本实施例中，如图5所示，在浇口断开步骤之后但在烘培步骤之前，进行堆叠引线框架LF的框架堆叠步骤。如上所述，引线框架LF具有间隔件树脂部分6sp。间隔件树脂部分6sp的厚度(高度)大于器件密封部分6mb的厚度(高度)。这使得即使引线框架LF被堆叠也可以防止或抑制对器件密封部分6mb的损坏。此外，引线框架LF的堆叠可以节约用于其的空间，因此被同时处理的引线框架LF的数量增加。这导致烘培步骤中能量效率的提高。
在本实施例中，如图5所示，浇口断开步骤之后是烘培步骤。当在留下图16所示的主浇道密封部分6rm和子浇道密封部分6rs的同时进行烘培步骤时，主浇道密封部分6rm和子浇道密封部分6rs的热膨胀产生不利影响，造成引线框架LF翘曲。因此，在该实施例中，烘培步骤之后是浇口断开步骤，以抑制引线框架LF的翘曲变形。
例如，通过使用图21所示的载体设备CD进行堆叠引线框架LF的步骤。载体设备CD具有多个吸附保持部分CDb和与吸附保持部分连接的运送机构部分CDc。在图21所示的例子中，通过使每个吸附保持部分CDb与每个器件密封部分6mb的上表面6a接触，引线框架LF被吸附和保持。运送机构部分CDc在吸附和保持引线框架LF的同时操作，并且引线框架LF彼此堆叠。
在本实施例中，作为以堆叠形式运送引线框架LF的方法或以堆叠形式处理它们的方法的一种模式，已经描述了对烘培步骤的一个应用例。如图21所示以堆叠形式运送引线框架LF不仅适用于该步骤，而且适用于直到切单步骤之前的每个步骤。
在进行图5所示的烘培步骤之后的每一步骤时，引线框架LF应从引线框架LF的堆叠单独取出。换句话说，如图5所示，在烘培步骤之后但在树脂去除步骤之前，在本实施例中进行框架堆叠释放步骤，即，通过使用夹具(holding jig)从引线框架LF的堆叠独立且顺序地取出引线框架LF的步骤。作为夹具，可用的是例如通过使每个吸附保持部分CDb与器件密封部分6mb的上表面6a接触来吸附并保持引线框架LF的载体设备CD，如图21所示。
在以上的浇口断开步骤中，当比间隔件树脂部分6sp厚的子浇道密封部分6rs(参考图25)残留时，引线框架LF在框架堆叠步骤中倾斜，使它不是总能在框架堆叠释放步骤中拾起时正确地被吸附并保持。但是，根据本实施例，即使子浇道密封部分6rs的一部分如上所述残留在引线框架LF的上表面LFa一侧，残留部分的厚度也变得小于密封主体6的器件密封部分6mb的厚度。因此，通过使用例如图21所示的载体设备CD作为夹具，引线框架LF可以容易地被吸附并保持。
7.树脂去除步骤(激光曝露步骤)：
接下来，作为图5所示的树脂去除步骤，图18所示的坝内树脂部分6dm被除去。图22是在除去坝内树脂部分、浇口内树脂部分以及子浇道密封部分的残留部分之后的放大平面图。
在该步骤中，如图22所示，引线框架LF的器件密封部分6mb的外围曝露到激光，以除去坝内树脂部分6dm(参考图18)。在该步骤中，掩埋在浇口部分Lg中的浇口内树脂部分6g(参考图18)也被除去。当子浇道密封部分6rs的一部分如图18所示残留时，这个残留部分可以通过在这一步骤中把它曝露给激光来除去。
通过进行该步骤，在器件密封部分6mb的外围部分处从器件密封部分6mb暴露的引线4的侧面的一部分从密封主体6暴露。这提高了安装强度，因为当图1所示的半导体器件1安装到安装板上时，引线4的侧面的一部分可以与焊接材料连接。
在该步骤中，对于曝露到具有良好位置准确度的激光，定位准确度的改善是优选的。根据本实施例，堆叠的引线框架LF的倾斜可以在图5所示的框架堆叠步骤中被抑制。在图5所示的框架堆叠释放步骤中，图21所示的每个吸附保持部分CDb可以确定地与器件密封部分6mb的上表面6a接触。因此，在这一步骤中，引线框架的定位准确度可以提高。
8.镀步骤：
作为图5所示的镀步骤，金属膜SD(参考图3)形成在图22所示的从器件密封部分6mb暴露的引线4的表面上。在该步骤中，由例如焊料制成的金属膜SD(参考图3)例如通过电镀形成在从树脂暴露的金属构件的表面上。
9.切单步骤：
接下来，作为图5所示的切单步骤，引线4和悬置引线TL链接到其的框架部分LFs被切割成单个的器件形成部分LFd。图23是示出通过在图5所示的切单步骤中的切单获得的器件形成部分的放大平面图。
在该步骤中，通过例如用未示出的冲床(切割冲床、切割刀片)和冲模(挤压构件，模具)(其作为用于切割的冲压模具)进行冲压，引线4和悬置引线TL每个都与框架部分LF分离。
在该步骤之后，进行必要的检查或测试，诸如外观检查或电气测试，通过检查或测试的半导体器件被认为是图1所示的完成的半导体器件1。然后，半导体器件1被运送或安装在未示出的安装板上。
<修改例>
已经基于实施例具体地描述了本发明人做出的发明。不用说的是，本发明不限于以上提到的实施例，而是在不偏离本发明的范围的情况下可以以各种方式的变化。
(修改例1)
例如，在以上实施例中，描述的是QFN类型，其中多根引线4的一部分在平面图中在矩形密封主体6的四个主侧面稍微向外突出(大约0.3mm)。例如，作为其一个修改例，引线4从图1所示的密封主体6的突出部分可以被切割。作为另一个修改例，从密封主体6突出的引线4的长度增加并且对其进行朝安装表面的弯曲处理。这个例子也可以应用到所谓的QFP(四方扁平封装)类型的半导体器件。
(修改例2)
例如，在以上实施例中的密封步骤中，描述了在引线框架LF和下模52之间插入树脂膜53时的密封系统。作为一个修改例，密封可以通过使用在不插入树脂膜53的情况下使引线框架LF与下模52接触的系统来进行。
(修改例3)
例如，在本实施例中，在图5所示的框架堆叠步骤或框架堆叠释放步骤中，如图21所示通过使吸附保持部分CDb分别与器件密封部分6mb接触来吸附和保持引线框架LF的方法已经作为将引线框架LF保持在载体设备中的方法进行了描述。但是，作为一修改例，例如，可以使用通过用未示出的夹具(卡盘)夹住图1所示的引线框架LF的外框的侧面来保持它们的方法。即使使用这种保持方法，倾斜的引线框架LF也不能确定地被保持。然而，即使引线框架LF彼此堆叠时，以上实施例中所述的技术的应用也抑制了每个引线框架LF的倾斜。即使采用以上提到的修改例，引线框架也可以稳定地被保持。
(修改例4)
例如，作为一个典型的例子，在以上提到的实施例中，框架堆叠步骤和框架堆叠释放步骤分别描述为在烘培步骤之前和之后。框架堆叠步骤和框架堆叠释放步骤也可以作为独立于烘培步骤的步骤来进行。
(修改例5)
此外，在不背离以上实施例中描述的技术概念范围的情况下，这些修改例可以组合使用。

Claims (17)

1.一种制造半导体器件的方法，包括步骤：
(a)提供引线框架，该引线框架具有：第一表面；与第一表面相对的第二表面；具有第一表面的第一区域和第二表面的第一区域的器件形成部分；具有第一表面的第二区域和第二表面的第二区域并且在平面图中形成在器件形成部分周围的框架部分；沿第一方向形成在框架部分的第一表面上的主浇道部分；与器件形成部分链接的浇口部分；形成在框架部分的第一表面上从而链接浇口部分和主浇道部分的子浇道部分；形成在主浇道部分中从而从第一表面和第二表面中的一个延伸到另一个的主通孔；以及形成在子浇道部分中从而从第一表面和第二表面中的一个延伸到另一个的子通孔，
其中，在子浇道部分沿其延伸的第二方向上，子通孔具有位于主浇道部分一侧的第一部分和相对于第一部分位于浇口部分一侧的第二部分，
其中，在平面图中，子通孔的沿第二方向的最大开口宽度大于子通孔的沿与第二方向垂直的第三方向的最大开口宽度，且
其中，在平面图中，子通孔的沿第三方向的开口宽度从第一部分向第二部分的在浇口部分一侧的末端部分逐渐减小；
(b)在步骤(a)之后，在器件形成部分上布置半导体芯片；
(c)在步骤(b)之后，通过覆盖主浇道部分的成型模具的主浇道、覆盖子浇道部分的成型模具的子浇道、以及引线框架的浇口部分将树脂提供到覆盖器件形成部分处的半导体芯片的成型模具的腔体中，由此形成密封器件形成部分处的半导体芯片的器件密封部分、在主浇道部分处的主浇道密封部分、以及在子浇道部分处的子浇道密封部分；以及
(d)在步骤(c)之后，从引线框架的第二表面侧将插销插入到主通孔和子通孔中的每一个中，并且由此使主浇道密封部分和子浇道密封部分与引线框架分离。
2.如权利要求1所述的制造半导体器件的方法，
其中，在步骤(d)之后，已经完成了步骤(d)的多个引线框架在引线框架彼此堆叠的同时被热处理。
3.如权利要求2所述的制造半导体器件的方法，
其中，在引线框架的热处理之后，通过使用夹具从引线框架的堆叠中逐个取出引线框架。
4.如权利要求3所述的制造半导体器件的方法，
其中，在步骤(c)中，器件密封部分在其外围具有间隔件树脂部分，且
其中，间隔件树脂部分的厚度大于器件密封部分的厚度并且小于子浇道密封部分的厚度。
5.如权利要求4所述的制造半导体器件的方法，
其中，在步骤(d)中，在从引线框架分离主浇道密封部分和子浇道密封部分之后，子浇道密封部分的一部分残留在引线框架的第一表面上，且
其中，子浇道密封部分的残留部分的厚度小于间隔件树脂部分的厚度。
6.如权利要求1所述的制造半导体器件的方法，
其中，主浇道部分一侧的子通孔的第一部分的外围部分在平面图中是弯曲的，从而接近主浇道部分。
7.如权利要求6所述的制造半导体器件的方法，
其中，浇口部分一侧的子通孔的第二部分在平面图中具有线性末端部分。
8.如权利要求1所述的制造半导体器件的方法，
其中，在步骤(c)中，子浇道密封部分形成有插置在引线框架的第二表面和成型模具之间的树脂膜。
9.如权利要求1所述的制造半导体器件的方法，
其中，在步骤(d)之后，掩埋在从器件密封部分暴露的两根或更多根引线之间的坝内树脂部分通过将器件密封部分的外围暴露到激光而被除去。
10.一种制造半导体器件的方法，包括以下步骤：
(a)提供引线框架，该引线框架具有：第一表面；与第一表面相对的第二表面；具有第一表面的第一区域和第二表面的第一区域并且沿第一方向形成的多个器件形成部分；具有第一表面的第二区域和第二表面的第二区域并且在平面图中形成在每个器件形成部分周围的框架部分；沿第一方向形成在框架部分的第一表面中的主浇道部分；与器件形成部分的第一器件形成部分链接的第一浇口部分；形成在框架部分的第一表面中从而链接第一浇口部分和主浇道部分的第一子浇道部分；形成在主浇道部分中从而从第一表面和第二表面中的一个延伸到另一个的主通孔；形成在第一子浇道部分中从而从第一表面和第二表面中的一个延伸到另一个的第一子通孔；与器件形成部分的第二器件形成部分链接的第二浇口部分；形成在框架部分的第一表面中从而链接第二浇口部分和主浇道部分的第二子浇道部分；以及形成在第二子浇道部分中从而从第一表面和第二表面中的一个延伸到另一个的第二子通孔；
其中，在平面图中，在第一子浇道部分沿其延伸的第二方向上，第一子通孔具有位于主浇道部分一侧的第一部分和相对于第一部分位于浇口部分一侧的第二部分，
其中，在平面图中，在第二子浇道部分沿其延伸的第二方向上，第二子通孔具有位于主浇道部分一侧的第三部分和相对于第三部分位于浇口部分一侧的第四部分，
其中，在平面图中，第一和第二子通孔的在第二方向上的最大开口宽度大于第一和第二子通孔的在与第二方向垂直的第三方向上的最大开口宽度，且
其中，在平面图中，第一和第二子通孔的在第三方向上的开口宽度从第一或第三部分向第一或第二浇口部分一侧的第二或第四部分的末端部分逐渐减小，
(b)在步骤(a)之后，在器件形成部分上布置多个半导体芯片；
(c)在步骤(b)之后，通过覆盖主浇道部分的成型模具的主浇道、覆盖第一子浇道部分的成型模具的第一辅助浇道、以及引线框架的第一浇口部分将树脂提供到覆盖第一器件形成部分中的第一半导体芯片的成型模具的第一腔体中，并且通过主浇道、覆盖第二子浇道部分的成型模具的第二辅助浇道、以及引线框架的第二浇口部分将树脂提供到覆盖第二器件形成部分中的第二半导体芯片的成型模具的第二腔体中，由此形成密封器件形成部分处的半导体芯片的多个器件密封部分、在主浇道部分中的主浇道密封部分、在第一子浇道部分中的第一子浇道密封部分、以及在第二子浇道部分中的第二子浇道密封部分；以及
(d)在步骤(c)之后，从引线框架的第二表面一侧将插销插入到主通孔、第一子通孔和第二子通孔中的每一个中，并且由此使主浇道密封部分、第一子浇道密封部分和第二子浇道密封部分与引线框架分离。
11.如权利要求10所述的制造半导体器件的方法，
其中，在步骤(d)之后，已经完成了步骤(d)的多个引线框架在引线框架彼此堆叠的同时被热处理。
12.如权利要求11所述的制造半导体器件的方法，
其中，在引线框架的热处理之后，通过使用夹具从引线框架的堆叠中逐个地取出引线框架。
13.如权利要求12所述的制造半导体器件的方法，
其中，在步骤(c)中，器件密封部分具有位于其间的多个间隔件树脂部分，且
其中，间隔件树脂部分的厚度大于器件密封部分的厚度并且小于第一和第二子浇道密封部分的厚度。
14.如权利要求13所述的制造半导体器件的方法，
其中，在步骤(d)中，在从引线框架分离主浇道密封部分和第一子浇道密封部分之后，第一子浇道密封部分的一部分残留在引线框架的第一表面上，且
其中，第一子浇道密封部分的残留部分的厚度小于间隔件树脂部分的厚度。
15.如权利要求10所述的制造半导体器件的方法，
其中，在主浇道部分一侧的第一子通孔的第一部分的外围部分在平面图中是弯曲的，从而接近主浇道部分，且
其中，在主浇道部分一侧的第二子通孔的第三部分的外围部分在平面图中是弯曲的，从而接近主浇道部分。
16.如权利要求15所述的制造半导体器件的方法，
其中，在浇口部分一侧的第一子通孔的第二部分在平面图中具有线性末端部分，且
其中，在浇口部分一侧的第二子通孔的第四部分在平面图中具有线性末端部分。
17.如权利要求10所述的制造半导体器件的方法，
其中，在步骤(d)中，插销插入到第一子浇道密封部分中以从引线框架剥离第一子浇道密封部分，然后插销插入到第二子浇道密封部分中以从引线框架剥离第二子浇道密封部分。
CN201410226146.8A 2013-05-27 2014-05-27 制造半导体器件的方法 Active CN104183507B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-111360 2013-05-27
JP2013111360A JP6100612B2 (ja) 2013-05-27 2013-05-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104183507A true CN104183507A (zh) 2014-12-03
CN104183507B CN104183507B (zh) 2018-12-14

Family

ID=51935631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410226146.8A Active CN104183507B (zh) 2013-05-27 2014-05-27 制造半导体器件的方法

Country Status (3)

Country Link
US (2) US8999761B2 (zh)
JP (1) JP6100612B2 (zh)
CN (1) CN104183507B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6100612B2 (ja) * 2013-05-27 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6237919B2 (ja) * 2014-10-03 2017-11-29 三菱電機株式会社 リードフレーム、半導体装置の製造方法
JP6526463B2 (ja) * 2015-03-31 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180664A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd 半導体装置用リードフレーム及びそれを用いた半導体装置の製造方法
JPH0637129A (ja) * 1992-07-16 1994-02-10 Fujitsu Ltd モールド金型、リードフレーム及び半導体装置の製造方法
JPH06232195A (ja) * 1993-01-28 1994-08-19 Rohm Co Ltd 半導体装置の製造方法およびリードフレーム
JPH08222593A (ja) * 1995-02-16 1996-08-30 Rohm Co Ltd 半導体装置の製造方法およびそれに使用する半導体装置用リードフレーム
JPH08227960A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置用リードフレーム
CN1153996A (zh) * 1995-12-15 1997-07-09 日本电气株式会社 具有低量废留树脂的半导体器件树脂密封模具组
JPH09181105A (ja) * 1995-12-25 1997-07-11 Nec Corp 半導体樹脂封止用金型
JP2006114573A (ja) * 2004-10-13 2006-04-27 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置の製造方法
US20110300670A1 (en) * 2010-06-08 2011-12-08 Renesas Electronics Corporation Method of manufacturing semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3660861B2 (ja) 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US7217991B1 (en) * 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
DE102005048153B4 (de) * 2005-10-06 2010-08-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Halbleiterchip und Klebstofffolie
US7468556B2 (en) * 2006-06-19 2008-12-23 Lv Sensors, Inc. Packaging of hybrid integrated circuits
JP6100612B2 (ja) * 2013-05-27 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180664A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd 半導体装置用リードフレーム及びそれを用いた半導体装置の製造方法
JPH0637129A (ja) * 1992-07-16 1994-02-10 Fujitsu Ltd モールド金型、リードフレーム及び半導体装置の製造方法
JPH06232195A (ja) * 1993-01-28 1994-08-19 Rohm Co Ltd 半導体装置の製造方法およびリードフレーム
JPH08222593A (ja) * 1995-02-16 1996-08-30 Rohm Co Ltd 半導体装置の製造方法およびそれに使用する半導体装置用リードフレーム
JPH08227960A (ja) * 1995-02-21 1996-09-03 Nec Corp 半導体装置用リードフレーム
CN1153996A (zh) * 1995-12-15 1997-07-09 日本电气株式会社 具有低量废留树脂的半导体器件树脂密封模具组
JPH09181105A (ja) * 1995-12-25 1997-07-11 Nec Corp 半導体樹脂封止用金型
JP2006114573A (ja) * 2004-10-13 2006-04-27 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置の製造方法
US20110300670A1 (en) * 2010-06-08 2011-12-08 Renesas Electronics Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
CN104183507B (zh) 2018-12-14
US20140349447A1 (en) 2014-11-27
JP6100612B2 (ja) 2017-03-22
US8999761B2 (en) 2015-04-07
JP2014229884A (ja) 2014-12-08
US20150179480A1 (en) 2015-06-25
US9099484B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
CN108987367B (zh) 在每个引线上具有焊料可附着的侧壁的qfn预模制的引线框
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
TWI639214B (zh) Semiconductor device and method of manufacturing the same
US6858467B2 (en) Method for fabricating semiconductor packages with stacked dice and leadframes
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
CN209785926U (zh) 半导体器件
US20020025607A1 (en) Semiconductor device and a method of manufacturing the same
JP2006501677A (ja) ブロック成形集成体用の耐熱強化パッケージ
KR102126009B1 (ko) 인쇄 형태의 단자 패드를 갖는 리드 캐리어
CN101611484A (zh) 无引脚半导体封装及其制造方法
CN1751390A (zh) 包括无源器件的引线框架
TW200845351A (en) Semiconductor device, leadframe and manufacturing method of semiconductor device
CN102132403A (zh) 模制超薄半导体管芯封装和使用该封装的系统及其制造方法
CN101553920A (zh) 方型扁平无引线封装的方法和设备
CN104183507A (zh) 制造半导体器件的方法
US10861828B2 (en) Molded semiconductor package having a package-in-package structure and methods of manufacturing thereof
US20150262965A1 (en) Wire bonding method and structure
US8697496B1 (en) Method of manufacture integrated circuit package
CN211125635U (zh) 半导体设备和电子设备
KR101753416B1 (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
CN1309057C (zh) 半导体装置及其制造方法
US20150294929A1 (en) Semiconductor die package and method of assembling same
US20090057858A1 (en) Low cost lead frame package and method for forming same
TWI294680B (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant