TWI382511B - 導線架條及其封膠方法與封膠構造 - Google Patents

導線架條及其封膠方法與封膠構造 Download PDF

Info

Publication number
TWI382511B
TWI382511B TW98102944A TW98102944A TWI382511B TW I382511 B TWI382511 B TW I382511B TW 98102944 A TW98102944 A TW 98102944A TW 98102944 A TW98102944 A TW 98102944A TW I382511 B TWI382511 B TW I382511B
Authority
TW
Taiwan
Prior art keywords
lead frame
strip
flow path
gate
units
Prior art date
Application number
TW98102944A
Other languages
English (en)
Other versions
TW201029137A (en
Inventor
Tien Szu Chen
Kuang Hsiung Chen
Chih Hung Hsu
Huan Wen Chen
Mei Lin Hsieh
Shih Chieh Chiu
Ying Shih Lin
Shu Ming Chang
Chung Kuo Chen
Ming Mao Hsu
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW98102944A priority Critical patent/TWI382511B/zh
Publication of TW201029137A publication Critical patent/TW201029137A/zh
Application granted granted Critical
Publication of TWI382511B publication Critical patent/TWI382511B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

導線架條及其封膠方法與封膠構造
本發明係關於一種導線架條及其封膠方法與封膠構造，特別是關於一種能提高單位時間產出量(units per hour，UPH)之導線架條及其封膠方法與封膠構造。
現今，半導體封裝產業為了滿足各種封裝需求，逐漸發展出各種不同型式之封裝構造，其中由半導體矽晶圓(wafer)切割而成的矽晶片(chip)通常是先利用打線(wire bonding)或凸塊(bumping)等適當方式選擇固定在導線架(leadframe)或基板(substrate)上，接著再利用封裝膠體封裝包覆保護矽晶片，如此即可完成一半導體封裝構造的基本架構。一般常見具有導線架之封裝構造包含小外型封裝(small outllne package，SOP)、小外型J形引腳封裝(small outline J-leaded package，SOJ)、小外型電晶體封裝(small outline transistor，SOT)、寬體小外型封裝(small outline package(wide-type)，SOW)、雙列直插式封裝(Dual In-line Package，DIP)、四方扁平封裝(quad flat package，QFP)及四方形扁平無外引腳封裝(quad flat non-leaded package，QFN)等。目前，為了符合量產需求，通常是在一導線架條(leadframe strip)上設置數個導線架單元，以同時進行數個晶片的固定、電性連接及封膠等加工程序，最後再切割去除多餘框架，以便同時製造完成數個具有導線架之封裝構造。
舉例而言，請參照第1A、1B及1C圖所示，其揭示一種習用小外型封裝(SOP)構造之導線架條在封膠前及封膠後的示意圖。如第1A圖所示，一導線架條1包含一外框10、數個連結支架11、數個流道支架12及數個導線架單元13。該外框10、連結支架11及流道支架12相互連接，該連結支架11及流道支架12相互垂直交叉排列，以支撐、區隔及定義該數個導線架單元13。各該導線架單元13具有一晶片承座131、數個內引腳部132、數個外引腳部133、數個壩桿(dam bar)134及數個支撐助條(tie bar)135，該晶片承座131利用該支撐助條135連接到該連結支架11(或外框10)上。該內引腳部132連接在該壩桿134上，該外引腳部133連接在該壩桿134及該連結支架11(或外框10)之間。再者，每一該流道支架12及其兩側的二排該導線架單元13共同定義成一流道分支模塊100。
如第1A圖所示，在進行封膠前，先將數個晶片14分別固定在各該晶片承座131上，各該晶片14可利用數條導線(wire)15電性連接至該內引腳部132。如第1B圖所示，在進行封膠時，將具有該晶片14及導線15的該導線架條1利用轉移模塑成形(transfer-molding)方式進行處理，其中將該導線架條1夾置在二模具16之間。此時，該導線架單元13對位於該二模具16共同形成之一模穴區161中，且該二模具16在一料穴(well)162位置利用一活塞163將一封裝膠材17壓入一流道部(runner)164內，直到該封裝膠材17沿數個側澆口(side gate)165注入到各該模穴區161，以包覆保護各該晶片承座131、內引腳部132(如第1A圖所示)、晶片14及導線15(如第1A圖所示)。
如第1C圖所示，在完成封膠後，固化該封裝膠材17，並移除該二模具16。此時，該封裝膠材17對應該流道部164、側澆口165及模穴區161分別形成一流道膠條171、數個側澆口膠條172及數個封裝膠體173，其中該流道膠條171包覆在該流道支架12上，且每一該流道膠條171在每一分流點A通過二個該側澆口膠條172連接二個該封裝膠體173。也就是，在每一該流道分支模塊100中，每設置二排該導線架單元13，就必需在該二排導線架單元13之間設置一組該流道部164(亦即該流道膠條171)，每一分流點A是以1:2的比例經由該側澆口165(亦即該側澆口膠條172)向兩側連接二個該封裝膠體173。
然而，在此種導線架條1的流道分支模塊100設計中，每隔二排該導線架單元13就必需設置一個該流道支架12，以方便後續形成該流道膠條171及側澆口膠條172。但是，此種流道支架12與導線架單元13的1:2排列比例設計具有過多數量的流道支架12，其相對限制了該導線架條1可用以設置該導線架單元13的空間，亦即相對限制該導線架單元13的總單元數量。結果，每進行一次封膠製程，僅能在該導線架條1上形成有限數量的該封裝膠體173，同時必需浪費不少的該導線架條1空間，因而導致難以進一步提高該封膠製程的單位時間產出量(units per hour，UPH)。
故，有必要提供一種導線架條及其封膠方法與封膠構造，以解決習知技術所存在的問題。
本發明之主要目的在於提供一種導線架條及其封膠方法與封膠構造，其中導線架條係設有至少一流道分支模塊，每一流道分支模塊之各分流點預留區可向兩側設置四個導線架單元，進而有利於減少導線架條的流道支架數量、增加導線架單元的佈局數量、提升導線架條的空間利用率、增加封膠製程的單位時間產出量(UPH)，並相對降低半導體封裝構造的平均封膠成本。
本發明之次要目的在於提供一種導線架條及其封膠方法與封膠構造，其中每一流道分支模塊之各分流點預留區利用二側澆口預留區向兩側連接二導線架單元，並進一步利用二連結澆口預留區向外連接另二導線架單元，進而有利於減少流道支架數量、提升空間利用率、增加單位時間產出量，並降低平均封膠成本。
本發明之另一目的在於提供一種導線架條及其封膠方法與封膠構造，其中在完成封膠後，封裝膠材在連結澆口預留區形成連結澆口連接二相鄰導線架單元，可做為支撐封裝膠體的臨時性固定肋條，進而有利於提高導線架條封膠構造的結構強度及其運送便利性。
為達上述之目的，本發明提供一種導線架條，其包含至少一流道分支模塊，各該流道分支模塊具有一流道支架、數個第一導線架單元、數個第二導線架單元、數個第三導線架單元、數個第四導線架單元、數個側澆口預留區及數個連結澆口預留區。在各該流道分支模塊中，該流道支架預留有一流道預留區，該流道預留區具有數個分流點預留區。各該側澆口預留區形成在該分流點預留區與該第一導線架單元之間，及形成在該分流點預留區與該第三導線架單元之間。各該連結澆口預留區形成在該第一及第二導線架單元之間，及形成在該第三及第四導線架單元之間。
再者，本發明提供一種導線架條之封膠方法，其包含步驟：提供一導線架條，其包含至少一流道分支模塊，各該流道分支模塊具有一流道支架、數個第一導線架單元、數個第二導線架單元、數個第三導線架單元及數個第四導線架單元；使一熱熔之封裝膠材沿一流道部流動，該流道部延伸在該流道支架上；使該流道部之封裝膠材經由數個分流點向兩側分別流入一側澆口，其分別注入該第一及第三導線架單元內，以分別形成一第一封裝膠體及一第三封裝膠體；以及，使該第一及第三封裝膠體內的封裝膠材分別經由一連結澆口注入一第二導線架單元及一第四導線架單元，以分別形成一第二封裝膠體及一第四封裝膠體。
另外，本發明提供一種導線架條之封膠構造，其包含一導線架條及一封裝膠材。該導線架條包含至少一流道分支模塊，各該流道分支模塊具有一流道支架、數個第一導線架單元、數個第二導線架單元、數個第三導線架單元及數個第四導線架單元。該封裝膠材包含至少一流道膠條、數個側澆口膠條、數個連結澆口膠條、數個第一封裝膠體、數個第二封裝膠體、數個第三封裝膠體及數個第四封裝膠體。各該流道膠條延伸在該流道支架上，且各該流道膠條具有數個分流點，各該側澆口膠條連接該分流點及該第一封裝膠體，及連接該分流點及該第三封裝膠體。各該連結澆口膠條連接該第一及第二封裝膠體，及連接該第三及第四封裝膠體。該第一至第四封裝膠體分別包覆該第一至第四導線架單元。
在本發明之一實施例中，該第一及第二導線架單元依序平行串接排列在該流道支架的第一側；該第三及第四導線架單元依序平行串接排列在該流道支架的第二側。
在本發明之一實施例中，該側澆口預留區(或側澆口膠條)及該連結澆口預留區(或連結澆口膠條)形成在該第一導線架單元(或第三導線架單元)之一對角線的兩端。
在本發明之一實施例中，該側澆口預留區(或側澆口膠條)形成在該第一導線架單元(或第三導線架單元)最接近一封裝膠材來源端的角位置上。
在本發明之一實施例中，該側澆口預留區(或側澆口膠條)及連結澆口預留區(或連結澆口膠條)形成在該導線架條的同一表面。
在本發明之一實施例中，該導線架條之流道支架(的流道預留區)具有至少一開槽。
在本發明之一實施例中，該導線架條之側澆口預留區具有一缺口。
在本發明之一實施例中，該導線架條之連結澆口預留區具有至少一缺口。
在本發明之一實施例中，該第一至第四導線架單元選自具雙排引腳之導線架單元。
在本發明之一實施例中，該流道部、側澆口及連結澆口形成在二模具上。
在本發明之一實施例中，在提供該導線架條之步驟後，另包含：分別在該第一至第四導線架單元上放置至少一晶片，並使該晶片電性連接該第一至第四導線架單元。
為了讓本發明之上述及其他目的、特徵、優點能更明顯易懂，下文將特舉本發明較佳實施例，並配合所附圖式，作詳細說明如下。
請參照第2A、2B及2C圖所示，本發明較佳實施例之導線架條及其封膠方法與封膠構造主要應用於製造具雙排引腳導線架之半導體封裝產品，例如應用於製造小外型封裝(SOP)、小外型J形引腳封裝(SOJ)、小外型電晶體封裝(SOT)、寬體小外型封裝(SOW)、雙列直插式封裝(DIP)或其他類似的封裝產品。
請參照第2A圖所示，本發明較佳實施例之導線架條2係一條狀板體，其通常係由銅、鐵、鋁、鎳或等效金屬或合金所製成，並經由沖壓(punching)或其他等效方法加工形成下列細部構造，其中該導線架條2包含一外框20、數個連結支架21、至少一流道支架22、數個第一導線架單元23、數個第二導線架單元24、數個第三導線架單元25及數個第四導線架單元26。該外框20、連結支架21及流道支架22相互連接，該連結支架21橫向間隔排列在該外框20內，該流道支架22縱向間隔排列在該外框20內，該連結支架21及流道支架22相互垂直交叉排列，以支撐、區隔及定義該第一、第二、第三及第四導線架單元23-26。每一該流道支架22的一第一側依序平行串接排列該第一及第二導線架單元23、24，及每一該流道支架22的一第二側依序平行串接排列該第三及第四導線架單元25、26，該流道支架22及第一至第四導線架單元23-26共同定義為至少一流道分支模塊200。當設置二組或以上之流道分支模塊200時，各該流道分支模塊200係相互鄰接排列在該導線架條2之外框20所定義的一範圍內。
請再參照第2A圖所示，本發明較佳實施例之流道支架22預留有一流道預留區B，在該流道預留區B之範圍內具有至少一開槽221，以便在封膠後進行去膠(dejunk)。該流道預留區B具有數個分流點預留區C，各該分流點預留區C與相鄰該第一導線架單元23(或第三導線架單元25)之間分別具有一側澆口預留區D，及，在該側澆口預留區D之範圍內較佳具有一缺口222，其較佳連通於該第一導線架單元23(或第三導線架單元25)的開槽(未標示)。再者，各該第一及第二導線架單元23、24之間具有一連結澆口預留區E，在該連結澆口預留區E之範圍內較佳具有至少一缺口27，例如設有二個該缺口27，其分別連通於該第一及第二導線架單元23、24的開槽(未標示)。另外，各該第三及第四導線架單元25、26之間亦具有一連結澆口預留區E，在該連結澆口預留區E之範圍內同樣具有至少一缺口27，例如設有二個該缺口27，其分別連通於該第三及第四導線架單元25、26的開槽(未標示)。依據上述流道分支模塊200的設計，每一該分流點預留區C是以1:4的比例連接四個導線架單元23-26。
請再參照第2A圖所示，本發明較佳實施例之第一至第四導線架單元23-26為實質相同的具雙排引腳之導線架單元，其各自包含一晶片承座、數個內引腳部、數個外引腳部、數個壩桿及數個支撐助條(未標示)，上述細部構造係實質相同於第1A圖所示之導線架單元13的細部構造，且可依封裝產品不同而做改變或省略部分構造(例如晶片承座)，該第一至第四導線架單元23-26之細部構造並未用以限制本發明。因此，本發明不再另予詳細說明該第一至第四導線架單元23-26之細部構造。再者，在進行封膠前，該第一至第四導線架單元23-26皆可用以承載至少一晶片28，並利用適當方式(例如導線或凸塊)電性連接該晶片28。
請參照第2B圖所示，本發明較佳實施例之導線架條的封膠方法係包含下列步驟：提供一導線架條2，其包含至少一流道分支模塊200，各該流道分支模塊200具有一流道支架22、數個第一導線架單元23、數個第二導線架單元24、數個第三導線架單元25及數個第四導線架單元26；使一熱熔之封裝膠材3沿一流道部41流動，該流道部41延伸在該流道支架22上；使該流道部41之封裝膠材3經由數個分流點F向兩側分別流入一側澆口42，其分別注入該第一及第三導線架單元23、25內，以分別形成一第一封裝膠體33及一第三封裝膠體36；以及，使該第一及第三封裝膠體33、36內的封裝膠材3分別再經由一連結澆口44注入一第二導線架單元24及一第四導線架單元26，以分別形成一第二封裝膠體35及一第四封裝膠體37。
請參照第2B圖所示，在提供該導線架條2之步驟後，先分別在該第一至第四導線架單元23-26上放置至少一晶片28，並使該晶片28電性連接該第一至第四導線架單元23-26。接著，利用轉移模塑成形(transfer-molding)方式進行封膠製程。此時，本發明較佳實施例之導線架條2係夾置在二模具4之間。該二模具4共同形成一料穴40、一流道部41、數個側澆口42、數個第一模穴區43、數個連結澆口44、數個第二模穴區45、數個第三模穴區46、數個第四模穴區47及一活塞48，其中該流道部41並具有該數個分流點F以向兩側連接該數個側澆口42。該熱熔之封裝膠材3放置在該料穴40中，並利用該活塞48將該封裝膠材3壓入該流道部41內。在本發明中，該模具4之流道部41對應於該導線架條2之流道支架22的流道預留區B及開槽221；該分流點F對應於該流道支架22的分流點預留區C；該側澆口42對應於該流道支架22的側澆口預留區D；該連結澆口44對應於該連結澆口預留區E；以及，該第一至第四模穴區43-47分別對應於該第一至第四導線架單元23-26。
請參照第2C圖所示，在完成封膠後，本發明較佳實施例之封裝膠材3將固化形成至少一流道膠條31、數個側澆口膠條32、數個第一封裝膠體33、數個連結澆口膠條34、數個第二封裝膠體35、數個第三封裝膠體36及數個第四封裝膠體37。因此，本發明較佳實施例之導線架條2的封膠構造係包含一導線架條2及一封裝膠材3。該導線架條2包含至少一流道分支模塊200，各該流道分支模塊200具有一流道支架22、數個第一導線架單元23、數個第二導線架單元24、數個第三導線架單元25及數個第四導線架單元26。該封裝膠材3之各流道膠條31延伸在該流道支架22上，且各該流道膠條31具有數個分流點F，各該側澆口膠條32連接該分流點F及該第一封裝膠體33，及連接該分流點F及該第三封裝膠體36。各該連結澆口膠條34連接該第一及第二封裝膠體33、35，及連接該第三及第四封裝膠體36、37。該第一至第四封裝膠體33-37分別包覆該第一至第四導線架單元23-26。在製備該導線架條2的封膠構造後，本發明可進一步進行去膠/去緯(dejunk/trim)等程序，如此即可製得數個半導體封裝產品(未繪示)。該導線架條2的開槽121及缺口222、27可方便對該流道膠條31、該側澆口膠條32與該連結澆口膠條34進行去膠動作。
再者，請參照第2A、2B及2C圖所示，在本發明較佳實施例中，該側澆口預留區D(或側澆口膠條32)及該連結澆口預留區E(或連結澆口膠條34)係形成在該第一導線架單元23(或第三導線架單元24)之一對角線的兩端，且該側澆口預留區D(或側澆口膠條32)較佳形成在該第一導線架單元23(或第三導線架單元24)最接近該封裝膠材3來源端的角位置上，以便確保該封裝膠材3順向注入該側澆口42，並在填滿該第一導線架單元23(或第三導線架單元24)之後，才經由該該連結澆口44注入該第二導線架單元24(或第四導線架單元25)，藉此相對提高串接封膠的成品率(yield)。另外，該側澆口預留區D(或側澆口膠條32)及連結澆口預留區E(或連結澆口膠條34)較佳形成在該導線架條2的同一表面。藉此，在完成封膠後，該側澆口膠條32與該連結澆口膠條34將可做為支撐該第三及第四封裝膠體36、37的臨時性固定肋條，能提高導線架條封膠構造的整體結構強度，使其在裝箱或運送的過程中不致因重量過重而彎曲變形，因而增加運送便利性。
如上所述，相較於第1A至1C圖之習用導線架條1之流道分支模塊100具有該流道支架12與導線架單元13呈1:2的排列比例設計，造成在該導線架條1上僅能形成有限數量的該導線架單元13等缺點，第2A至2C圖之本發明之導線架條2的每一流道分支模塊200利用設置該側澆口預留區D及連結澆口預留區E，使得各分流點預留區C可向兩側連接四個導線架單元23-26，其具有該流道支架22與導線架單元23-26呈1:4的排列比例設計。例如，在78x250mm的相同尺寸下，習用導線架條1上最多僅能設置8x28個該導線架單元13，但本發明之導線架條2上最多則能設置8x36個該導線架單元23-26。因此，本發明確實能相對減少該導線架條2的流道支架22數量，同時增加該導線架單元23-26的佈局數量，進而有效提升該導線架條2的空間利用率，大幅增加封膠製程的單位時間產出量(UPH)大約28.5%或更多，並可相對降低半導體封裝構造的平均封膠成本。
雖然本發明已以較佳實施例揭露，然其並非用以限制本發明，任何熟習此項技藝之人士，在不脫離本發明之精神和範圍內，當可作各種更動與修飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1．．．導線架條
10．．．外框
100．．．流道分支模塊
11．．．連結支架
12．．．流道支架
13．．．導線架單元
131．．．晶片承座
132．．．內引腳部
133．．．外引腳部
134．．．壩桿
135．．．支撐助條
14．．．晶片
15．．．導線
16．．．模具
161．．．模穴區
162．．．料穴
163．．．活塞
164．．．流道部
165．．．側澆口
17．．．封裝膠材
171．．．流道膠條
172．．．側澆口膠條
173．．．封裝膠體
2．．．導線架條
20．．．外框
200．．．流道分支模塊
21．．．連結支架
22．．．流道支架
221．．．開槽
222．．．缺口
23．．．第一導線架單元
24．．．第二導線架單元
25．．．第三導線架單元
26．．．第四導線架單元
27．．．缺口
28．．．晶片
3．．．封裝膠材
31．．．流道膠條
32．．．側澆口膠條
33．．．第一封裝膠體
34．．．連結澆口膠條
35．．．第二封裝膠體
36．．．第三封裝膠體
37．．．第四封裝膠體
4．．．模具
40．．．料穴
41．．．流道部
42．．．側澆口
43．．．第一模穴區
44．．．連結澆口
45．．．第二模穴區
46．．．第三模穴區
47．．．第四模穴區
48．．．活塞
A．．．分流點
B．．．流道預留區
C．．．分流點預留區
D．．．側澆口預留區
E．．．連結澆口預留區
F．．．分流點
第1A圖：習用導線架條之局部正視圖。
第1B圖：習用導線架條在進行封膠時之局部剖視圖。
第1C圖：習用導線架條在完成封膠後之局部正視圖。
第2A圖：本發明較佳實施例之導線架條之局部正視圖。
第2B圖：本發明較佳實施例之導線架條在進行封膠時之局部剖視圖。
第2C圖：本發明較佳實施例之導線架條在完成封膠後之局部正視圖。
2．．．導線架條
20．．．外框
200．．．流道分支模塊
21．．．連結支架
22．．．流道支架
221．．．開槽
222．．．缺口
23．．．第一導線架單元
24．．．第二導線架單元
25．．．第三導線架單元
26．．．第四導線架單元
27．．．缺口
28．．．晶片
B．．．流道預留區
C．．．分流點預留區
D．．．側澆口預留區
E．．．連結澆口預留區

Claims (21)

  1. 一種導線架條，其包含：至少一流道分支模塊，各該流道分支模塊具有：一流道支架，其預留有一流道預留區，該流道預留區具有數個分流點預留區；數個第一導線架單元及數個第二導線架單元，其依序排列在該流道支架的一第一側；數個第三導線架單元及數個第四導線架單元，其依序排列在該流道支架的一第二側；數個側澆口預留區，各該側澆口預留區形成在該分流點預留區與該第一導線架單元之間，及形成在該分流點預留區與該第三導線架單元之間；及數個連結澆口預留區，各該連結澆口預留區形成在該第一及第二導線架單元之間，及形成在該第三及第四導線架單元之間；其中該側澆口預留區及該連結澆口預留區形成在該第一導線架單元之一對角線的兩端；及形成在該第三導線架單元之一對角線的兩端；並且該側澆口預留區形成在該第一導線架單元最接近一封裝膠材之來源端的角位置上；及形成在該第三導線架單元最接近該封裝膠材之來源端的角位置上。
  2. 如申請專利範圍第1項所述之導線架條，其中該第一及第二導線架單元依序平行串接排列在該流道支架的第一側；該第三及第四導線架單元依序平行串接排 列在該流道支架的第二側。
  3. 如申請專利範圍第1項所述之導線架條，其中該側澆口預留區及連結澆口預留區形成在該導線架條的同一表面。
  4. 如申請專利範圍第1項所述之導線架條，其中該導線架條之流道支架的流道預留區具有至少一開槽。
  5. 如申請專利範圍第1項所述之導線架條，其中該導線架條之側澆口預留區具有一缺口。
  6. 如申請專利範圍第1項所述之導線架條，其中該導線架條之連結澆口預留區具有至少一缺口。
  7. 如申請專利範圍第1項所述之導線架條，其中該第一至第四導線架單元選自具雙排引腳之導線架單元。
  8. 一種導線架條之封膠方法，其包含：提供一導線架條，其包含至少一流道分支模塊，各該流道分支模塊具有一流道支架、數個第一導線架單元、數個第二導線架單元、數個第三導線架單元及數個第四導線架單元；使一熱熔之封裝膠材沿一流道部流動，該流道部延伸在該流道支架上；使該流道部之封裝膠材經由數個分流點向兩側分別流入一側澆口，其分別注入該第一及第三導線架單元內，以分別形成一第一封裝膠體及一第三封裝膠體，其中該側澆口位於該第一導線架單元最接近該封裝膠材之來源端的角位置上；及位於該第三導線架單元 最接近該封裝膠材之來源端的角位置上；及使該第一及第三封裝膠體內的封裝膠材分別經由一連結澆口注入一第二導線架單元及一第四導線架單元，以分別形成一第二封裝膠體及一第四封裝膠體，其中該側澆口及該連結澆口位於該第一導線架單元之一對角線的兩端；及位於該第三導線架單元之一對角線的兩端。
  9. 如申請專利範圍第8項所述之導線架條之封膠方法，其中在提供該導線架條之步驟後，另包含：分別在該第一至第四導線架單元上放置至少一晶片，並使該晶片電性連接該第一至第四導線架單元。
  10. 如申請專利範圍第8項所述之導線架條之封膠方法，其中該第一及第二導線架單元依序平行串接排列在該流道支架的第一側；該第三及第四導線架單元依序平行串接排列在該流道支架的第二側。
  11. 如申請專利範圍第8項所述之導線架條之封膠方法，其中該側澆口及連結澆口位於該導線架條的同一表面。
  12. 如申請專利範圍第8項所述之導線架條之封膠方法，其中該導線架條對應該流道部設有至少一開槽；該導線架條對應該側澆口設有一缺口；及該導線架條對應該連結澆口設有至少一缺口。
  13. 如申請專利範圍第8項所述之導線架條之封膠方法，其中該流道部、側澆口及連結澆口形成在二模具 上。
  14. 如申請專利範圍第8項所述之導線架條之封膠方法，其中該第一至第四導線架單元選自具雙排引腳之導線架單元。
  15. 一種導線架條之封膠構造，其包含：一導線架條，其包含至少一流道分支模塊，各該流道分支模塊具有一流道支架、數個第一導線架單元、數個第二導線架單元、數個第三導線架單元及數個第四導線架單元；及一封裝膠材，其包含至少一流道膠條、數個側澆口膠條、數個連結澆口膠條、數個第一封裝膠體、數個第二封裝膠體、數個第三封裝膠體及數個第四封裝膠體；其中各該流道膠條延伸在該流道支架上，且各該流道膠條具有數個分流點，各該側澆口膠條連接該分流點及該第一封裝膠體，及連接該分流點及該第三封裝膠體；各該連結澆口膠條連接該第一及第二封裝膠體，及連接該第三及第四封裝膠體；且該第一至第四封裝膠體分別包覆該第一至第四導線架單元；其中該側澆口膠條及該連結澆口膠條形成在該第一導線架單元之一對角線的兩端；及形成在該第三導線架單元之一對角線的兩端；並且該側澆口膠條形成在該第一導線架單元最接近該封裝膠材之來源端的角位置上；及形成在該第三導線架單元最接近該封裝膠 材之來源端的角位置上。
  16. 如申請專利範圍第15項所述之導線架條之封膠構造，其中該第一及第二導線架單元依序平行串接排列在該流道支架的第一側；該第三及第四導線架單元依序平行串接排列在該流道支架的第二側。
  17. 如申請專利範圍第15項所述之導線架條之封膠構造，其中該側澆口膠條及連結澆口膠條形成在該導線架條的同一表面。
  18. 如申請專利範圍第15項所述之導線架條之封膠構造，其中該導線架條之流道支架的流道膠條具有至少一開槽。
  19. 如申請專利範圍第15項所述之導線架條之封膠構造，其中該導線架條之側澆口膠條具有一缺口。
  20. 如申請專利範圍第15項所述之導線架條之封膠構造，其中該導線架條之連結澆口膠條具有至少一缺口。
  21. 如申請專利範圍第15項所述之導線架條之封膠構造，其中該第一至第四導線架單元選自具雙排引腳之導線架單元。
TW98102944A 2009-01-23 2009-01-23 導線架條及其封膠方法與封膠構造 TWI382511B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98102944A TWI382511B (zh) 2009-01-23 2009-01-23 導線架條及其封膠方法與封膠構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98102944A TWI382511B (zh) 2009-01-23 2009-01-23 導線架條及其封膠方法與封膠構造

Publications (2)

Publication Number Publication Date
TW201029137A TW201029137A (en) 2010-08-01
TWI382511B true TWI382511B (zh) 2013-01-11

Family

ID=44853935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98102944A TWI382511B (zh) 2009-01-23 2009-01-23 導線架條及其封膠方法與封膠構造

Country Status (1)

Country Link
TW (1) TWI382511B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6288120B2 (ja) * 2016-02-12 2018-03-07 第一精工株式会社 樹脂封止金型および電子部品の樹脂成形部を製造する方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046004A1 (en) * 2003-08-29 2005-03-03 Texas Instruments Incorporated Method and system for integrated circuit packaging
US20080044934A1 (en) * 2006-08-21 2008-02-21 Loh Ban P Methods of forming semiconductor light emitting device packages by liquid injection molding and molded semiconductor light emitting device strips

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046004A1 (en) * 2003-08-29 2005-03-03 Texas Instruments Incorporated Method and system for integrated circuit packaging
US20080044934A1 (en) * 2006-08-21 2008-02-21 Loh Ban P Methods of forming semiconductor light emitting device packages by liquid injection molding and molded semiconductor light emitting device strips

Also Published As

Publication number Publication date
TW201029137A (en) 2010-08-01

Similar Documents

Publication Publication Date Title
CN103426781B (zh) 半导体器件的制造方法
TWI325169B (en) Multi-row lead frame
TW200601537A (en) Process for manufacturing leadless semiconductor packages including an electrical test in a matrix of a leadless leadframe
CN103824834B (zh) 一种具有改进型封装结构的半导体器件及其制造方法
TW200737475A (en) Leadless semiconductor package and method of manufacture
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN101477973B (zh) 导线架条及其封胶方法与封胶构造
CN109256368A (zh) Sot23-x引线框架及其封装方法
CN209418492U (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN109904077B (zh) 多管脚半导体产品的封装方法
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN205564734U (zh) 芯片级封装
CN102054716B (zh) 导线架条的封胶方法与封胶结构
US9000570B2 (en) Semiconductor device with corner tie bars
TWI382511B (zh) 導線架條及其封膠方法與封膠構造
CN101894822B (zh) 半导体封装用导线架条构造
CN203733785U (zh) 一种具有改进型封装结构的半导体器件
CN208622715U (zh) 一种矩阵式多排sot33-4l引线框架及其芯片封装件
TWI419288B (zh) 導線架條及其封膠方法與具有導線架之半導體封裝構造
CN203733783U (zh) 一种引线框架
US8643156B2 (en) Lead frame for assembling semiconductor device
US8535988B2 (en) Large panel leadframe
CN101483167B (zh) 导线架条及其封胶方法与封胶结构
CN111106089B (zh) 高密度管脚qfn的封装结构与方法
CN101477974B (zh) 导线架条的封胶方法与具有导线架的半导体封装构造