CN208622715U - 一种矩阵式多排sot33-4l引线框架及其芯片封装件 - Google Patents

一种矩阵式多排sot33-4l引线框架及其芯片封装件 Download PDF

Info

Publication number
CN208622715U
CN208622715U CN201821291198.3U CN201821291198U CN208622715U CN 208622715 U CN208622715 U CN 208622715U CN 201821291198 U CN201821291198 U CN 201821291198U CN 208622715 U CN208622715 U CN 208622715U
Authority
CN
China
Prior art keywords
pin
dao
lead frame
chip
sot33
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821291198.3U
Other languages
English (en)
Inventor
邓旭东
陈国岚
张易勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201821291198.3U priority Critical patent/CN208622715U/zh
Application granted granted Critical
Publication of CN208622715U publication Critical patent/CN208622715U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种矩阵式多排SOT33‑4L引线框架及其芯片封装件，属于半导体封装领域，解决了现有技术存在的焊线长，以及热传导和信号输出的效果受到限制的问题。引线框架包括框架本体和引线框架单元，引线框架单元包括基岛、四个内引脚和地线凸块，地线凸块位于基岛顶部，四个内引脚分别位于基岛上、下边的两端，三个内引脚呈T字形，另一个内引脚与基岛相连，三个内引脚的T字形头部、另一个引脚上、地线凸块上及基岛上端均设有电镀银层，基岛通过连筋杆连接于引线框架单元的边缘。封装件芯片与基岛、第一内引脚和第二内引脚相连，第四内引脚与地线凸块相连。本实用新型尺寸小、散热能力强、可靠性好，生产效率高、性价比高。

Description

一种矩阵式多排SOT33-4L引线框架及其芯片封装件
技术领域
本实用新型属于半导体封装领域，具体涉及一种矩阵式多排SOT33-4L引线框架及其芯片封装件。
背景技术
随着半导体封装集成化、小型化、多芯片组配的趋势，作为其最核心部分的芯片也在向更高集成度、更小尺寸方向发展。
采用传统SOP和SOT封装技术的产品可广泛应用于智能手机、液晶电视、数码相机、LED照明驱动等中高端消费类电子产品，具有广阔的市场前景。SOP8L产品外形面积是SOT23系列产品外形面积的4倍，对于不适用封装SOT23系列产品的芯片，封装SOP8L时封装体较大形成浪费，同时很多广泛应用于智能手机、液晶电视、数码相机、LED照明驱动等中高端消费类电子产品，只需要4个引脚就能实现产品全部功能，这类芯片如果采用SOP8L封装形式，产品焊线长，产品厚度和体积较大，成本高，封装效率低。且焊线长度增加还会使封装产品能够承载的电流变小，热传导及信号输出的效果受到限制，极大地缩小了封装产品的应用范围。因此，设计一种引线框架结构及基于引线框架的新型封装件来解决上述问题成为降低封装成本、提高产品竞争力的关键。
实用新型内容
本实用新型的目的是提供一种矩阵式多排SOT33-4L引线框架，以解决现有技术存在的焊线长，以及热传导和信号输出的效果受到限制的问题；
本实用新型的另一目的是提供一种矩阵式多排SOT33-4L引线框架的芯片封装件。
本实用新型的技术方案是：一种矩阵式多排SOT33-4L引线框架，包括框架本体，框架本体上呈矩阵式排布有引线框架单元，引线框架单元包括基岛、四个内引脚和地线凸块，地线凸块位于基岛顶部，地线凸块专门用于地线焊接，四个内引脚分别为第一内引脚、第二内引脚、第三内引脚和第四内引脚,第一内引脚和第二内引脚分别位于基岛下边的两端，第三内引脚和第四内引脚分别位于基岛上边的两端，第一内引脚、第二内引脚和第四内引脚呈T字形，均有T字形头部，且独立于基岛，第三内引脚与基岛相连，第三内引脚的宽度大于其他三个内引脚，第三内引脚上设有锁胶孔，第一内引脚、第二内引脚和第四内引脚的T字形头部上、第三内引脚上、地线凸块上以及基岛的上端均设有电镀银层，在电镀银层上焊接焊线，使银层、银层底部的铜及焊线产生共晶，起到焊线连接作用，在银层上的焊接条件要比在其他金属层上的焊接条件低，成本低；基岛中部为芯片安装区，因凸块在基岛顶端单独凸出且远离芯片，可以有效阻止粘片胶扩散造成地线焊接不良；基岛两侧分别设有连筋杆，基岛通过连筋杆连接于引线框架单元的边缘。
作为本实用新型的进一步改进，横向每四个引线框架单元为一个结构单元，横向每两个结构单元组成一个单元组，横向相邻两个单元组之间设有应力释放槽，其作用在于，使引线框架塑封时受热膨胀变形后产生的应力集中释放，从而避免了塑封体与框架受内应力后产生分层，保障了产品的可靠性；每个单元组中的结构单元之间设有冲流道槽，解决了封装后多浇道卸料难的问题，进而避免了下工序轨道输送中出现的阻料现象。
作为本实用新型的进一步改进，第一内引脚、第二内引脚和第四内引脚上设置有横向的第一V形槽，其作用在于塑封时塑封料填充于第一V形槽内，可以有效阻止潮气渗透到内引脚上，防止内引脚上分层或焊线脱焊；连筋杆上设有竖向的第二V形槽，第二V形槽设在产品分离位置，使得产品在成型分离时刚好在第二V形槽应力集中位置断裂，可以有效减少产品分离时的受力，防止基岛连筋杆附近基岛分层，进而保证产品质量。
作为本实用新型的进一步改进，锁胶孔为方形，方形锁胶孔锁胶面积大，填充的塑封料多，对抗分层的能力更强。
作为本实用新型的进一步改进，基岛是下沉结构，其作用在于塑封时可以保证上下模流平衡，防止冲线，阻止产品出现沙眼、针孔等质量缺陷。
作为本实用新型的进一步改进，框架本体顶部每个结构单元对应位置处均设有第一防反孔和第二防反孔。第一防反孔和第二防反孔相互配合起到防反作用，防止生产时出现引线框架混批、反封现象，造成封装产品报废。
一种矩阵式多排SOT33-4L引线框架的芯片封装件，包括引线框架单元和芯片，所述芯片位于基岛中部的芯片安装区，芯片的第一表面通过第一焊线与基岛上端的电镀银层相连，芯片第一表面通过第二焊线与第一内引脚和第二内引脚上的电镀银层相连，第四内引脚的电镀银层通过第三焊线与地线凸块上的电镀银层相连，引线框架单元与芯片的第二表面外部包覆塑封体。
作为本实用新型的进一步改进，在塑封体外部，第一内引脚、第二内引脚、第三内引脚和第四内引脚相应的位置处分别设有第一外引脚、第二外引脚、第三外引脚和第四外引脚。
作为本实用新型的进一步改进，第三外引脚的宽度为第一外引脚、第二外引脚、第四外引脚宽度的2.1倍。第三外引脚起到散热片作用，可以将产品工作时产生的热量通过第三外引脚顺利传导出去，有效防止产品过度发热损坏电路，从而保证整个塑封产品的质量。
本实用新型的有益效果是：
1. 本实用新型的引线框架，将位于引线框架单元两端的三个独立内引脚设计成T字形结构，一方面可以使塑封料将内引脚牢牢固定，减少因热膨胀的应力引起的内引脚移动，而且在外引脚在切筋成型模具中成形弯曲受力时，可防止内引脚被拉出塑封体，进而防止产品胶体破损，极大地提升了产品的可封装性和可靠性；另一方面加强了引线框架铜合金基材与塑封料的结合力，提高了产品密封性及防水防潮的性能；
2. 本实用新型的引线框架，采用先进的多排矩阵框架设计技术，新型的超薄型、小外形封装技术与传统的引线键合（WB）技术相结合，具有产品尺寸小，薄、性能和散热能力提高，生产效率高，批量封装成本降低等优点；在基岛顶部有地线焊接的凸块，凸块在基岛顶端单独凸出且远离芯片，可以有效阻止粘片胶扩散造成地线焊接不良，提高了产品的可靠性；
3. 本实用新型的引线框架，第三内引脚比其他引脚宽，起到散热片作用，可以将产品工作时产生的热量通过第三外引脚顺利传导出去，有效防止产品过度发热损坏电路，从而保证产品的质量；第三内引脚分层的几率比其他三个内引脚大，且产品在引脚成型时弯曲受力比其他三个内引脚大，第三内引脚上设计有锁胶孔，塑封时塑封料穿通锁胶孔，既可保证塑封体与基岛牢牢结合，又可防止潮气向载体渗透，锁胶孔既起到抗分层作用的同时，又能防止该引脚处产品弯曲成型时的塑封体上下开裂问题，从而提高产品可靠性；
4. 本实用新型的封装件，可以将功能不同、大小不同的芯片粘接在基岛上，使用金线、铜线、铜合金线或银合金线进行芯片、内引脚键合后的焊线长度较短，使得封装产品的电阻更小，导通电流增大且产品发热变小，从而满足输出较大电流的芯片封装需求；同时，承载芯片的基岛小，结构简单；并且，用较宽的第三内引脚与基岛相连，同时与较宽的第三外引脚配合形成导热通道，有利于芯片工作时热量的散发，使芯片可在相对低的温度下工作；
5. 本实用新型的封装件，相对于SOP8L封装件，既具备具SOP8L封装件的产品功能，又具有外形尺寸小、引脚少的优点，在相同框架外形尺寸情况下，每条框架排列的产品单元数是SOP8L的2.17倍，极大地提高了生产效率，降低了封装成本；本实用新型的封装件可替代传统6引脚、7引脚、8引脚封装件的功能，具有低成本、高性价比、用途广的优势，具有广阔的市场应用前景。
附图说明
图1是本实用新型中引线框架的排列结构示意图；
图2是图1中C部分的放大图；
图3是本实用新型中引线框架单元的结构示意图；
图4是图3的A-A视图；
图5是图3的B-B视图；
图6是本实用新型中引线框架单元的电镀银层区域示意图；
图7是本实用新型中封装件的结构示意图；
图8是本实用新型中封装件的焊线连接方式示意图。
图中，1-引线框架单元；2-冲流道槽；3-应力释放槽；4-基岛；5-地线凸块；6-第一内引脚；7-第二内引脚；8-第三内引脚；9-第四内引脚；10-锁胶孔；11-连筋杆；12-第一V形槽； 13-第二V形槽；14-第一防反孔；15-第二防反孔；16-芯片；17-第一焊线；18-第二焊线；19-第三焊线；20-塑封体；21-第一外引脚；22-第二外引脚；23-第三外引脚；24-第四外引脚；25-单元组；26-框架本体；27-结构单元；28-T字形头部。
具体实施方式
下面结合附图对本实用新型作进一步说明。
SOT33-4L系本实用新型首次命名，其中，SOT是小型电子元器件的芯片封装单元型号，23系列是SOT封装件的已成熟的标准术语，本次封装件命名为33系列与23系列封装体不同，4L表示该封装件引脚（LEAD）数共有4个，位于单个封装件两边的引脚均为2个。
如图1-图6所示，一种矩阵式多排SOT33-4L引线框架，包括框架本体26，所述框架本体26上呈矩阵式排布有引线框架单元1，引线框架单元1包括基岛4、四个内引脚和地线凸块5，所述地线凸块5位于基岛4顶部，四个内引脚分别为第一内引脚6、第二内引脚7、第三内引脚8和第四内引脚9,所述第一内引脚6和第二内引脚7分别位于基岛4下边的两端，第三内引脚8和第四内引脚9分别位于基岛4上边的两端，第一内引脚6、第二内引脚7和第四内引脚9呈T字形，均有T字形头部28，且独立于基岛4，第三内引脚8与基岛4相连，第三内引脚8的宽度大于其他三个内引脚，第三内引脚8上设有锁胶孔10，第一内引脚6、第二内引脚7和第四内引脚9的T字形头部28上、第三内引脚8上、地线凸块5上以及基岛4的上端均设有电镀银层，图6中的阴影部分为电镀银层，基岛4中部为芯片安装区，基岛4两侧分别设有连筋杆11，基岛4通过连筋杆11连接于引线框架单元1的边缘；横向每四个引线框架单元1为一个结构单元27，横向每两个结构单元27组成一个单元组25，横向相邻两个单元组25之间设有应力释放槽3，每个单元组25中的结构单元27之间设有冲流道槽2；第一内引脚6、第二内引脚7和第四内引脚9上设置有横向的第一V形槽12，连筋杆11上设有竖向的第二V形槽13，所述第二V形槽13设在产品分离位置；
锁胶孔10为方形；基岛4是下沉结构；框架本体26顶部每个结构单元27对应位置处均设有第一防反孔14和第二防反孔15。
如图7、图8所示，一种矩阵式多排SOT33-4L引线框架的芯片封装件，包括引线框架单元1和芯片16，所述芯片16位于基岛4中部的芯片安装区，芯片16的第一表面通过第一焊线17与基岛4上端的电镀银层相连，芯片16第一表面通过第二焊线18与第一内引脚6和第二内引脚7上的电镀银层相连，第四内引脚9的电镀银层通过第三焊线19与地线凸块5上的电镀银层相连，所述引线框架单元1与芯片16的第二表面外部包覆塑封体20；
在塑封体20外部，第一内引脚6、第二内引脚7、第三内引脚8和第四内引脚9相应的位置处分别设有第一外引脚21、第二外引脚22、第三外引脚23和第四外引脚24；
第三外引脚23的宽度为第一外引脚21、第二外引脚22、第四外引脚24宽度的2.1倍。
封装方法包括以下步骤：
A、使用全自动上芯机，自动吸取一条矩阵式多排引线框架置于上芯机传送导轨上，通过上芯机自动传动系统传输到上芯机工作台中央并自动夹紧，上芯机的点胶机械手在基岛4中部的芯片安装区点上适量粘片胶，并将一只芯片16置于粘片胶上；
B、使用高温烘箱，采用现有的防离层烘烤工艺使粘片胶固化，将芯片16与基岛4牢固粘合；工作温度50℃-200℃，可以从室温到260℃按需求调节；
C、进行等离子清洗；
D、使用全自动引线键合机，将芯片16的第一表面通过第一焊线17与基岛4上端的电镀银层键合、芯片16第一表面通过第二焊线18与第一内引脚6和第二内引脚7上的电镀银层键合、第四内引脚9的电镀银层通过第三焊线19与地线凸块5上的电镀银层键合；
E、使用全自动塑封机，选配相应塑封料完成产品包封，然后固化；
F、电镀锡化、打印、切筋、成型分离。
SOT33-4L封装件，相对于SOP8L封装件具有外形尺寸小、引脚少的优点，具有比SOP8L更优的产品功能，SOT33-4L封装件与SOP8L封装件外形相关尺寸对比如表1所示。
SOT33-4L引线框架，在相同框架外形尺寸的情况下与SOP8L引线框架相比，每条框架排列的产品单元数是SOP8L引线框架的2.17倍，极大的提高了生产效率，降低了封装成本，相同框架尺寸的SOT33-4L引线框架与SOP8L引线框架排列结构对比如表2所示。

Claims (9)

1.一种矩阵式多排SOT33-4L引线框架，包括框架本体（26），所述框架本体（26）上呈矩阵式排布有引线框架单元（1），其特征在于：所述引线框架单元（1）包括基岛（4）、四个内引脚和地线凸块（5），所述地线凸块（5）位于基岛（4）顶部，四个内引脚分别为第一内引脚（6）、第二内引脚（7）、第三内引脚（8）和第四内引脚（9）,所述第一内引脚（6）和第二内引脚（7）分别位于基岛（4）下边的两端，第三内引脚（8）和第四内引脚（9）分别位于基岛（4）上边的两端，第一内引脚（6）、第二内引脚（7）和第四内引脚（9）呈T字形，均有T字形头部（28），且独立于基岛（4），第三内引脚（8）与基岛（4）相连，第三内引脚（8）的宽度大于其他三个内引脚，第三内引脚（8）上设有锁胶孔（10），第一内引脚（6）、第二内引脚（7）和第四内引脚（9）的T字形头部（28）上、第三内引脚（8）上、地线凸块（5）上以及基岛（4）的上端均设有电镀银层，基岛（4）中部为芯片安装区，基岛（4）两侧分别设有连筋杆（11），基岛（4）通过连筋杆（11）连接于引线框架单元（1）的边缘。
2.根据权利要求1所述的一种矩阵式多排SOT33-4L引线框架，其特征在于：横向每四个引线框架单元（1）为一个结构单元（27），横向每两个结构单元（27）组成一个单元组（25），横向相邻两个单元组（25）之间设有应力释放槽（3），每个单元组（25）中的结构单元（27）之间设有冲流道槽（2）。
3.根据权利要求1或2所述的一种矩阵式多排SOT33-4L引线框架，其特征在于：第一内引脚（6）、第二内引脚（7）和第四内引脚（9）上设置有横向的第一V形槽（12），连筋杆（11）上设有竖向的第二V形槽（13），所述第二V形槽（13）设在产品分离位置。
4.根据权利要求3所述的一种矩阵式多排SOT33-4L引线框架，其特征在于：所述锁胶孔（10）为方形。
5.根据权利要求4所述的一种矩阵式多排SOT33-4L引线框架，其特征在于：所述基岛（4）是下沉结构。
6.根据权利要求5所述的一种矩阵式多排SOT33-4L引线框架，其特征在于：所述框架本体（26）顶部每个结构单元（27）对应位置处均设有第一防反孔（14）和第二防反孔（15）。
7.一种权利要求1所述的矩阵式多排SOT33-4L引线框架的芯片封装件，包括引线框架单元（1）和芯片（16），所述芯片（16）位于基岛（4）中部的芯片安装区，芯片（16）的第一表面通过第一焊线（17）与基岛（4）上端的电镀银层相连，芯片（16）第一表面通过第二焊线（18）与第一内引脚（6）和第二内引脚（7）上的电镀银层相连，第四内引脚（9）的电镀银层通过第三焊线（19）与地线凸块（5）上的电镀银层相连，所述引线框架单元（1）与芯片（16）的第二表面外部包覆塑封体（20）。
8.根据权利要求7所述的一种矩阵式多排SOT33-4L引线框架的芯片封装件，其特征在于：在塑封体（20）外部，第一内引脚（6）、第二内引脚（7）、第三内引脚（8）和第四内引脚（9）相应的位置处分别设有第一外引脚（21）、第二外引脚（22）、第三外引脚（23）和第四外引脚（24）。
9.根据权利要求8所述的一种矩阵式多排SOT33-4L引线框架的芯片封装件，其特征在于：所述第三外引脚（23）的宽度为第一外引脚（21）、第二外引脚（22）、第四外引脚（24）宽度的2.1倍。
CN201821291198.3U 2018-08-10 2018-08-10 一种矩阵式多排sot33-4l引线框架及其芯片封装件 Active CN208622715U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821291198.3U CN208622715U (zh) 2018-08-10 2018-08-10 一种矩阵式多排sot33-4l引线框架及其芯片封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821291198.3U CN208622715U (zh) 2018-08-10 2018-08-10 一种矩阵式多排sot33-4l引线框架及其芯片封装件

Publications (1)

Publication Number Publication Date
CN208622715U true CN208622715U (zh) 2019-03-19

Family

ID=65715102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821291198.3U Active CN208622715U (zh) 2018-08-10 2018-08-10 一种矩阵式多排sot33-4l引线框架及其芯片封装件

Country Status (1)

Country Link
CN (1) CN208622715U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534495A (zh) * 2019-08-16 2019-12-03 天津大学 一种带有铜质台阶和开孔设计的铜夹键合封装结构
CN116190341A (zh) * 2023-02-17 2023-05-30 鑫祥微电子(南通)有限公司 一种芯片封装框架及其封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534495A (zh) * 2019-08-16 2019-12-03 天津大学 一种带有铜质台阶和开孔设计的铜夹键合封装结构
CN116190341A (zh) * 2023-02-17 2023-05-30 鑫祥微电子(南通)有限公司 一种芯片封装框架及其封装方法
CN116190341B (zh) * 2023-02-17 2023-09-15 鑫祥微电子(南通)有限公司 一种芯片封装框架及其封装方法

Similar Documents

Publication Publication Date Title
CN104934405B (zh) 基于dip多基岛的引线框架及用其制造封装件的方法
CN208622715U (zh) 一种矩阵式多排sot33-4l引线框架及其芯片封装件
CN102044517B (zh) 一种超大功率ic芯片封装件的生产方法
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN108109533A (zh) 一种实现led显示模组的封装方法
CN106128965A (zh) 一种无基板封装器件的制作方法
JP6538889B2 (ja) ローリングによって熱可塑性樹脂光変換体でｌｅｄを貼り合せてパッケージするプロセス方法
CN209418492U (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN104517911A (zh) 半导体封装件及其制法
US6465277B2 (en) Molding apparatus and molding method for flexible substrate based package
CN104752386B (zh) 高可靠性sop封装引线框架及封装件生产方法
CN110690189A (zh) 一种大功率驱动电路的eHSOP5L引线框架及其封装件和生产方法
CN206595282U (zh) 贴片式led支架结构
CN208336207U (zh) 一种双基岛引线框架及其sot33-5l封装件
CN210743964U (zh) 基于光伏模块的封装框架
CN104810462B (zh) 一种中大功率led驱动芯片的esop8引线框架
CN109904077B (zh) 多管脚半导体产品的封装方法
CN109256368A (zh) Sot23-x引线框架及其封装方法
CN103238213B (zh) 倾斜裸芯堆叠体
CN102054716A (zh) 导线架条的封胶方法与封胶结构
CN204596785U (zh) 基于dip多基岛的引线框架
CN204216033U (zh) 引线框架、半导体封装体
CN106935520A (zh) 一种内绝缘封装结构及其制造工艺
CN100433304C (zh) 适用于透明封装的基板条
CN207149554U (zh) 引线框架和半导体器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant