CN110534495A - 一种带有铜质台阶和开孔设计的铜夹键合封装结构 - Google Patents

一种带有铜质台阶和开孔设计的铜夹键合封装结构 Download PDF

Info

Publication number
CN110534495A
CN110534495A CN201910757555.3A CN201910757555A CN110534495A CN 110534495 A CN110534495 A CN 110534495A CN 201910757555 A CN201910757555 A CN 201910757555A CN 110534495 A CN110534495 A CN 110534495A
Authority
CN
China
Prior art keywords
copper
layer
folder
chip
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910757555.3A
Other languages
English (en)
Inventor
刘强
刘林奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201910757555.3A priority Critical patent/CN110534495A/zh
Publication of CN110534495A publication Critical patent/CN110534495A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种带有铜质台阶和开孔设计的铜夹键合封装结构，包括芯片层，所述芯片层的下端，通过焊层与分割成两部分的引线框架层相贴合，所述芯片层的上端通过焊层与设置为T型台阶结构铜夹层的下端相贴合，所述T型台阶结构铜夹层上端的一侧，连接有倾斜式铜夹段，所述倾斜式铜夹段等间距设置有通孔，所述倾斜式铜夹段的另一端，连接有通过焊层与被分割的另一部分引线框架层相贴合的水平设置的铜夹层。本发明旨在提供一种利于芯片和铜夹散热，可减少铜夹和芯片间热机械应力的铜夹键合封装结构。

Description

一种带有铜质台阶和开孔设计的铜夹键合封装结构
技术领域
本发明涉及半导体分立器件技术领域，尤其涉及一种带有铜质台阶和开孔设计的铜夹键合封装结构。
背景技术
现有功率半导体分立器件采用的铜夹键合封装只是使用铜夹键合替代线键合连接芯片和引线框架。铜夹通体没有多余结构，是厚度一致的片状结构。作为键合部分变化连续，外表光滑。
现有的功率半导体分立器件采用的铜夹键合封装仍面临以下两个主要挑战。首先，功率器件工作条件下承受很高的温度梯度变化。温度梯度下，铜夹的铜材料和芯片的硅材料的热膨胀系数不匹配会导致高的热机械应力。铜夹和芯片的键合部分承担着器件电连接的重要任务，该区域的应力集中严重时甚至会导致器件失效，严重影响器件的工作可靠性。其次，在制作、装配、使用的加热和冷却过程中，封装器件中不同层的材料之间会产生高的界面应力。铜夹和塑封层之间的问题尤为明显，如果铜夹和塑封层之间界面应力足够高，会危及粘接界面的完整性。高界面应力引起的分层扩展会降低甚至完全损坏系统的性能。
发明内容
本发明的目的在于克服上述现有技术中的不足，旨在提供一种利于芯片和铜夹散热，可减少铜夹和芯片间热机械应力的铜夹键合封装结构。
为达到上述目的，本发明的技术方案是这样实现的：
一种带有铜质台阶和开孔设计的铜夹键合封装结构，包括芯片层，所述芯片层的下端，通过焊层与分割成两部分的引线框架层相贴合，所述芯片层的上端通过焊层与设置为T型台阶结构铜夹层的下端相贴合，所述T型台阶结构铜夹层上端的一侧，连接有倾斜式铜夹段，所述倾斜式铜夹段等间距设置有通孔，所述倾斜式铜夹段的另一端，连接有通过焊层与被分割的另一部分引线框架层相贴合的水平设置的铜夹层。
进一步的，所述T型台阶结构铜夹层底部的面积小于芯片层上表面的面积。
进一步的，所述通孔至少为3个。
进一步的，所述通孔的截面呈圆角矩形。
进一步的，所述引线框架层、芯片层和铜夹均被塑封层覆盖。
相对于现有技术，本发明具有以下有益效果：
本发明重新设计了铜夹键合部分。铜夹与芯片层的连接区域为T型台阶结构铜夹层，T型台阶结构铜夹层可降低铜夹和芯片层连接的面积，同时保留较大的散热面积。铜夹和芯片层之间更小的连接区域，减少了键合部分的热机械应力，避免应力在芯片边缘的过度集中，让受力点从芯片边缘移到了芯片内侧和台阶相连的地方，避免芯片边缘承受过大的热机械应力。在两部分引线框架层之间的倾斜式铜夹段开设有三个通孔。当器件塑封时，铜夹上的塑封料通过通孔流动，进而填满塑封料。硬化的塑封料和通孔形成互相咬合的结构，增强的互锁效应增加了结合强度避免分层。
附图说明
图1为本发明的结构示意图；
图2为本发明中铜夹的俯视结构示意图；
图3为本发明中铜夹的仰视结构示意图。
附图标记说明：
1-塑封层，2铜夹，3通孔，4芯片层，5焊层，6引线框架层，21-T型台阶结构铜夹层，22-倾斜式铜夹段。
具体实施方式
下面将参考附图并结合实施例来详细说明本发明。
如图1至图3所示，一种带有铜质台阶和开孔设计的铜夹键合封装结构，包括芯片层4，所述芯片层4的下端，通过焊层5与分割成两部分的引线框架层6相贴合，所述芯片层4的上端通过焊层5与设置为T型台阶结构铜夹层21的下端相贴合，所述T型台阶结构铜夹层21上端的一侧，连接有倾斜式铜夹段22，所述倾斜式铜夹段22等间距设置有通孔3，所述倾斜式铜夹段22的另一端，连接有通过焊层5与被分割的另一部分引线框架层6相贴合的水平设置的铜夹层；所述T型台阶结构铜夹层21底部的面积小于芯片层4上表面的面积；所述通孔3至少为3个，所述通孔3的截面呈圆角矩形；所述引线框架层6、芯片层4和铜夹2均被塑封层覆盖。
本发明属于功率分立器件封装结构，从下到上分布着引线框架层6、芯片层4、铜夹2和塑封层1，其中引线框架层6分成左右两个部分，所述芯片层4通过焊层5固定在右边的引线框架6上，芯片层4上层通过焊层5和铜夹2连接，铜夹2作为键合结构通过焊层5将芯片层4信号引出到左边的引线框架层6上，塑封层1覆盖器件形成保护。铜夹2为一体式结构，铜夹2在与芯片层4键合的一侧为T型台阶结构铜夹层21，T型台阶结构铜夹层21的底面面积小于芯片层4的表面积，能让受力点从芯片层4边缘移到芯片层4内侧和T型台阶结构铜夹层21相连的地方，避免芯片边缘承受过大的热机械应力。铜夹2的倾斜式铜夹段22上开设有三个通孔3，通孔3可让塑封料通过通孔3流动，利于填满的塑封料硬化后，与通孔形成互相咬合的结构。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种带有铜质台阶和开孔设计的铜夹键合封装结构，包括芯片层，其特征在于：所述芯片层的下端，通过焊层与分割成两部分的引线框架层相贴合，所述芯片层的上端通过焊层与设置为T型台阶结构铜夹层的下端相贴合，所述T型台阶结构铜夹层上端的一侧，连接有倾斜式铜夹段，所述倾斜式铜夹段等间距设置有通孔，所述倾斜式铜夹段的另一端，连接有通过焊层与被分割的另一部分引线框架层相贴合的水平设置的铜夹层。
2.根据权利要求1所述的一种带有铜质台阶和开孔设计的铜夹键合封装结构，其特征在于：所述T型台阶结构铜夹层底部的面积小于芯片层上表面的面积。
3.根据权利要求1所述的一种带有铜质台阶和开孔设计的铜夹键合封装结构，其特征在于：所述通孔至少为3个。
4.根据权利要求3所述的一种带有铜质台阶和开孔设计的铜夹键合封装结构，其特征在于：所述通孔的截面呈圆角矩形。
5.根据权利要求1所述的一种带有铜质台阶和开孔设计的铜夹键合封装结构，其特征在于：所述引线框架层、芯片层和铜夹均被塑封层覆盖。
CN201910757555.3A 2019-08-16 2019-08-16 一种带有铜质台阶和开孔设计的铜夹键合封装结构 Pending CN110534495A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910757555.3A CN110534495A (zh) 2019-08-16 2019-08-16 一种带有铜质台阶和开孔设计的铜夹键合封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910757555.3A CN110534495A (zh) 2019-08-16 2019-08-16 一种带有铜质台阶和开孔设计的铜夹键合封装结构

Publications (1)

Publication Number Publication Date
CN110534495A true CN110534495A (zh) 2019-12-03

Family

ID=68663460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910757555.3A Pending CN110534495A (zh) 2019-08-16 2019-08-16 一种带有铜质台阶和开孔设计的铜夹键合封装结构

Country Status (1)

Country Link
CN (1) CN110534495A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725084A (zh) * 2020-06-16 2020-09-29 杰群电子科技（东莞）有限公司 一种半导体器件的封装方法及半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673729A (zh) * 2008-09-10 2010-03-17 株式会社瑞萨科技 半导体器件
CN103503132A (zh) * 2011-06-09 2014-01-08 三菱电机株式会社 半导体装置
US20180308790A1 (en) * 2017-04-25 2018-10-25 Toyota Jidosha Kabushiki Kaisha Semiconductor module
CN208622715U (zh) * 2018-08-10 2019-03-19 天水华天科技股份有限公司 一种矩阵式多排sot33-4l引线框架及其芯片封装件
CN110021578A (zh) * 2017-12-20 2019-07-16 安世有限公司 半导体封装件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673729A (zh) * 2008-09-10 2010-03-17 株式会社瑞萨科技 半导体器件
CN103503132A (zh) * 2011-06-09 2014-01-08 三菱电机株式会社 半导体装置
US20180308790A1 (en) * 2017-04-25 2018-10-25 Toyota Jidosha Kabushiki Kaisha Semiconductor module
CN110021578A (zh) * 2017-12-20 2019-07-16 安世有限公司 半导体封装件及其制造方法
CN208622715U (zh) * 2018-08-10 2019-03-19 天水华天科技股份有限公司 一种矩阵式多排sot33-4l引线框架及其芯片封装件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725084A (zh) * 2020-06-16 2020-09-29 杰群电子科技（东莞）有限公司 一种半导体器件的封装方法及半导体器件
CN111725084B (zh) * 2020-06-16 2022-08-05 杰群电子科技（东莞）有限公司 一种半导体器件的封装方法及半导体器件

Similar Documents

Publication Publication Date Title
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
JP6824913B2 (ja) 電力用半導体装置及びその製造方法
US20060267187A1 (en) Power module package structure
JP6576108B2 (ja) 電力用半導体装置
CN108321134A (zh) 高功率密度塑封式ipm模块的封装结构及加工工艺
CN107403773A (zh) 功率模块及其制造方法、逆变器和车辆驱动系统
JP6726821B2 (ja) 半導体装置の製造方法
CN110767843B (zh) 显示面板及制备方法、显示装置
CN100470785C (zh) 改善半导体塑料封装体内元器件分层的有效封装方法
CN110534495A (zh) 一种带有铜质台阶和开孔设计的铜夹键合封装结构
JP2016035945A (ja) パワーモジュールおよび熱拡散板
US12021043B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2012164697A (ja) 電力用パワーモジュール及び電力用半導体装置
JP6667401B2 (ja) 電力用半導体装置の製造方法
CN100464416C (zh) 防止半导体塑料封装体内元器件分层的封装方法
CN2894199Y (zh) 一种印制电路板
CN101819955B (zh) 具有增强散热性的半导体封装结构
CN104810462A (zh) 一种中大功率led驱动芯片的esop8引线框架
CN110571198A (zh) 一种带有铜质台阶和梳状通道设计的铜夹键合结构
JP7154422B2 (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP5840933B2 (ja) 半導体装置
US6114013A (en) Sealing label for sealing semiconductor element
CN210014528U (zh) 空调器和集成式控制器
JP6347323B2 (ja) 半導体装置
CN209344068U (zh) 引线框架

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191203

RJ01 Rejection of invention patent application after publication