CN111725084A - 一种半导体器件的封装方法及半导体器件 - Google Patents

一种半导体器件的封装方法及半导体器件 Download PDF

Info

Publication number
CN111725084A
CN111725084A CN202010550632.0A CN202010550632A CN111725084A CN 111725084 A CN111725084 A CN 111725084A CN 202010550632 A CN202010550632 A CN 202010550632A CN 111725084 A CN111725084 A CN 111725084A
Authority
CN
China
Prior art keywords
chip
copper
semiconductor device
lead
contact part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010550632.0A
Other languages
English (en)
Other versions
CN111725084B (zh
Inventor
王琇如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN202010550632.0A priority Critical patent/CN111725084B/zh
Publication of CN111725084A publication Critical patent/CN111725084A/zh
Application granted granted Critical
Publication of CN111725084B publication Critical patent/CN111725084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H01L2224/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L2224/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L2224/81 - H01L2224/86

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请实施例公开了一种半导体器件的封装方法及半导体器件。本申请实施例提供的技术方案，通过采用楔形工具将所述铜夹分别与所述芯片以及所述引线管脚进行压合以使得铜夹产生塑性变形，最终使得铜夹与芯片以及引线管脚之间扩散结合形成铜‑铜结合，通过上述压合的方式来替代原有的通过焊接材料来将铜夹与芯片、引线管脚结合的方式。由于在进行铜夹与芯片及引线框架结合时无需进行焊锡以及清除焊锡操作，进而提高了半导体器件的实际产能，以及提升封装工艺的稳定性；并且由于铜夹与引线框架的表面铜层直接结合可以实现双面散热的效果，进一步提高了半导体器件的散热能力。

Description

一种半导体器件的封装方法及半导体器件
技术领域
本申请实施例涉及半导体技术领域，尤其涉及一种半导体器件的封装方法及半导体器件。
背景技术
目前，现有的将铜夹与芯片进行结合主要是通过焊接的方式进行，在实现生产过程中存在以下问题：一是在铜夹焊接中，由于焊接材料和铜夹的特性(面积大)，由于空气无法有效逸出，会有大量气孔出现在铜夹与芯片之间的焊接层里，气孔的面积也随着铜夹和芯片的焊接面积增大而增大，焊接层气孔会导致产品的导热性能降低，电信号也会受影响，产品的质量和可靠性下降，对于高导热、高导电要求的铜夹封装芯片产品，影响会更大，亟待解决气孔问题；二是在进行回流焊接过程中，焊接材料会熔化成为液态状，无法给放置在其上部的铜夹提供稳定的支撑，铜夹受重力作用会出现整体位置倾斜，高低不平，在回流冷却时出现铜夹焊接倾斜，铜夹与芯片之间焊接材料厚度不均匀，这又会导致铜夹电输出、热传导不均匀，影响产品的性能，满足不了产品的高性能要求。因此，提供一种热传导均匀且铜夹与芯片之间无气泡的半导体封装结构成为本领域技术人员亟待解决的技术问题。
发明内容
本申请实施例提供一种半导体器件的封装方法及半导体器件，其通过采用楔形工具对铜夹与芯片以及铜夹与引线管脚进行键合的方式来提高整个封装工艺的实际产能，能够进一步提高制造工艺的稳定性。
在第一方面，本申请实施例提供了一种半导体器件的封装方法，包括：
提供引线框架，所述引线框架包括芯片座、芯片管脚和引线管脚，所述芯片管脚和所述芯片座连接，所述引线管脚与所述芯片座断开；
在所述芯片座上焊接芯片；
放置铜夹于所述芯片以及所述引线管脚处以使得所述芯片与所述引线管脚通过所述铜夹电连接；
所述铜夹的安装过程为：通过楔形工具压合在所述芯片以及所述引线管脚上，在压合过程中所述铜夹发生塑性变形。进一步的，在所述芯片座上焊接芯片之后，还包括：
对所述芯片座处的导电结合材料进行清除处理。
进一步的，所述在所述芯片座之上焊接芯片包括：
在所述芯片座之上制备导电结合材料；
采用回流焊技术在所述导电结合材料上焊接芯片。
进一步的，所述导电结合材料包括锡。
进一步的，在所述铜夹的安装过程为：通过楔形工具压合在所述芯片以及所述引线管脚上，在压合过程中所述铜夹发生塑性变形之后，还包括：
对键合后的芯片以及引线管脚进行塑封操作。
进一步的，所述铜夹包括第一接触部、第二接触部和连接部，所述第一接触部通过所述连接部与所述第二接触部相连；所述铜夹的安装过程为：通过楔形工具压合在所述芯片以及所述引线管脚上，在压合过程中所述铜夹发生塑性变形，包括：
通过楔形工具的按压头压合所述第一接触部与所述芯片，在压合过程中在所述第一接触部上表面形成多个第一凹槽；
通过楔形工具的按压头压合所述第二接触部与所述引线管脚，在压合过程中在所述第二接触部的上表面形成多个第二凹槽。
进一步的，所述楔形工具的按压头包括菱形按压头。
进一步的，多个所述第一凹槽之间等间隔设置，多个所述第二凹槽之间等间隔设置。
在第二方面，本申请实施例提供了一种半导体器件，包括：
引线框架，所述引线框架包括芯片座、芯片管脚和引线管脚，所述芯片管脚和所述芯片座连接，所述引线管脚与所述芯片座断开；
导电结合材料，所述导电结合材料位于所述芯片座之上；
芯片，所述芯片通过所述导电结合材料与所述芯片座连接；
铜夹，所述铜夹包括第一接触部、第二接触部和连接部，所述第一接触部通过所述连接部与所述第二接触部相连，通过楔形工具对所述第一接触部与所述芯片进行压合且在所述第一接触部上表面形成第一凹槽，通过楔形工具对所述第二接触部与所述引线管脚进行压合且在第二接触部上表面形成第二凹槽。
进一步的，所述第一凹槽的数量为多个，所述第二凹槽的数量为多个，多个所述第一凹槽之间等间隔设置，多个所述第二凹槽之间等间隔设置。
本申请实施例通过采用楔形工具将所述铜夹分别与所述芯片以及所述引线管脚进行压合以使得铜夹产生塑性变形，最终使得铜夹与芯片以及引线管脚之间扩散结合形成铜-铜结合，通过上述压合的方式来替代原有的通过焊接材料来将铜夹与芯片、引线管脚结合的方式。由于在进行铜夹与芯片及引线框架结合时无需进行焊锡以及清除焊锡操作，进而提高了半导体器件的实际产能，以及提升封装工艺的稳定性；并且由于铜夹与引线框架的表面铜层直接结合可以实现双面散热的效果，进一步提高了半导体器件的散热能力。
附图说明
图1是本申请实施例一提供的一种半导体器件的封装方法的流程图；
图2是本申请实施例一提供的在芯片座上焊接芯片的流程示意图；
图3是本申请实施例一提供的铜夹与芯片及引线框架键合的流程示意图；
图4是本申请实施例二提供的一种半导体器件的结构示意图；
图5是本申请实施例二提供的铜夹的俯视图。
附图说明：1、引线框架；2、芯片；3、铜夹；31、第一接触部；311、第一凹槽；32、第二接触部；321、第二凹槽；33、连接部；4、导电结合材料；5、按压块。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面结合附图对本申请具体实施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
目前，现有的将铜夹与芯片进行结合主要是通过焊接的方式进行，在实现生产过程中存在以下问题：一是在铜夹焊接中，由于焊接材料和铜夹的特性(面积大)，由于空气无法有效逸出，会有大量气孔出现在铜夹与芯片之间的焊接层里，气孔的面积也随着铜夹和芯片的焊接面积增大而增大，焊接层气孔会导致产品的导热性能降低，电信号也会受影响，产品的质量和可靠性下降。基于此，本申请提供了一种半导体器件的封装方法，通过采用楔形工具将所述铜夹分别与所述芯片以及所述引线管脚进行键合来替代原有的通过焊接材料来将铜夹与芯片、引线管脚结合的方式；由于在进行铜夹与芯片及引线框架结合时无需焊锡以及清除焊锡操作，提高了半导体器件的实际产能，其能够提升封装工艺的稳定性；并且由于铜夹与引线框架的表面铜层直接结合可以实现双面散热的效果，进一步提高了半导体器件的散热能力。
实施例一
图1是本申请实施例一提供的一种半导体器件的封装方法的流程图，如图1所示，本实施例提供了一种半导体器件的封装方法，包括：
S101：提供引线框架，所述引线框架包括芯片座、芯片管脚和引线管脚，所述芯片管脚和所述芯片座连接，所述引线管脚与所述芯片座断开。
在本步骤主要是提供基础的引线框架，基于上述引线框架芯片即可安装于其上。
S102：在所述芯片座上焊接芯片。
进一步的，如图2所示，图2是本申请实施例一提供的在芯片座上焊接芯片的流程示意图，步骤S102具体包括：
S102a：在所述芯片座之上制备导电结合材料；
S102b：采用回流焊技术在所述导电结合材料上焊接芯片。
在本实施例中，导电结合材料包括锡，具体的在进行实施时，导电结合材料可以是锡线、锡球等形式，通过熔断锡线使得形成液态锡进而将芯片与引线框架处的芯片座相接。除了采用锡，还可以使用导电胶等来进行芯片与芯片座的连接。
进一步的，在步骤S102之后，还包括步骤S1021：
对所述芯片座处的导电结合材料进行清除处理。
本步骤中，经过清洗之后可以去掉粘附在半导体器件表面多余的结合材料，可以防止焊线不牢及填充注塑后的脱层现象。
S103：放置铜夹于所述芯片以及所述引线管脚处以使得所述芯片与所述引线管脚通过所述铜夹电连接。
引线框架放置于相应的固定台，通过固定台将引线框架的相对位置固定，使得在后续进行键合时，不容易出现摇摆不定，从而对器件造成损伤的情况。
S104：所述铜夹的安装过程为：通过楔形工具压合在所述芯片以及所述引线管脚上，在压合过程中所述铜夹发生塑性变形。
本步骤主要是通过楔形工具对铜夹与芯片以及铜夹与引线管脚进行压合，由于在压合过程中铜夹发生塑性变形使得两者之间达到结合的目的。
进一步的，如图3所示，图3是本申请实施例一提供的铜夹与芯片及引线框架键合的流程示意图，所述铜夹包括第一接触部、第二接触部和连接部，所述第一接触部通过所述连接部与所述第二接触部相连；所述铜夹的安装过程为：通过楔形工具压合在所述芯片以及所述引线管脚上，在压合过程中所述铜夹发生塑性变形，包括：
S104a：通过楔形工具的按压头压合所述第一接触部与所述芯片，在压合过程中在所述第一接触部上表面形成多个第一凹槽；
S104b：通过楔形工具的按压头压合所述第二接触部与所述引线管脚，在压合过程中在所述第二接触部的上表面形成多个第二凹槽。
在进行压合的过程中，按压头对铜夹上表面进行加压处理，从而使得铜夹下表面向下凸起进而与芯片或者引线框架进行挤压结合，因为引线框架设置于固定台面上，所以引线框架并不会由于挤压而产生相应的形变，故而可以实现铜夹与引线框架的结合。通过压力作用在铜夹上表面形成相应的凹槽，下表面与芯片表面或者引线框架表面产生相互扩散进而形成可靠的结合。
具体的，在本实施例中楔形工具主要是一种按压设备，通过楔形工具给铜夹与芯片以及引线管脚处施加压力进而使得两者进行扩散结合。在进行加压时为了使得两者更有效的进行结合，可以通过提高温度来进行，进行温度提高时，可以直接通过在引线框架底部进行加热或者对整体环境温度进行提高。在本实施例中，其中的扩散结合是指相互接触的材料表面以高应力贴合，在高温的作用下相互靠近，并且由于楔形工具对铜夹的压力作用使得铜夹的局部发生塑性变形，进而使得铜原子与铜原子间产生相互扩散，在界面处形成了新的扩散层，进而产生可靠结合。在键合过程中通过压力使得接触面的氧化层被破坏，进而使得两者之间铜原子接触，通过施加一定的压力使得接触面的铜原子与铜原子之间达到一定的引力范围，通过相互之间的吸引力达到键合的目的。
在本实施例中采用的铜与铜之间进行扩散键合的方式进行连接，也即是使得两者之间并不存在锡或者其他的材料，这样使得两者之间的传热效率大大提高；因为在进行结合的过程中，不会再两者之间形成气泡。并且由于铜的导热性要好于锡的导热性以及其他导电胶的导热性，故而当两者铜进行结合时，由于中间没有导热性相对较差的锡，使得两者至今热传递效率大大提高；从而达到铜表面双面冷却的效果。
具体的，楔形工具的按压头包括菱形按压头。多个所述第一凹槽之间等间隔设置，多个所述第二凹槽之间等间隔设置。
在铜夹的表面形成的凹槽是多个，如果仅仅在表面形成一个凹槽，那么可能会由于在某次按压过程中产生结合不牢靠的情况，通过按压头形成多个凹槽，且每个凹槽之间设置一定的间距，当进行完按压之后铜夹与芯片以及引线框架之间形成的结合就相对的牢靠。也会使得整个产品的制造工艺过程相对的稳定，提高制造的稳定性。除了上述的等间隔设置之外，还可以进行非等间隔设置或者按压头采用其他的形状。只要能够实现铜夹与芯片以及引线框架之间的稳定键合即可。
S105：对键合后的芯片以及引线管脚进行塑封操作。
采用环氧树脂对芯片进行塑封操作。从而实现对键合后的芯片封装的操作。
本申请实施例通过采用楔形工具将所述铜夹分别与所述芯片以及所述引线管脚进行压合以使得铜夹产生塑性变形，最终使得铜夹与芯片以及引线管脚之间扩散结合形成铜-铜结合，通过上述压合的方式来替代原有的通过焊接材料来将铜夹与芯片、引线管脚结合的方式。由于在进行铜夹与芯片及引线框架结合时无需进行焊锡以及清除焊锡操作，进而提高了半导体器件的实际产能，以及提升封装工艺的稳定性；并且由于铜夹与引线框架的表面铜层直接结合可以实现双面散热的效果，进一步提高了半导体器件的散热能力。
实施例二
如图4和5所示，图4是本申请实施例二提供的一种半导体器件的结构示意图，图5是本申请实施例二提供的铜夹的俯视图，本实施例提供了一种半导体器件，包括：
引线框架1，所述引线框架1包括芯片2座、芯片2管脚和引线管脚，所述芯片2管脚和所述芯片2座连接，所述引线管脚与所述芯片2座断开；
导电结合材料4，所述导电结合材料4位于所述芯片2座之上；
芯片2，所述芯片2通过所述导电结合材料4与所述芯片2座连接；
铜夹3，所述铜夹3包括第一接触部31、第二接触部32和连接部33，所述第一接触部31通过所述连接部33与所述第二接触部32相连，通过楔形工具5对所述第一接触部31与所述芯片2进行压合且在所述第一接触部31上表面形成第一凹槽311，通过楔形工具5对所述第二接触部32与所述引线管脚进行压合且在第二接触部32上表面形成第二凹槽321。
在本实施例中楔形工具5仅仅为示例性图样，而并非是楔形工具5的实际结构，其仅表示楔形工具5的按压头的结构图示。本实施例中第一接触部31主要与芯片2的上进行接触并结合，第二接触部32主要与引线框架1接触并结合。由于按压形成有凹槽，使得两者铜与铜之间扩散结合紧密。
进一步的，在铜夹3的表面形成的凹槽是多个，如果仅仅在表面形成一个凹槽，那么可能会由于在某次按压过程中产生结合不牢靠的情况，通过按压头形成多个凹槽，且每个凹槽之间设置一定的间距，当进行完按压之后铜夹3与芯片2以及引线框架1之间形成的结合就相对的牢靠。也会使得整个产品的制造工艺过程相对的稳定，提高制造的稳定性。除了上述的等间隔设置之外，还可以进行非等间隔设置或者按压头采用其他的形状。只要能够实现铜夹3与芯片2以及引线框架1之间的稳定键合即可。
本实施例的半导体器件由于铜夹3与引线框架1的表面铜层直接结合，也即是使得两者之间并不存在锡或者其他的材料，这样使得两者之间的传热效率大大提高；因为锡的导热性相对于铜较差，因此通过按压结合的方式可以实现双面散热的效果，进一步提高了半导体器件的散热能力。
上述仅为本申请的较佳实施例及所运用的技术原理。本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由权利要求的范围决定。

Claims (10)

1.一种半导体器件的封装方法，其特征在于，包括：
提供引线框架，所述引线框架包括芯片座、芯片管脚和引线管脚，所述芯片管脚和所述芯片座连接，所述引线管脚与所述芯片座断开；
在所述芯片座上焊接芯片；
放置铜夹于所述芯片以及所述引线管脚处以使得所述芯片与所述引线管脚通过所述铜夹电连接；
所述铜夹的安装过程为：通过楔形工具压合在所述芯片以及所述引线管脚上，在压合过程中所述铜夹发生塑性变形。
2.根据权利要求1所述的半导体器件的封装方法，其特征在于，在所述芯片座上焊接芯片之后，还包括：
对所述芯片座处的导电结合材料进行清除处理。
3.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述在所述芯片座之上焊接芯片包括：
在所述芯片座之上制备导电结合材料；
采用回流焊技术在所述导电结合材料上焊接芯片。
4.根据权利要求3所述的半导体器件的封装方法，其特征在于，所述导电结合材料包括锡。
5.根据权利要求1所述的半导体器件的封装方法，其特征在于，所述铜夹的安装过程为：通过楔形工具压合在所述芯片以及所述引线管脚上，在压合过程中所述铜夹发生塑性变形之后，还包括：
对键合后的芯片以及引线管脚进行塑封操作。
6.根据权利要求1-5中任意一项所述的半导体器件的封装方法，其特征在于，所述铜夹包括第一接触部、第二接触部和连接部，所述第一接触部通过所述连接部与所述第二接触部相连；所述铜夹的安装过程为：通过楔形工具压合在所述芯片以及所述引线管脚上，在压合过程中所述铜夹发生塑性变形，包括：
通过楔形工具的按压头压合所述第一接触部与所述芯片，在压合过程中在所述第一接触部上表面形成多个第一凹槽；
通过楔形工具的按压头压合所述第二接触部与所述引线管脚，在压合过程中在所述第二接触部的上表面形成多个第二凹槽。
7.根据权利要求6所述的半导体器件的封装方法，其特征在于，所述楔形工具的按压头包括菱形按压头。
8.根据权利要求6所述的半导体器件的封装方法，其特征在于，多个所述第一凹槽之间等间隔设置，多个所述第二凹槽之间等间隔设置。
9.一种半导体器件，其特征在于，包括：
引线框架，所述引线框架包括芯片座、芯片管脚和引线管脚，所述芯片管脚和所述芯片座连接，所述引线管脚与所述芯片座断开；
导电结合材料，所述导电结合材料位于所述芯片座之上；
芯片，所述芯片通过所述导电结合材料与所述芯片座连接；
铜夹，所述铜夹包括第一接触部、第二接触部和连接部，所述第一接触部通过所述连接部与所述第二接触部相连，通过楔形工具对所述第一接触部与所述芯片进行压合且在所述第一接触部上表面形成第一凹槽，通过楔形工具对所述第二接触部与所述引线管脚进行压合且在第二接触部上表面形成第二凹槽。
10.如权利要求9所述的半导体器件，其特征在于，所述第一凹槽的数量为多个，所述第二凹槽的数量为多个，多个所述第一凹槽之间等间隔设置，多个所述第二凹槽之间等间隔设置。
CN202010550632.0A 2020-06-16 2020-06-16 一种半导体器件的封装方法及半导体器件 Active CN111725084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010550632.0A CN111725084B (zh) 2020-06-16 2020-06-16 一种半导体器件的封装方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010550632.0A CN111725084B (zh) 2020-06-16 2020-06-16 一种半导体器件的封装方法及半导体器件

Publications (2)

Publication Number Publication Date
CN111725084A true CN111725084A (zh) 2020-09-29
CN111725084B CN111725084B (zh) 2022-08-05

Family

ID=72567006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010550632.0A Active CN111725084B (zh) 2020-06-16 2020-06-16 一种半导体器件的封装方法及半导体器件

Country Status (1)

Country Link
CN (1) CN111725084B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762212A (zh) * 2014-01-24 2014-04-30 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
CN205564787U (zh) * 2016-05-09 2016-09-07 山东拜科通新材料科技有限公司 一种带有金属箔与复合导电带的电流引出装置
CN205984966U (zh) * 2016-07-12 2017-02-22 无锡新洁能股份有限公司 一种大电流功率半导体器件的封装结构
CN107649778A (zh) * 2017-09-26 2018-02-02 东莞市东翱智能科技有限公司 一种铜箔与铜端子、铝箔与铝端子的扩散接合方法
CN110534495A (zh) * 2019-08-16 2019-12-03 天津大学 一种带有铜质台阶和开孔设计的铜夹键合封装结构
CN111162052A (zh) * 2020-01-03 2020-05-15 长电科技（宿迁）有限公司 一种半导体封装结构及其键合压合方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762212A (zh) * 2014-01-24 2014-04-30 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
CN205564787U (zh) * 2016-05-09 2016-09-07 山东拜科通新材料科技有限公司 一种带有金属箔与复合导电带的电流引出装置
CN205984966U (zh) * 2016-07-12 2017-02-22 无锡新洁能股份有限公司 一种大电流功率半导体器件的封装结构
CN107649778A (zh) * 2017-09-26 2018-02-02 东莞市东翱智能科技有限公司 一种铜箔与铜端子、铝箔与铝端子的扩散接合方法
CN110534495A (zh) * 2019-08-16 2019-12-03 天津大学 一种带有铜质台阶和开孔设计的铜夹键合封装结构
CN111162052A (zh) * 2020-01-03 2020-05-15 长电科技（宿迁）有限公司 一种半导体封装结构及其键合压合方法

Also Published As

Publication number Publication date
CN111725084B (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
US8455986B2 (en) Mosfet package
CN111357099B (zh) 电子器件的封装方法和接合技术
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
US7211886B2 (en) Three-dimensional multichip stack electronic package structure
JPH10275827A (ja) フェイスダウンボンディング用リードフレーム
JP6448388B2 (ja) 電力用半導体装置
CN104143518A (zh) 制造半导体器件的方法以及半导体器件
CN103608917A (zh) 超薄功率晶体管和具有定制占位面积的同步降压变换器
TW200423337A (en) Chip package structure
TWI332694B (en) Chip package structure and process for fabricating the same
CN111725084B (zh) 一种半导体器件的封装方法及半导体器件
CN108336053B (zh) 封装器件和封装器件的制造方法
CN111725085B (zh) 一种半导体器件的封装方法及半导体器件
CN1172369C (zh) 具散热片的半导体封装件
CN110379720B (zh) 一种dcb衬板的制作方法及igbt模块
CN100362639C (zh) 堆栈芯片的半导体封装件及其制法
JPH0432254A (ja) 半導体パッケージ
CN101834162A (zh) 芯片封装结构及方法
CN210040173U (zh) 半导体封装结构
CN220774344U (zh) 一种车规级功率半导体模组结构及封装模组
TWI413226B (zh) 一種用於功率半導體裝置的混合合金引線框架及其製作方法
CN116093044B (zh) 多芯片集成方法及结构
CN113327917A (zh) 一种多芯片封装方法及封装结构
CN111916420B (zh) 半导体装置及其制造方法
CN112670209B (zh) 一种加热治具及引线上芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant