JP6576108B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP6576108B2
JP6576108B2 JP2015115402A JP2015115402A JP6576108B2 JP 6576108 B2 JP6576108 B2 JP 6576108B2 JP 2015115402 A JP2015115402 A JP 2015115402A JP 2015115402 A JP2015115402 A JP 2015115402A JP 6576108 B2 JP6576108 B2 JP 6576108B2
Authority
JP
Japan
Prior art keywords
power semiconductor
buffer plate
bonded
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015115402A
Other languages
English (en)
Other versions
JP2017005037A (ja
Inventor
祥久 内田
祥久 内田
菊池　正雄
正雄 菊池
進吾 須藤
進吾 須藤
翔平 小川
翔平 小川
辰則 柳本
辰則 柳本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015115402A priority Critical patent/JP6576108B2/ja
Publication of JP2017005037A publication Critical patent/JP2017005037A/ja
Application granted granted Critical
Publication of JP6576108B2 publication Critical patent/JP6576108B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Description

本発明は、電力用半導体装置における電力用半導体素子からの内部配線の形成に関するものである。
電力用半導体装置において、電力用半導体素子と、回路基板及び外部電極との接続には、一般的にＡｌを主材料とする金属ワイヤを、超音波圧着あるいは超音波併用熱圧着により接合するウェッジボンディング法が用いられている。しかしながら、電力用半導体装置の動作時に電力用半導体素子が発熱すると、電力用半導体素子と金属ワイヤの線膨張係数の差異に起因し発生する熱応力により、金属ワイヤが電力用半導体素子上に形成された電極パッドから剥離し、電力用半導体装置の寿命が、金属ワイヤ接合部の疲労寿命により決定されてしまうことが多い。
近年の地球温暖化に代表される環境問題に対して、省資源・省エネルギー化を目的として、電力用半導体装置のさまざまな製品への適用が進んでおり、電力用半導体装置に求められる性能が厳しくなっている状況の中、長寿命化に対応するためには、従来のＡｌを主材料とする金属ワイヤを用いた内部配線では限界を迎えつつある。このため、内部配線材料に、Ｃｕを主材料とする配線部材を用いる構造が検討されている。
特許文献１においては、半導体スイッチング素子上に半導体スイッチング素子と熱膨張率が近い材料で形成された緩衝板をはんだを介して接合し、さらに緩衝板上に配線部材をはんだで接合することで、熱応力を緩和することが提案されている。
また、特許文献２においては、電力用半導体素子上に２枚の緩衝板を接合材を介して接合し、緩衝板上にＣｕを主材料とする金属ワイヤを接合する構成において、緩衝板の線膨張係数を、「電力用半導体素子＜第１の緩衝板（素子側）＜第２の緩衝板（ワイヤ側）＜金属ワイヤ」となるよう調整することで、金属ワイヤ接合部に生じる熱応力を低減している。
特許文献３においては、線膨張係数がＡｌよりも電力用半導体素子の基材（例えば、Ｓｉ、ＳｉＣなど）に近い値であるＣｕを主材料とした金属ワイヤを用いることで、温度変化により生じる熱応力を低減する構造が提案されている。Ｃｕは、金属ワイヤの材料として一般的にも用いられているＡｌよりも硬いため、電極パッド材料を硬くすることで、ウェッジボンディング時の荷重・超音波出力を緩衝し、電力用半導体素子へのダメージを抑制している。
特開平１１−１６３０４５号公報 特開２０１２−２８６７４号公報 特開２０１３−４７７９号公報
特許文献１の電力用半導体装置では、半導体スイッチング素子の発熱がはんだと緩衝板を介して配線材と緩衝板の接合部に伝熱するため、熱膨張係数の差が大きい配線部材と緩衝板の接合部の応力が大きく、接合部の信頼性が低下する恐れがある。特許文献２のものでは、電力用半導体素子上に緩衝板を２枚接合するため、製造コストが増大する問題がある。
また、特許文献３の電力用半導体装置では、内部配線に用いられる直径が３００〜５００μｍの太い金属ワイヤを用いる場合、ウェッジボンディング時に印加される荷重・超音波出力が大きいため、電力用半導体素子へのダメージを抑制するためには、電極パッドを大幅に厚くする必要があり、電極パッドの形成に要する時間が長くなり素子の生産性が悪い。また、電力用半導体素子に厚い電極パッドを形成すると、電力用半導体素子が反りやすくなる問題がある。
本発明は、上記のような問題点を解決するためになされたものであり、電力用半導体素子に主電流を流すための太い金属ワイヤなどの配線部材の接合部の接合品質を確保でき、信頼性が高い電力用半導体装置を提供することを目的としている。
本発明は、絶縁基板に形成された回路パターンに接合された電力用半導体素子と、この電力用半導体素子の前記回路パターンに接合された面とは反対側の面に形成された電極パッドに電気的に接続される配線部材を備えた電力用半導体装置において、配線部材は電極パッドと緩衝板を介して接合されており、緩衝板が電極パッドと緩衝板接合層を介して接合され、この緩衝板接合層を、接合材料であるはんだに、空隙を含む層とした。
また、緩衝板接合層を、接合材料であるはんだに、はんだよりも熱伝導率が低い金属ボールまたは金属フィラーを含む層とした。
また、緩衝板接合層を、接合材料であるはんだに、樹脂を含む層とした。
この発明の電力用半導体装置よれば、電力用半導体素子の電極パッドから緩衝板を介して配線部材に接続するとともに、電極パッドと緩衝板を接合する緩衝板接合層の熱伝導率を緩衝板接合材の熱伝導率より低くなるようにしたので、電力用半導体素子の熱が配線部材の接合部に伝わり難く、この部分の昇温を小さくでき、配線部材の接合部の接合品質を確保でき、信頼性の高い電力用半導体装置を得ることができる。
本発明の実施の形態１による電力用半導体装置の主要部の構成を示す部分上面図である。 本発明の実施の形態１による電力用半導体装置の構成を示す図１のＡ−Ａ位置での断面図である。 本発明の実施の形態１による電力用半導体装置の主要部の構成を拡大して示す部分拡大断面模式図である。 本発明の実施の形態２による電力用半導体装置の構成を示す断面図である。 本発明の実施の形態２による電力用半導体装置の緩衝板を搭載する前の電力用半導体素子の上面図である。 本発明の実施の形態３による電力用半導体装置の主要部の構成を示す部分上面図である。 本発明の実施の形態３による電力用半導体装置の構成を示す図６のＢ−Ｂ位置での断面図である。
実施の形態１．
図１は本発明の実施の形態１による電力用半導体装置の主要部の構成を示す部分上面図であり、図２は図１のＡ−Ａにおける断面図である。セラミックからなる絶縁基板１の表面に形成されている第１の回路パターン２ａに、接合後の厚みが５０μｍの焼結性のＡｇ粒子を含む素子接合材３を介して、厚み１５０μｍのＳｉＣ基材の電力用半導体素子４が固定されている。電力用半導体素子４上に形成された電極パッド５の表面側には接合後の厚みが１００μｍの鉛フリーはんだを基材とした緩衝板接合層７を介して緩衝板８が固定されており、緩衝板８と絶縁基板１の表面に形成されている第２の回路パターン２ｂとが、配線部材６としてのＣｕを主材料とする直径が５００μｍの複数本の金属ワイヤによって電気的に接続されている。以後、配線部材６として金属ワイヤを用いた例で説明するが、配線部材６は、所定の電流を流すことができる部材であればワイヤ形状でなくても板状など、形状は限定しない。第１の回路パターン２ａ、第２の回路パターン２ｂ、電力用半導体素子４、緩衝板８、配線部材６（以後金属ワイヤ６として説明する）を含む配線を保護するために封止材が封入されているが、図１、図２では封止材を取り去った状態で図示している。絶縁基板１の裏面に形成されている裏面回路パターン２２は、例えば図示しないヒートシンクなどに絶縁基板１を接合するために設けられている。
ここで、緩衝板接合層７は接合材料として鉛フリーはんだを基材としているが、内部に空隙７１が含まれている。空隙７１を含ませたのは、緩衝板接合層７全体の熱伝導率を低下させ、電力用半導体素子４の熱を緩衝板８に伝わり難くするためである。空隙は、例えば後述のように、はんだである緩衝板接合層の内部に積極的に亀裂を生じさせて形成することができる。また、緩衝板接合層７に複数個のボール状のはんだを用いて電力用半導体素子と緩衝板を全面接合しない方法でも空隙を形成することができる。さらに、空隙を含ませるのではなく、接合材料であるはんだにはんだよりも熱伝導率が小さい樹脂ボールを含ませてもよい。このように、本発明は、緩衝板接合層７を、基材である接合材料に、空隙を含む、または接合材料よりも小さい熱伝導率の材料を含む層とすることを特徴とする。
一方、電力用半導体素子４と第１の回路パターン２ａとを接合する素子接合材３は、焼結性のＡｇ粒子を含む材料であり、第１の回路パターン２ａ上に素子接合材３と電力用半導体素子４を搭載した後、加熱した状態で電力用半導体素子４を第１の回路パターン２ａに押しつける方向に加圧することで焼結が進行し、第１の回路パターン２ａと電力用半導体素子４を接合している。素子接合材３としてはんだを用いた場合、電力用半導体装置の動作時に生じる温度変化により、はんだの熱膨張・収縮が、はんだより線膨張係数の小さいセラミックからなる絶縁基板と電力用半導体素子に拘束され、はんだ内部に亀裂が生じることがある。このはんだ内部の亀裂は、熱抵抗を増大させ電力用半導体素子の発熱を裏面側に放熱する性能を悪化させるため、電力用半導体素子に過電流が流れた際に電力用半導体素子が破壊するまでの時間、いわいる短絡耐量の低下や、金属ワイヤ接合部の温度上昇により、金属ワイヤ接合部寿命の低下の問題が生じる。はんだと比較して上述の素子接合材３内部の亀裂が生じにくいＡｇ焼結材を素子接合材３に用いることで、放熱性能悪化に伴う問題を解決できる。
電力用半導体素子４上に形成された電極パッド５は、スパッタ法により成膜された厚み５μｍのＡｌを主材料とする膜と、その表面側に無電解めっき法により成膜された厚み１０μｍのＮｉを主材料とする膜と、その表面側にフラッシュめっき法により成膜された厚み０．０５μｍのＡｕを主材料とする膜の３層構造を有しており、緩衝板接合層７のはんだと良好な接合を得ることが出来る。
緩衝板８は、配線部材である金属ワイヤ６が接合される面となる表面層８１がＣｕ、中間層８２がＦｅ−Ｎｉ合金、緩衝板接合層７を介して電力用半導体素子４が接合される面となる裏面層８３がＣｕ、すなわちＣｕ／Ｆｅ−Ｎｉ合金／Ｃｕの３層構造となっている。緩衝板８の総厚０．２ｍｍの板で、層厚比は表面層８１：中間層８２：裏面層８３＝１：３：１であり、３層構造全体としての緩衝板８の面方向の線膨張係数は約７ｐｐｍ／Ｋである。電力用半導体素子４の線膨張係数は約４ｐｐｍ／Ｋ、Ｃｕを主材料とする金属ワイヤ６の線膨張係数は約１６ｐｐｍ／Ｋであり、緩衝板８の面方向の線膨張係数が、電力用半導体素子４の線膨張係数と金属ワイヤ６の線膨張係数の間で、電力用半導体素子４の線膨張係数に近い値となるよう調整されている。
一般的に、動作時に電力用半導体素子４および金属ワイヤ６の発熱により、金属ワイヤ接合部に繰り返し温度変化が発生し、金属ワイヤ６と電力用半導体素子４との間の線膨張係数の差異に起因して生じる熱応力により接合部界面近傍に亀裂が入り、接合面積が小さくなって抵抗値が上昇することで、電力用半導体装置の特性劣化が生じる。さらに、繰り返し温度変化が加わることで、亀裂が進展し、最終的に接合部が完全に剥離してしまうと、電力用半導体装置が機能しなくなる。
本実施の形態の電力用半導体装置においては、緩衝板８の中間層８２のＦｅ−Ｎｉ合金層は、Ｃｕよりも熱伝導率が小さく、熱遮断効果があるため、動作時に発熱する電力用半導体素子４の熱が金属ワイヤ６の接合部に伝わりにくくなるため、金属ワイヤ６の接合部の温度変化が緩やかになるとともに、最高温度が低くなるため、接合部に生じる熱応力が小さくなり、金属ワイヤ６の接合部寿命を向上させることができる。
また、中間層８２にＦｅ−Ｎｉ合金を挿入することで、緩衝板８の面方向の線膨張係数が電力用半導体素子４とＣｕを主材料とする金属ワイヤ６の間で、電力用半導体素子４に近い値となるよう調整されている。そのため、電極パッドに金属ワイヤを直接接合する構成の電力用半導体装置の場合よりも、金属ワイヤの接合部に生じる熱応力を低減できる。
さらに、緩衝板８の面方向の線膨張係数を電力用半導体素子４に近い値とすることで、電力用半導体装置の動作時に生じる温度変化により、はんだである緩衝板接合層７の熱膨張・収縮が、はんだより線膨張係数の小さい緩衝板８と電力用半導体素子４に拘束され、緩衝板接合層７の内部に亀裂が生じやすくなる。図３は、電力用半導体装置の動作時に生じる温度変化により、緩衝板接合層７の内部に亀裂が発生したときの、緩衝板接合層７の断面模式図である。緩衝板接合層７の基材の接合材料である緩衝板接合材７０としてのはんだの膨張・収縮が、はんだより線膨張係数の小さい電力用半導体素子４の電極パッド５と緩衝板８に拘束され、緩衝板接合層７の内部に亀裂が生じ、空隙７１ができる。この空隙７１の緩衝板８への投影面積は、緩衝板８の面積の例えば３０％程度である。緩衝板接合層７に形成された空隙７１により、緩衝板接合層７の熱抵抗が、空隙が無い場合に比較して増大するため、電力用半導体装置の動作時に発熱する電力用半導体素子４の熱が緩衝板８に伝わりにくくなる。
すなわち、緩衝板８の面方向の線膨張係数をチップに近い値になるよう調整し、電力用半導体素子４と緩衝板８を接合する緩衝板接合層７の接合材料である緩衝板接合材７０にはんだを用いることで、電力用半導体装置が動作するときの温度変化により、緩衝板接合層７の内部に空隙７１を積極的に発生させ、電力用半導体素子４と金属ワイヤ６間の熱抵抗を意図的に大きくすることで、金属ワイヤ６の接合部の温度変化量、および、最大温度を小さくするでき、金属ワイヤ６の接合部の疲労寿命をより一層向上させることが可能となる。空隙７１の緩衝板８への投影面積は緩衝板面積の３０％である必要はなく、１５〜５０％の範囲であれば同様の効果が得られる。空隙の投影面積が５０％より大きいと、電流経路が小さくなり抵抗値が大きくなることで、電力用半導体装置動作時のロスが大きくなる。また、１５％より小さいと、熱抵抗増大の効果が限られる。
以上では、積極的にはんだである緩衝板接合層７の内部に亀裂を生じさせ、空隙を形成することで、意図的に電力用半導体素子４から緩衝板８への熱抵抗を増大させる方法について述べた。これ以外にも、緩衝板接合材７０に複数個のボール状のはんだを用いて緩衝板接合層７に空隙を設けて電力用半導体素子４と緩衝板８を全面接合しない方法や、接合材料である緩衝板接合材７０としてのはんだに耐熱温度が２５０℃以上のエポキシ系など
の樹脂や，はんだより熱伝導率の低い金属ボール，フィラーなどを含ませる方法などがある。このように、緩衝板接合層７の熱伝導率が、接合材料である緩衝板接合材７０の熱伝導率よりも低い緩衝板接合層７とするため、基材の接合材料である緩衝板接合材７０に空隙を含ませることにより、または空隙の代わりに予め緩衝板接合材７０に緩衝板接合材７０よりも熱伝導率が低い材料を含ませることにより緩衝板接合層７を形成すればよい。
緩衝板８の表面はＣｕで形成されているため、Ｃｕを主材料とする金属ワイヤ６と同一金属となり十分な接合品質が得られる。一般的にウェッジボンディング法は、接合界面の塑性変形によって、金属ワイヤと被接合部材表面の酸化膜や有機膜などの接合阻害層が破壊され、新生面が露出することで金属接合が完了する。金属ワイヤと被接合部材の硬さが大きく違う場合、一方が選択的に変形され、他方の塑性変形が進行せず十分に新生面が露出しないことで、未接合部が生じて接合強度が弱くなる可能性が高くなる。Ｃｕからなる緩衝板８の表面にＣｕを主材料とする金属ワイヤ６をウェッジボンディング法で接合することにより、お互いの硬さがほぼ同じになり、接合時にお互いが塑性変形することで、接合界面の両側で新生面が十分に露出し、未接合部が少なく広い面積で接合が完了し、高い接合強度が得られる。接合界面に未接合部が存在すると、熱応力に起因する金属ワイヤ接合近傍の亀裂進展が加速されるため、未接合部が少なく、高い強度で接合できる本実施の形態の緩衝板８と金属ワイヤ６の接合部は、より長寿命化が期待できる。
電力用半導体装置の動作時の電力用半導体素子４は、通常電極パッド５の外周よりも中央部がより高温になり、電極パッド５内で温度分布が発生する。すなわち、緩衝板８を用いずに電極パッド５に複数本の金属ワイヤ６を直接接合する方法では、電極パッド５の中央部に接合した金属ワイヤ６の接合部は、外周部に接合した金属ワイヤ６の接合部より大きい温度変化に晒され、接合部寿命が短くなる。また、電力用半導体素子４に過電流が流れたときに電極パッド５の中央部の温度が急激に上昇し、電力用半導体素子４を破壊してしまうことがある。本実施の形態の電力用半導体装置は、緩衝板８の電極パッド５に接合される側の面が熱伝導が良いＣｕで形成されているため、電力用半導体素子４の発熱を面方向に広げることができ、緩衝板８上の温度分布が小さくなることで、緩衝板８に接合された金属ワイヤ６の接合部は、接合する位置による温度変化のばらつきを低減でき、金属ワイヤ６の接合部寿命を向上させることができる。さらに、電極パッド５に緩衝板８、すなわち熱容量体を接合させるため、電力用半導体素子４に過電流が流れた時の温度上昇を低減でき、前述の電極パッド５の温度分布を低減する効果と相まって、短絡耐量を向上させることができる。
また、本実施の形態１の電力用半導体装置の電力用半導体素子４は厚み１５０μｍと、一般的な電力用半導体装置の電力用半導体素子の厚み３００μｍに比べて薄い。電力用半導体素子の厚みが薄くなれば、特性は向上するが、熱容量が小さくなり、短絡耐量が低減する。しかし、電力用半導体素子４に緩衝板８を接合することで、上述の通り熱容量を増大させることができるため、厚みの薄い電力用半導体素子を用いても短絡耐量の低下に繋がらない。
なお、緩衝板８がＣｕ／Ｆｅ−Ｎｉ合金／Ｃｕからなるものについて述べたが、これに限らず、表面層８１および裏面層８３がＣｕの積層板であり、中間層８２として、Ｆｅ、Ｎｉ、Ｍｏ、Ｃｏ、Ｗの少なくともいずれか、または、それらの少なくともいずれかを含む合金の層、すなわちＣｕよりも熱伝導率が低く、Ｃｕよりも線膨張係数が小さい金属または金属合金の層を挿入し、緩衝板８の板厚方向の熱伝導率をＣｕよりも小さく、緩衝板８の面方向の線膨張係数が電力用半導体素子４と金属ワイヤ６との間の値とすることで同様の効果が得られる。
以上では、緩衝板８の面方向の線膨張係数が約７ｐｐｍ／Ｋの時について述べたが、これに限らず、緩衝板８の面方向の線膨張係数が電力用半導体素子４と金属ワイヤ６との間であれば効果を奏し、緩衝板接合材７０がはんだの場合、電力用半導体素子４に近い値にすることで空隙を発生しやすくできる。緩衝板８の面方向の線膨張係数を電力用半導体素子４の値により近づけて小さい値にすると、より内部の空隙が発生しやすくなり、熱抵抗増大の効果は大きくなるが、緩衝板８と金属ワイヤ６間の線膨張係数差が増大し、金属ワイヤ６の接合部に生じる熱応力が大きくなってしまう。一方、緩衝板８の面方向の線膨張係数を大きくすると、金属ワイヤ６の接合部に生じる熱応力を小さくできるが、緩衝板接合層７の内部の空隙が発生しにくくなると同時に、電力用半導体素子４と緩衝板８間の線膨張係数差により、緩衝板接合層７の外周から亀裂が進展しやすくなる。そのため、緩衝板８の面方向の線膨張係数は、信頼性試験の結果などから、上記２点の取り合いにより、電力用半導体素子４と金属ワイヤ６との間の値に決定すればよい。
また、総厚が０．２ｍｍの緩衝板８について述べたが、これに限るものではなく、電力用半導体素子４へのダメージ抑制効果、熱遮断効果、板厚方向の電気抵抗から厚さを決定すればよい。緩衝板８の厚さを大きくすると、ウェッジボンディング時の電力用半導体素子４へのダメージを抑制する効果と、熱遮断により金属ワイヤ６の接合部温度変化を緩やかにする効果は大きくなるが、板厚方向の電気抵抗が大きくなるため、動作時のロスが大きくなるというトレードオフ関係にある。緩衝板８の中間層の材料により抵抗値が変化するため、緩衝板８の厚さは、上記トレードオフの関係から決定する必要がある。また、緩衝板８の中間層８２をパンチングメタルにし、表面層８１と裏面層８３のＣｕを、熱伝導率が低い中間層８２の金属を介さず、中間層の穴を通じて直接接続させてもよい。この構成によれば、板厚方向の電気抵抗を低減することができるため、動作時のロスが増大することなく、緩衝板８の厚みを厚くし、電力用半導体素子４へのダメージ抑制効果と、金属ワイヤ６の接合部の温度変化を緩やかにする効果を向上することができる。
また、素子接合材３の接合後の厚みが５０μｍ，緩衝板接合層の接合後の厚みが１００μｍの場合について述べたが，これに限るものではなく、焼結性のＡｇ粒子を含む素子接合材３の接合後の厚みは１０〜１００μｍ，鉛フリーはんだを基材とした緩衝板接合層７の接合後の厚みは５０〜２００μｍであればよい。
また、電極パッド５は、スパッタ法により成膜された厚み５μｍのＡｌを主材料とする膜と、その表面側に無電解めっき法により成膜された厚み１０μｍのＮｉを主材料とする膜と、その表面側にフラッシュめっき法により成膜された厚み０．０５μｍのＡｕを主材料とする膜の３層構造である場合について述べたが、これに限るものではなく、Ｃｕめっきなど、はんだ材と接合できるものであればよい。また、電極パッド５の形成方法は、スパッタ法、蒸着法、ＣＶＤ法、電気めっき法、無電解めっき法など限定されるものではない。
また、ＳｉＣを基材とする電力用半導体素子４について述べたが、これに限るものではなく、電力用半導体素子４が、Ｓｉ、ＧａＮ、ＧａＡｓ、ＩｎＧａＡｓなどの半導体素子であっても同様の効果が得られる。特に、ＳｉＣ（炭化珪素）、ＧａＮ（窒化ガリウム系材料）、またはダイアモンドなどの従来のＳｉよりもバンドギャップが大きいワイドバンドギャップ半導体を用いる場合、その利点を生かすためには高温動作が必要となるが、高温動作の信頼性を保証するためには、本発明の配線部材接合部の長寿命化はより効果的となる。
また、配線部材６としてＣｕを主材料とする直径が５００μｍ金属ワイヤを用いた場合について述べたが、これに限る物ではなく、Ａｌ、Ａｇ、Ａｕ、を主材料とする配線部材６を用いた場合でも、配線部材６の接合部寿命を向上できる。金属ワイヤ６の直径は、電流容量と、電極パッド５の面積から決定されればよく、また、いわゆるワイヤに限定されず、配線部材６として機能できるものであれば板状など形状も限定されるものではない。
実施の形態２．
図４は、本発明の実施の形態２に係る電力用半導体装置の構成を示す断面図である。図５は、緩衝板８を搭載する前の電力用半導体素子の上面図である。緩衝板８は、面方向の線膨張係数が電力用半導体素子４と金属ワイヤ６の間の値を有し、緩衝板接合層７を介して、電極パッド５と接合している。緩衝板接合層７を形成する緩衝板接合材７０は、焼結性のＡｇ粒子を焼結させた材料であり、図５に示すよう、焼結前、焼結性のＡｇ粒子を電極パッド５上に網目状に配置して、焼結させることにより空隙を含んだ緩衝板接合層７を形成する。焼結性のＡｇ粒子は必ずしも網目状に配置する必要は無く、分散して配置すればよい。電力用半導体素子４を第１の回路パターン２ａに固定する方法と同様に、緩衝板８と電力用半導体素子４を加熱した状態で加圧することで接合することにより、分散して配置された焼結性のＡｇ粒子が焼結し、焼結性のＡｇ粒子が配置されなかった部分は空隙となり、緩衝板接合層７を、焼結性のＡｇ粒子が焼結した緩衝板接合材７０に空隙７１を含む層とすることができる。緩衝板８は、Ｃｕ／Ｆｅ−Ｎｉ合金／Ｃｕの３層構造で総厚０．２ｍｍの板で、層厚比はＣｕ：Ｆｅ−Ｎｉ合金：Ｃｕ＝１：１：１、面方向の線膨張係数は約１１ｐｐｍ／Ｋと、電力用半導体素子４とＣｕを主材料とする金属ワイヤ６の間の線膨張係数となるよう調整されている。それ以外の構成は実施の形態１と同じである。
なお、素子接合材３も焼結性のＡｇ粒子を含む材料であるため、第１の回路パターン２ａ上に素子接合材３、電力用半導体素子４、緩衝板接合材７０、緩衝板８の順に設置した後、加熱した状態で加圧することで、電力用半導体素子４を第１の回路パターン２ａに接合すると同時に、緩衝板８を電極パッド５に接合することも可能となる。
図５に示すように、緩衝板接合材７０は、緩衝板８を設置する前、焼結性のＡｇ粒子を含む材料を網目状など分散して配置したものであるため、緩衝板８を接合後に形成される緩衝板接合層７を、焼結性のＡｇ粒子が焼結した緩衝板接合材７０に空隙７１を含む層とすることができる。そのため、電力用半導体素子４と緩衝板８を全面、焼結性のＡｇ粒子が焼結した緩衝板接合材７０で接合させた場合より、熱抵抗が大きくなり、電力用半導体装置動作時の金属ワイヤ６接合部の温度変化と最高温度を小さくすることができ、接合部寿命の向上が測れる。
さらに、電力用半導体素子４と緩衝板８とを接合する緩衝板接合層７の基材として焼結性のＡｇ粒子を含む緩衝板接合材７０を用いることで、両者の線膨張係数差に起因して生じる熱応力により、緩衝板接合層７に亀裂が進展するのを抑制できるため、緩衝板接合材７０としてはんだを用いる場合よりも、緩衝板８の線膨張係数を大きくでき、金属ワイヤ接合部の寿命をより向上できる。
なお、緩衝板８の面方向の線膨張係数が１１ｐｐｍ／Ｋである場合について述べたが、これに限るものではなく電力用半導体素子４と金属ワイヤ６との間の値であれば効果が得られる。緩衝板８の面方向の線膨張係数を電力用半導体素子４と金属ワイヤ６との間で小さくすると、電力用半導体素子４と、緩衝板８間の線膨張係数差が小さくなり、緩衝板接合層７に生じる熱応力が小さくなり、緩衝板接合層７外周から亀裂が進展し難くなるが、緩衝板８と金属ワイヤ６間の線膨張係数差が大きくなり、金属ワイヤ６の接合部の熱応力が大きくなる。一方、緩衝板８の面方向の線膨張係数を電力用半導体素子４と金属ワイヤ６との間で大きくすると、金属ワイヤ６接合部の熱応力は小さくできるが、緩衝板接合層７に生じる熱応力が大きくなる。そのため、緩衝板８の面方向の線膨張係数は、実施の形態１と同様に、信頼性試験の結果などから、電力用半導体素子４と金属ワイヤ６との線膨張係数の間の値で、上記２点のトレードオフの関係により決定すればよい。
また、緩衝板接合材７０を分散して配置し、接合することにより緩衝板接合層７を形成することで電力用半導体素子４と緩衝板８間の熱抵抗を増大させて、金属ワイヤ６の接合部の温度変化と最高温度を小さくして、金属ワイヤ６の接合部寿命を向上させる方法について述べた。これに限るものではなく、粒子サイズの大きい焼結性Ａｇ粒子を含む緩衝板接合材を用いて、緩衝板接合層７に、意図的に空隙を形成する方法や、焼結性のＡｇ粒子とＡｇよりも熱伝導率の低い樹脂粒子を含んだ材料を用いて緩衝板接合層７を形成したり、緩衝板接合層７の中にＡｇよりも熱伝導率の低い網目状の樹脂を挿入するなど、空隙の代わりに緩衝板接合層７の基材のＡｇよりも熱伝導率が低い材料を含むようにして、緩衝板接合層７の熱抵抗を増大させてもよい。
実施の形態３．
図６は、本発明の実施の形態３に係る電力用半導体装置の構成を示す部分上面図であり、図７は、図６のＢ−Ｂ位置での断面図である。絶縁基板１の表面に形成された第１の回路パターン２ａに、網目状に形成された焼結性のＡｇ粒子を含む素子接合材３を介して、ＳｉＣ基材のスイッチング用半導体素子４１と、還流用などの電力用ダイオード４２が固定されている。スイッチング用半導体素子４１の表面には、スイッチング用半導体素子４１によってスイッチングする主電流を流す電極パッド５１と、制御用の信号電流を流す第２の電極パッド５２が領域を分けて形成されており、電極パッド５１上には、実施の形態１または実施の形態２で説明した緩衝板接合層７を介して緩衝板８が固定されている。電力用ダイオード４２の表面には電極パッド５３が形成されている。スイッチング用半導体素子４１の電極パッド５１上に搭載された緩衝板８と絶縁基板１の表面に形成された第２の回路パターン２ｂは、直径が５００μｍのＣｕを主材料とする金属ワイヤ（配線部材）６によって電気的に接続されている。また、電力用ダイオード４２の電極パッド５３には同じく直径が５００μｍのＣｕを主材料とする第２の配線部材６１が直接接合されており、第２の配線部材６１が第２の回路パターン２ｂに電気的に接続されている。スイッチング用半導体素子４１の第２の電極パッド５２は、直径２００μｍのＣｕを主材料とする第３の配線部材６２によって、絶縁基板１上に形成された第３の回路パターン２ｃと接続されている。電極パッド５１、５２、５３は全て、電気めっきにより厚み１０μｍのＣｕが形成されている。それ以外の構成は実施の形態１または実施の形態２と同じである。
スイッチング用半導体素子４１は、電極パッド５１の下層にトランジスタ構造があるため、ウェッジボンディング時にトランジスタ構造を破壊し、チップの特性が劣化する、あるいは機能しなくなるなど、半導体素子へのダメージが生じる可能性が高い。一方電力用ダイオード４２は、電極パッド５３の下層には、トランジスタ構造がないため、第２の配線部材６１をウェッジボンディングするときのダメージ耐量が高い。例えば、電気Ｃｕめっきで形成した電極パッドにＣｕを主材料とする金属ワイヤを直接ウェッジボンディングする場合、スイッチング用半導体素子４１は、電力用ダイオード４２の３倍以上の厚さの電極パッドを形成しないと、同等のダメージ耐量が得られないことが実験的に判明しており、電極パッドの材料、厚さのみでスイッチング用半導体素子４１へのダメージを抑制するには、電極パッド形成に要する時間が長くなりスイッチング用半導体素子４１の生産性が悪くなる。
本実施の形態３の電力用半導体装置では、ウェッジボンディング時のダメージ耐量の高い電力用ダイオード４２の電極パッド５３には、緩衝板を搭載せず、直接第２の配線部材６１を接合している、一方、下層にトランジスタ構造を有し、ダメージ耐量の低いスイッチング用半導体素子４１の電極パッド５１には、緩衝板８を搭載し、配線部材６をウェッジボンディングするときのスイッチング用半導体素子４１へのダメージを抑制しており、電力用ダイオード４２への緩衝板８の搭載工程を省略できる。電極パッド５３にウェッジボンディングした第２の配線部材６１の接合部は、緩衝板が搭載されていないため、緩衝板が有する熱遮断による温度変化を緩和する効果は得られないが、電極パッド５３が電気
Ｃｕめっきにより形成されているため、同一金属同士の接合により、未接合部の少ない、高い強度で接合が可能であり、接合部寿命を確保することができる。
また、スイッチング用半導体素子４１の信号電流用の第２の電極パッド５２は、電力用ダイオード４２と同様、下層にトランジスタ構造がないため、ダメージ耐量が高く、さらに、第３の配線部材６２の直径が金属ワイヤ（配線部材）６に対して小さく、接合に必要な荷重・超音波出力が小さい。このため、ウェッジボンディング時のスイッチング用半導体素子４１へのダメージを抑制できるので、信号電流用の第２の電極パッド５２と第３の配線部材６２は緩衝板を介さず直接接合している。
なお、スイッチング用半導体素子４１は、ＭＯＳＦＥＴやＩＧＢＴなどの、主電流をスイッチングして制御する電力用トランジスタであればよく、スイッチングする主電流を流す電極パッド５１に緩衝板８を搭載することで、本発明の効果が得られる。また、スイッチング用半導体素子４１の第２の電極パッド５２と第３の回路パターン２ｃとの接続に、直径が２００μｍのＣｕワイヤを用いた場合について述べたが、制御用の電流を流す第２の電極パッド５２がスイッチング用半導体素子４１の外周部に配置されている場合は、動作時の温度変化が小さいため、従来のＡｌを主材料とする金属ワイヤを用いても接合部の信頼性を確保することができる。
また、金属ワイヤ６と第２の配線部材６２は、直径が５００μｍのＣｕを主材料とする金属ワイヤの場合について述べたが、素子の発熱密度やダメージ耐量によって、実施の形態１に記載の通り、ワイヤ材を変更してもよいのは言うまでもない。また、スイッチング用半導体素子４１の第１の電極パッド５１、第２の電極パッド５２と、電力用ダイオード４２の第３の電極パッド５３が、厚み１０μｍのＣｕで形成されている場合について述べたが、配線部材の材料、およびウエッジボンディング時のダメージ耐量に応じて電極材料や厚みを変更してもよい。
なお、本発明は、その発明の範囲内において、各実施の形態を組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ 絶縁基板、２ａ 第１の回路パターン、２ｂ 第２の回路パターン、２ｃ 第３の回路パターン、２２ 裏面回路パターン、３ 素子接合材、４ 電力用半導体素子、４１ スイッチング用半導体素子、４２ 電力用ダイオード、５ 電極パッド、５１ 第１の電極パッド、５２ 第２の電極パッド、５３ 第３の電極パッド、６ 金属ワイヤ（配線部材）、６１ 第２の配線部材、６２ 第３の配線部材、７ 緩衝板接合層、７０ 緩衝板接合材、７１ 空隙、８ 緩衝板

Claims (11)

  1. 絶縁基板に形成された回路パターンに接合された電力用半導体素子と、この電力用半導体素子の前記回路パターンに接合された面とは反対側の面に形成された電極パッドに電気的に接続される配線部材を備えた電力用半導体装置において、
    前記配線部材は前記電極パッドと緩衝板を介して接合されており、前記緩衝板が前記電極パッドと緩衝板接合層を介して接合され、この緩衝板接合層は、接合材料であるはんだに、空隙を含む層であることを特徴とする電力用半導体装置。
  2. 絶縁基板に形成された回路パターンに接合された電力用半導体素子と、この電力用半導体素子の前記回路パターンに接合された面とは反対側の面に形成された電極パッドに電気的に接続される配線部材を備えた電力用半導体装置において、
    前記配線部材は前記電極パッドと緩衝板を介して接合されており、前記緩衝板が前記電極パッドと緩衝板接合層を介して接合され、この緩衝板接合層は、接合材料であるはんだに、前記はんだよりも熱伝導率が低い金属ボールまたは金属フィラーを含む層であることを特徴とする電力用半導体装置。
  3. 絶縁基板に形成された回路パターンに接合された電力用半導体素子と、この電力用半導体素子の前記回路パターンに接合された面とは反対側の面に形成された電極パッドに電気的に接続される配線部材を備えた電力用半導体装置において、
    前記配線部材は前記電極パッドと緩衝板を介して接合されており、前記緩衝板が前記電極パッドと緩衝板接合層を介して接合され、この緩衝板接合層は、接合材料であるはんだに、樹脂を含む層であることを特徴とする電力用半導体装置。
  4. 前記樹脂は、耐熱温度が２５０℃以上の樹脂であることを特徴とする請求項３に記載の電力用半導体装置。
  5. 前記緩衝板の面方向の線膨張係数の値が前記配線部材の線膨張係数と前記電力用半導体素子の線膨張係数の間の値であって前記配線部材の線膨張係数よりも前記電力用半導体素子の線膨張係数に近い値であることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体装置。
  6. 前記緩衝板は、前記配線部材が接合される面となる表面層、および前記緩衝板接合層が接合される裏面層がＣｕであり、前記表面層と前記裏面層に挟まれた中間層が、Ｃｕよりも熱伝導率が低く、Ｃｕよりも線膨張係数が小さい金属または金属合金であることを特徴とする請求項１から５のいずれか１項に記載の電力用半導体装置。
  7. 前記配線部材がＣｕを主材料とする材料で形成されていることを特徴とする請求項１から６のいずれか１項に記載の電力用半導体装置。
  8. 前記電力用半導体素子がスイッチング用半導体素子であり、前記スイッチング用半導体素子の前記回路パターンに接合された面とは反対側の面に、前記電極パッドとは別の第２の電極パッドが前記電極パッドと領域を分けて形成されており、前記第２の電極パッドには、信号電流を流すための第３の配線部材が直接接合されていることを特徴とする請求項１から７のいずれか１項に記載の電力用半導体装置。
  9. 前記回路パターンの前記スイッチング用半導体素子が接合されていない位置に電力用ダイオードが接合されており、前記電力用ダイオードの前記回路パターンに接合された面とは反対側の面に形成された電極パッドに前記配線部材とは別の第２の配線部材が、直接接合されていることを特徴とする請求項８に記載の電力用半導体装置。
  10. 前記電力用半導体素子はワイドバンドギャップ半導体により形成されていることを特徴とする請求項１から９のいずれか１項に記載の電力用半導体装置。
  11. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイアモンドの半導体であることを特徴とする請求項１０に記載の電力用半導体装置。
JP2015115402A 2015-06-08 2015-06-08 電力用半導体装置 Active JP6576108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015115402A JP6576108B2 (ja) 2015-06-08 2015-06-08 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015115402A JP6576108B2 (ja) 2015-06-08 2015-06-08 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2017005037A JP2017005037A (ja) 2017-01-05
JP6576108B2 true JP6576108B2 (ja) 2019-09-18

Family

ID=57754620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015115402A Active JP6576108B2 (ja) 2015-06-08 2015-06-08 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP6576108B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6881238B2 (ja) 2017-10-31 2021-06-02 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
WO2019136743A1 (en) * 2018-01-15 2019-07-18 Texas Instruments Incorporated Wire ball bonding in semiconductor devices
JP6991885B2 (ja) * 2018-02-21 2022-01-13 株式会社豊田中央研究所 半導体装置およびその製造方法
JP6906681B2 (ja) * 2018-03-08 2021-07-21 三菱電機株式会社 半導体素子、半導体装置、電力変換装置、及び、半導体素子の製造方法
JP7437582B2 (ja) * 2018-04-11 2024-02-26 ヒタチ・エナジー・リミテッド パワー半導体チップ上の材料減少金属板
JP7238621B2 (ja) * 2019-06-20 2023-03-14 株式会社デンソー 半導体装置、焼結シートの製造方法、半導体装置の製造方法
EP4117032A1 (en) * 2021-07-05 2023-01-11 Hitachi Energy Switzerland AG Power module comprising a patterned sintered connection and method for producing a power module
WO2023119438A1 (ja) * 2021-12-21 2023-06-29 住友電気工業株式会社 半導体装置
JP2024033469A (ja) * 2022-08-30 2024-03-13 学校法人早稲田大学 半導体装置及び接合方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005071733A1 (ja) * 2004-01-26 2007-07-26 株式会社日立製作所 半導体装置，それを用いた電力変換装置，それを用いたモータ，それを用いたハイブリッド自動車及びそれを用いたモータ駆動システム
US8164176B2 (en) * 2006-10-20 2012-04-24 Infineon Technologies Ag Semiconductor module arrangement
JP2008147469A (ja) * 2006-12-12 2008-06-26 Hitachi Ltd 半導体装置
JP2011083809A (ja) * 2009-10-16 2011-04-28 Jsr Corp フラックス、はんだペースト及び接合部品
US9237686B2 (en) * 2012-08-10 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Method and system for producing component mounting board
JP2014103182A (ja) * 2012-11-19 2014-06-05 Mitsubishi Electric Corp 電力用半導体装置
JP2015005583A (ja) * 2013-06-20 2015-01-08 パナソニック株式会社 半導体装置及びその製造方法
WO2015029186A1 (ja) * 2013-08-29 2015-03-05 三菱電機株式会社 半導体モジュール、半導体装置、及び自動車
JP2014003339A (ja) * 2013-10-07 2014-01-09 Hitachi Ltd 半導体装置と接続構造及びその製造方法

Also Published As

Publication number Publication date
JP2017005037A (ja) 2017-01-05

Similar Documents

Publication Publication Date Title
JP6576108B2 (ja) 電力用半導体装置
JP5542567B2 (ja) 半導体装置
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP6054009B1 (ja) 半導体装置
TWI638461B (zh) 半導體裝置及電力變換裝置
JP2018026417A (ja) 電力用半導体装置
JP4645406B2 (ja) 半導体装置
JP2014056917A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2017107937A (ja) 電力用半導体装置
JP6399906B2 (ja) パワーモジュール
JP2019057663A (ja) 半導体装置
JP6643481B2 (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP2017135183A (ja) 半導体装置
WO2018198747A1 (ja) 半導体装置
JP5368357B2 (ja) 電極部材およびこれを用いた半導体装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP2015056412A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2006196765A (ja) 半導体装置
JP7419781B2 (ja) 半導体モジュール
JP6157320B2 (ja) 電力用半導体装置、電力用半導体モジュール、および電力用半導体装置の製造方法
JP4961398B2 (ja) 半導体装置
JP2016134547A (ja) 半導体装置
JP6436247B2 (ja) 半導体装置及びその製造方法
JP7419020B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190820

R151 Written notification of patent or utility model registration

Ref document number: 6576108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250