CN103426781B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN103426781B
CN103426781B CN201310188828.XA CN201310188828A CN103426781B CN 103426781 B CN103426781 B CN 103426781B CN 201310188828 A CN201310188828 A CN 201310188828A CN 103426781 B CN103426781 B CN 103426781B
Authority
CN
China
Prior art keywords
bonding pad
chip bonding
mentioned
face
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310188828.XA
Other languages
English (en)
Other versions
CN103426781A (zh
Inventor
太田祐介
清水福美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103426781A publication Critical patent/CN103426781A/zh
Application granted granted Critical
Publication of CN103426781B publication Critical patent/CN103426781B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种半导体器件的制造方法。在引线框部件的模制工序中，用模具夹持连接条，向腔体内供给树脂，但是为了可以用模具的夹持部可靠地夹持连接条，夹持部的宽度比连接条的宽度大。其结果，如果悬吊引线的一部分也被模具夹持，则悬吊引线因该夹持压力而变形，连结它的芯片焊盘的位置移动。对于树脂厚度薄的产品，如果该芯片焊盘朝下方移动，则在芯片焊盘的下表面侧形成的密封体形成得非常薄，如果向在芯片焊盘的下表面侧形成的密封体施加应力，则成为产生封装裂纹的原因。为此，本发明在各边具有引线的树脂双面密封型的半导体器件的制造方法中，在芯片焊盘部下移了的引线框的芯片焊盘支撑引线和连接条的连结部的上表面上设置有凹部。

Description

半导体器件的制造方法
技术领域
本申请涉及半导体器件（或半导体集成电路装置）的制造方法，尤其涉及适用于树脂模制技术的有效技术。
背景技术
日本特开2010-2630668号公报（专利文献1）涉及QFP（Quad Flat Package）、QFN（Quad Flat Non-leaded Package）等的树脂密封技术。其中公开了在栅极嵌入片上设置槽部，以使得角部的内部引线不会因模具的栅极嵌入片（Gate Insert Piece）造成的夹持压力集中而变形的技术。
在日本特开2001-320007号公报（专利文献2）或与其对应的美国专利第6744118号公报（专利文献3）中，涉及使用了引线框的单面整体模制。其中公开了为了避免与封装切割有关的各种问题，对单位器件区域间边界部的连接条（tie bar）部分实施半蚀刻的技术。
<专利文献1>日本特开2010-263066号公报
<专利文献2>日本特开2001-320007号公报
<专利文献3>美国专利第6744118号公报
发明内容
（发明要解决的问题）
在引线框部件的模制工序中，如果以转印模制为例，在用模具夹住了引线框的连接条（阻挡条，dam bar）的状态下，向腔体内供给树脂。此时，为了可以用模具的夹持部可靠地夹持连接条，夹持部的宽度比连接条的宽度大。其结果，引线（内部引线、外部引线）和悬吊引线（即，芯片焊盘支撑引线）各自的一部分也被模具夹持。而且，如果悬吊引线被模具夹持，则悬吊引线因该夹持压力而变形，连结该悬吊引线的芯片焊盘（die pad）的位置朝上方或下方移动。
在此，本申请发明人通过研究分析发现，如果芯片焊盘朝着芯片焊盘偏移（offset）的方向移动到预定的位置以后，则可能会产生封装裂纹。更详细地说，例如，对于在模制时刻芯片焊盘已经下移（downset）的引线框，如果该芯片焊盘移动到预定的位置的下方，在则芯片焊盘的下表面侧形成的密封体形成得比所希望的厚度薄。其结果发现，如果向在芯片焊盘的下表面侧形成的密封体施加应力，则成为产生封装裂纹的原因。另外，在模制时刻芯片焊盘已经上移的引线框中，如果芯片焊盘移动到预定的位置的上方，则此时，在芯片焊盘的上表面侧形成的密封体形成得也比所希望的厚度薄，所以如果向在芯片焊盘的上表面侧形成的密封体施加应力，仍成为产生封装裂纹的原因。
下面说明用来解决这样的课题的方案等，其它的目的和新颖特征，从本发明的描述和附图可以清楚地看出。
（用来解决问题的方案）
如果简要地说明本申请中公开的发明中的代表性方案的概要，则如下所述。
即，本申请的一实施方式的概要是，在各边具有引线的树脂双面密封型的半导体器件的制造方法中，在芯片焊盘部下移了的引线框的芯片焊盘支撑引线和连接条的连结部的上表面或下表面上设置凹部。
（发明的效果）
如果简要地说明由本申请中公开的发明中的代表性方案分别得到的效果，则如下所述。
即，如果使用上述本申请的一实施方式，则可以防止树脂密封时的芯片焊盘支撑引线的变形。
附图说明
图1是用来说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的组装工序途中（引线框准备工序结束时刻）的引线框俯视图。
图2是图1的X-X'剖面的剖面图。
图3是图1的D-D'剖面的剖面图。
图4是用来说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的组装工序途中（芯片键合工序结束时刻）的引线框俯视图。
图5是图4的X-X'剖面的剖面图。
图6是图4的D-D'剖面的剖面图。
图7是本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）用来说明的组装工序途中（线键合工序结束时刻）的引线框俯视图。
图8是图7的X-X'剖面的剖面图。
图9是图7的D-D'剖面的剖面图。
图10是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的主要部分（密封工艺）的组装工序途中（引线框的夹持工序）的引线框俯视图。
图11是图10的引线框的角部切出区域R1的放大俯视图。
图12是图11的M-M'的示意剖面图（引线框的夹持工序）。
图13是图10的X-X'剖面的示意剖面图（引线框的夹持工序）。
图14是图10的D-D'剖面的示意剖面图（引线框的夹持工序）。
图15是图10的C-C'剖面的示意剖面图（引线框的夹持工序）。
图16是图11的M-M'的示意剖面图（树脂密封工序）。
图17是图10的X-X'剖面的示意剖面图（树脂密封工序结束时刻）。
图18是把用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的引线框的示意剖面（上侧、但是省略了密封体内部的结构）和上表面（下侧）一并示出的说明图（引线框角部切断工序前）。
图19是图18的X-X'剖面的引线框和切断装置的示意剖面图（省略了密封体内部的结构）。
图20是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的引线框的俯视图（引线框角部切断工序中）。
图21是图20的X-X'剖面的引线框和切断装置的示意剖面图（省略了密封体内部的结构）。
图22是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的引线框的俯视图（连接条切断工序中）。
图23是图22的X-X'剖面的引线框和切断装置的示意剖面图（省略了密封体内部的结构）。
图24是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的引线框的俯视图（连接条切断工序后）。
图25是图24的X-X'剖面的引线框和切断装置的示意剖面图（省略了密封体内部的结构）。
图26是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺末尾部分（引线成型工艺）的分离了的封装（密封体）的俯视图。
图27是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺末尾部分（引线成型工艺）的分离了的封装（密封体）的仰视图。
图28是图26的X-X'剖面的剖面图。
图29是图26的D-D'剖面的剖面图。
图30是用来说明与本申请的上述一实施方式的半导体器件的制造方法中的引线框的平面形状有关的变形例（非分支芯片焊盘支撑引线）的引线框俯视图。
图31是用来说明与本申请的上述一实施方式的半导体器件的制造方法中的引线框的平面形状有关的变形例（简单大面积芯片焊盘）的引线框俯视图。
图32是用来说明与本申请的上述一实施方式的半导体器件的制造方法中的引线框的平面形状有关的变形例（带开口的大面积芯片焊盘）的引线框俯视图。
图33是用来说明与本申请的上述一实施方式的半导体器件的制造方法中的密封工艺有关的变形例的、与图12对应的示意剖面图（引线框的夹持工序）。
图34是用来说明本申请的上述一实施方式的半导体器件的制造方法的概要的图11的M-M'的示意剖面图（树脂密封工序）。
（附图标记说明）
1：引线框或其单位器件区域；1a：引线框等的上表面（第一主面）；1b：引线框等的下表面（第二主面）；2：半导体芯片；2a：半导体芯片的上表面或表面（第一主面）；2b：半导体芯片的下表面或背面（第二主面）；3：框部；4：连接条；4c：连接条的角部；4s：连接条的边；5：引线；5b：引线弯曲部；5i：内部引线部；5p：外部引线部；6：芯片焊盘；6a：芯片焊盘的上表面或表面（第一主面）；6b：芯片焊盘的下表面或背面（第二主面）；7：芯片焊盘支撑引线；7a：芯片焊盘支撑引线的第一分支；7b：芯片焊盘支撑引线的第二分支；8：凹部；9：接合部件层；10：连结部；11：下移部；12：分支部；14：通过弯曲部的直线；15：交点；16：键合焊盘；17：键合线；18：树脂密封体；18a：上侧树脂密封体（第一树脂密封体）；18b：下侧树脂密封体（第二树脂密封体）；19a：树脂密封体上表面；19b：树脂密封体下表面；20：引线弯曲部；21：连接条的中心线；22：芯片焊盘支撑引线的中心线；51a：上模具（第一模制模具）；51b：下模具（第二模制模具）；52：腔体；52a：上方腔体（第一腔体）；52b：下方腔体（第二腔体）；53a：上模具（第一模制模具）的夹持面；53b：下模具（第二模制模具）的夹持面；54：栅极部；55：排气部；58：夹持面凹部；59：切断装置；60c：角部切断模具；60t：连接条切断模具；61：切断模具保持部；62：封装承受台；R1：引线框的角部切出区域；Ta：芯片上的树脂厚度；Tb：芯片焊盘下的树脂厚度；Td：密封体连接条间间隔；Tf：引线框厚度；Tt：连接条宽度
具体实施方式
〔实施方式的概要〕
首先，说明在本申请中公开的代表性的实施方式的概要。
1．一种半导体器件的制造方法，包括以下工序：
（a）准备引线框的工序，该引线框具有以下部位（x1）～（x7）：
（x1）大致矩形框状的框部，
（x2）被上述框部支撑、设置在其内部的大致矩形框状的连接条，
（x3）从上述连接条的4边中的各边向内外延伸的多个引线，
（x4）设置在上述连接条的内部、具有第一主面和第二主面的芯片焊盘，
（x5）从上述连接条的各角部或其附近的连结部向内部延伸且与上述芯片焊盘连结的芯片焊盘支撑引线，
（x6）设置在上述连结部的上述第一主面侧或上述第二主面侧的凹部，
（x7）以上述芯片焊盘在上述第二主面侧下移的方式设置在上述各芯片焊盘支撑引线上的下移部；
（b）在上述芯片焊盘的上述第一主面上，经由接合部件层键合半导体芯片的工序；
（c）在上述工序（b）之后，在具有第一腔体的第一模制模具和具有第二腔体的第二模制模具之间，以上述第一腔体与上述第二腔体相对置、上述芯片焊盘的上述第二主面朝着上述第二腔体侧的方式，放置上述引线框的工序；
（d）通过在用上述第一模制模具和上述第二模制模具夹住了上述连接条及其周边的上述引线框的状态下进行树脂密封，在上述芯片焊盘的上述第一主面侧和上述第二主面侧分别形成第一树脂密封体和第二树脂密封体的工序。
2．在上述项1的半导体器件的制造方法中，上述凹部设置在上述连结部的上述第一主面侧。
3．在上述项1或2的半导体器件的制造方法中，上述接合部件层是银浆料层。
4．在上述项1-3中的任一项的半导体器件的制造方法中，上述凹部通过蚀刻形成。
5．在上述项1-4中的任一项的半导体器件的制造方法中，上述芯片焊盘，从平面上说，包含在上述半导体芯片内。
6．在上述项1-5中的任一项的半导体器件的制造方法中，在上述工序（d）时，上述第一腔体，从平面上说，包含在上述第二腔体内。
7．在上述项1-6中的任一项的半导体器件的制造方法中，上述半导体芯片和上述芯片焊盘所在的位置处的上述第一树脂密封体的厚度比上述第二树脂密封体的厚度厚。
8．在上述项1-7中的任一项的半导体器件的制造方法中，上述各芯片焊盘支撑引线，关于上述连接条侧，具有第一分支和第二分支，上述第一分支经由第一连结部连结到对应的上述连接条的角部的一附近处，上述第二分支经由第二连结部连结到上述角部的另一附近处。
9．在上述项8的半导体器件的制造方法中，上述凹部设置在上述第一分支和上述第二分支的分支部的外侧，且在到属于上述连结部的上述连接条的宽度的内侧的一半之间。
10．在上述项1-7中的任一项的半导体器件的制造方法中，上述各芯片焊盘支撑引线，关于上述连接条侧，实质上没有分支。
11．在上述项10的半导体器件的制造方法中，在从上述连接条的上述各边向内外延伸的上述多个引线中，至少与上述各芯片焊盘支撑引线相邻的引线在上述引线框实质上所属的平面内且在上述连接条的内侧处具有弯曲部。
12．在上述项11的半导体器件的制造方法中，上述凹部设置在通过上述弯曲部且平行于最接近上述凹部的上述连接条的一边的直线与最接近上述凹部的上述芯片焊盘支撑引线的交点的外侧，且在到属于上述连结部的上述连接条的宽度的内侧的一半之间。
13．一种半导体器件的制造方法，包括以下工序：
（a）准备引线框的工序，该引线框具有以下部位（x1）～（x6）：
（x1）大致矩形框状的框部，
（x2）被上述框部支撑、设置在其内部的大致矩形框状的连接条，
（x3）从上述连接条的4边中的各边向内外延伸的多个引线，
（x4）设置在上述连接条的内部、具有第一主面和第二主面的芯片焊盘，
（x5）从上述连接条的各角部或其附近的连结部向内部延伸且与上述芯片焊盘连结的芯片焊盘支撑引线，
（x6）以上述芯片焊盘在上述第二主面侧下移的方式设置在上述各芯片焊盘支撑引线上的下移部；
（b）在上述芯片焊盘的上述第一主面上，经由接合部件层键合半导体芯片的工序；
（c）在上述工序（b）之后，在具有第一腔体的第一模制模具和具有第二腔体的第二模制模具之间，以上述第一腔体与上述第二腔体相对置、上述芯片焊盘的上述第二主面朝着上述第二腔体侧的方式，放置上述引线框的工序；
（d）通过在用上述第一模制模具和上述第二模制模具夹住了上述连接条及其周边的上述引线框的状态下进行树脂密封，在上述芯片焊盘的上述第一主面侧和上述第二主面侧分别形成第一树脂密封体和第二树脂密封体的工序；
在此，在上述第一模制模具或上述第二模制模具的与上述连结部对应的部分设置有夹持面凹部。
14．在上述项13的半导体器件的制造方法中，上述夹持面凹部设置在上述第一模制模具上。
然后，说明在本申请中公开的其它实施方式的概要。
1．一种半导体器件的制造方法，包括以下工序：
（a）准备引线框的工序，该引线框具有以下部位（x1）～（x6）：
（x1）大致矩形框状的框部，
（x2）被上述框部支撑、设置在其内部的大致矩形框状的连接条，
（x3）从上述连接条的4边中的各边向内外延伸的多个引线，
（x4）设置在上述连接条的内部、具有第一主面和第二主面的芯片焊盘，
（x5）从上述连接条的各角部或其附近的连结部向内部延伸且与上述芯片焊盘连结的芯片焊盘支撑引线，
（x6）在上述连结部的上述第一主面侧或上述第二主面侧设置的凹部，
（b）在上述芯片焊盘的上述第一主面上，经由接合部件层键合半导体芯片的工序；
（c）在上述工序（b）之后，在具有第一腔体的第一模制模具和具有第二腔体的第二模制模具之间，以上述第一腔体与上述第二腔体相对置、上述芯片焊盘的上述第二主面朝着上述第二腔体侧的方式，放置上述引线框的工序；
（d）通过在用上述第一模制模具和上述第二模制模具夹住了上述连接条及其周边的上述引线框的状态下进行树脂密封，在上述芯片焊盘的上述第一主面侧和上述第二主面侧分别形成第一树脂密封体和第二树脂密封体的工序。
2．在上述项1的半导体器件的制造方法中，上述凹部设置在上述连结部的上述第一主面侧。
3．在上述项1或2的半导体器件的制造方法中，上述接合部件层是银浆料层。
4．在上述项1-3中的任一项的半导体器件的制造方法中，上述凹部通过蚀刻形成。
5．在上述项1-4中的任一项的半导体器件的制造方法中，上述芯片焊盘，从平面上说，包含在上述半导体芯片内。
6．在上述项1-5中的任一项的半导体器件的制造方法中，在上述工序（d）时，上述第一腔体，从平面上说，包含在上述第二腔体内。
7．在上述项1-6中的任一项的半导体器件的制造方法中，上述半导体芯片和上述芯片焊盘所在的位置处的上述第一树脂密封体的厚度比上述第二树脂密封体的厚度厚。
8．在上述项1-7中的任一项的半导体器件的制造方法中，上述各芯片焊盘支撑引线，关于上述连接条侧，具有第一分支和第二分支，上述第一分支经由第一连结部连结到对应的上述连接条的角部的一附近处，上述第二分支经由第二连结部连结到上述角部的另一附近处。
9．在上述项8的半导体器件的制造方法中，上述凹部设置在上述第一分支和上述第二分支的分支部的外侧，且在到属于上述连结部的上述连接条的宽度的内侧的一半之间。
10．在上述项1-7中的任一项的半导体器件的制造方法中，上述各芯片焊盘支撑引线，关于上述连接条侧，实质上没有分支。
11．在上述项10的半导体器件的制造方法中，在从上述连接条的上述各边向内外延伸的上述多个引线中，至少与上述各芯片焊盘支撑引线相邻的引线在上述引线框实质上所属的平面内且在上述连接条的内侧处具有弯曲部。
12．在上述项11的半导体器件的制造方法中，上述凹部设置在通过上述弯曲部且平行于最接近上述凹部的上述连接条的一边的直线与最接近上述凹部的上述芯片焊盘支撑引线的交点的外侧，且在到属于上述连结部的上述连接条的宽度的内侧的一半之间。
13．一种半导体器件的制造方法，包括以下工序：
（a）准备引线框的工序，该引线框具有以下部位（x1）～（x5）：
（x1）大致矩形框状的框部，
（x2）被上述框部支撑、设置在其内部的大致矩形框状的连接条，
（x3）从上述连接条的4边中的各边向内外延伸的多个引线，
（x4）设置在上述连接条的内部、具有第一主面和第二主面的芯片焊盘，
（x5）从上述连接条的各角部或其附近的连结部向内部延伸且与上述芯片焊盘连结的芯片焊盘支撑引线，
（b）在上述芯片焊盘的上述第一主面上，经由接合部件层键合半导体芯片的工序；
（c）在上述工序（b）之后，在具有第一腔体的第一模制模具和具有第二腔体的第二模制模具之间，以上述第一腔体与上述第二腔体相对置、上述芯片焊盘的上述第二主面朝着上述第二腔体侧的方式，放置上述引线框的工序；
（d）通过在用上述第一模制模具和上述第二模制模具夹住了上述连接条及其周边的上述引线框的状态下进行树脂密封，在上述芯片焊盘的上述第一主面侧和上述第二主面侧分别形成第一树脂密封体和第二树脂密封体的工序；
在此，在上述第一模制模具或上述第二模制模具的与上述连结部对应的部分设置有夹持面凹部。
14．在上述项13的半导体器件的制造方法中，上述夹持面凹部设置在上述第一模制模具上。
〔本申请中的记载形式、基本用语、用法的说明〕
1．在本申请中，说明实施方式时，为了方便有时分成多个部分进行说明，但除了特别明示的情形以外，它们不是相互间独立的，对于一个例子的各部分，一个例子是另一个例子的一部分细节或一部分/全部的变形例等。另外，原则上对相同的部分省略重复说明。另外，实施方式中的各构成要素，除了特别明示不是这样的情形、从原理上看很显然限于该数目的情形和从上下文看很显然不是这样的情形以外，不是必需的。
而且，在本申请中，提到“半导体器件”时主要指以各种晶体管（有源元件）为中心，在半导体芯片等（例如单晶硅衬底）上集成了电阻、电容等而得到的半导体器件。在此，作为各种晶体管的代表，可以例示以MOSFET（Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管）为代表的MISFET（Metal InsulatorSemiconductor Field Effect Transistor，金属绝缘物半导体场效应晶体管）。此时，作为集成电路构成的代表，可以例示以把N沟道型MISFET和P沟道型MISFET组合得到的CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）型集成电路为代表的CMIS（Complementary Metal Insulator Semiconductor，互补金属绝缘物半导体）型集成电路。
现在的半导体器件即LSI（Large Scale Integration，大规模集成电路）的晶片工序，通常可以分为以下两部分。即，其一，从作为原材料的硅晶片的搬入大致到金属前（Premetal）工序（由M1布线层下端和栅极电极结构之间的层间绝缘膜等的形成、接触孔形成、钨栓塞、埋入等构成的工序）的FEOL（Front End of Line，生产线的前段）工序。另一是，从M1布线层形成开始大致到形成对于铝系焊盘电极上的最终钝化膜的焊盘开口（在晶片级封装工艺中，也包含该工艺）的BEOL（Back End of Line，生产线的后段）工序。
另外，在“半导体器件”中包含功率/晶体管等的单体电子器件。
2．同样地，在实施方式等的说明中，关于材料、组成等，提到“由A构成的X”等时也是，除了特别明示不是这样的情形和从上下文看很显然不是这样的情形以外，并不排除A以外的要素是主要构成要素之一的情形。例如，关于成分，指“包含A作为主要成分的X”等。例如，提到“硅部件”等时也是，不限于纯硅，也包括包含SiGe合金和其它以硅为主要成分的多元合金、其它添加物等的部件。
3．同样地，关于图形、位置、属性等，虽然示出优选的例子，但除了特别明示不是这样的情形和从上下文看很显然不是这样的情形以外，当然并不严格地限定于此。
4．而且，在提到特定的数值、数量时，除了特别明示不是这样的情形、从原理上看很显然限于该数目的情形和从上下文看很显然不是这样的情形以外，可以是超过该特定数值的数值，也可以是不到该特定数值的数值。
5．在提到“晶片”时，通常指其上形成半导体器件（半导体集成电路装置、电子装置也相同）的单晶硅晶片，但当然也包含外延生长晶片、SOI衬底、LCD玻璃衬底等的绝缘衬底与半导体层等的复合晶片等。
6．在本申请中，引线框的连接条，与QFP系封装的密封体的平面形状对应，具有大致矩形的框状的形状（也可以在一部分上有缺口部分）。而且，经由专用的支撑引线、芯片焊盘支撑引线的延长或通常的引线的外部引线等而被支撑在框部上。
以下，把与密封体的4边对应的连接条的各部分称为“连接条的4边”。另外，把被该大致矩形的连接条包围的区域（矩形区域）称为“连接条的内部”，把该矩形区域以外即连接条的外侧称为“连接条的外部”。
〔实施方式的细节〕
进一步详述实施方式。在各图中，用同一或类似的记号或附图标记表示同一或相同的部分，原则上不重复说明。
另外，在附图中，在复杂时或在与空隙的区别明确时，即使是剖面有时也反而省略阴影线等。与此相关，在从说明等显而易见时等，即使是平面上封闭的孔，有时也省略背景的轮廓线。而且，即使不是剖面，有时为了明示不是空隙，也添加阴影线。
另外，关于二者择一时的称呼，对于把一方作为“第1”等，把另一方称为“第2”等的情况，有时按照代表性实施方式对应地示出例子，但当然即使称为例如“第1”，也并不限定于例示的该选择项。
1．本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的说明（主要是图1～图9）
在以下的例子中，主要以QFP（Quad Flat Package）型器件，具体地，LQFP（LowProfile Quad Flat Package）型器件或TQFP（Thin Quad Flat Package）型器件为例具体地说明。但是，当然这些例子也可以适用于使用了引线框的其它双面密封型器件等。
另外，在以下的例子中，主要具体地说明在引线框的上侧设置凹部，但当然也可以在引线框的下侧设置凹部。
而且，在以下的例子中，为了说明的方便，主要说明使芯片搭载面朝上地密封的方法，但当然也可以使芯片搭载面朝下地密封。
另外，在以下的例子中，为了避免复杂，具体地说明在引线框的一个芯片焊盘上搭载一个芯片的例子，但当然也可以在一个芯片焊盘上层叠或横向并排着搭载多个。
在该例子中，同样地，为了避免复杂，对引线框的单个单位器件区域具体地说明，但作为引线框，当然也可以是把单位器件区域矩阵状排列得到的引线框。
而且，在以下的例子中，作为芯片键合的方法，具体地说明使用银浆料的方法，但当然也可以是使用其它浆料、DAF（Die Attach Film，芯片贴合膜）的方法。
另外，在以下的例子中，为了图示的方便，引线条数图示为30条左右，但是在实际的器件中主要为例如200-600条左右。
图1是用来说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的组装工序途中（引线框准备工序结束时刻）的引线框俯视图。图2是图1的X-X'剖面的剖面图。图3是图1的D-D'剖面的剖面图。图4是用来说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的组装工序途中（芯片键合工序结束时刻）的引线框俯视图。图5是图4的X-X'剖面的剖面图。图6是图4的D-D'剖面的剖面图。图7是用来说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）的组装工序途中（线键合工序结束时刻）的引线框俯视图。图8是图7的X-X'剖面的剖面图。图9是图7的D-D'剖面的剖面图。基于它们说明本申请的一实施方式的半导体器件的制造方法中的组装工艺的前半部分（到线键合为止）。
首先，利用图1说明组装中使用的引线框1（或其单位器件区域）。像图1所示的那样，引线框1的周边部为大致矩形框状（例如，大致正方形）的框部3。而且，在其内侧设置有大致矩形框状的连接条4。在框部3和连接条4的大致中央部设置有芯片焊盘6，是所谓的“小面积芯片焊盘”，在芯片焊盘6的第一主面6a上搭载了半导体芯片2时，芯片焊盘6在平面上是包含在半导体芯片2内的关系。
芯片焊盘6，例如，通过4条芯片焊盘支撑引线7被连结支撑在框部3和连接条4（连接条的角部4c）上，在该例子中，各芯片焊盘支撑引线7的外端侧在分支部12分支，具有第一分支7a和第二分支7b（合称“分支”）。
在各芯片焊盘支撑引线7的分支部12的内侧设置有下移部11，在各分支7a、7b与连接条4的连结部10、且在芯片焊盘6的第一主面6a侧（引线框的第一主面1a侧）即芯片焊盘支撑引线7的第一主面1a侧，设置有通过例如蚀刻形成的凹部8。另外，在该例子中，该凹部8是在引线框的构图后通过蚀刻形成的，但该蚀刻的时刻也可以与引线框的构图同时或者在其前。另外，作为凹部8的形成方法，除了蚀刻以外，也可以是机械的方法。但是，利用蚀刻时，在不会造成芯片焊盘支撑引线7的其它部分变形等和加工精度高的方面是有利的。
在连接条4的各边4s上分别连结有多个引线5，外部引线部5p向外部延伸，例如，与框部3连结并被支撑，内部引线部5i向内部延伸。在此，可以把与引线框的主面平行且与芯片焊盘的主面和芯片焊盘以外的引线框的主面靠近的一个平面作为“引线框实质上所属的平面”。在该例子中，在一部分内部引线部5i中有在引线框实质上所属的平面内处弯曲的弯曲部5b。而且，可以定义通过与芯片焊盘支撑引线7相邻的内部引线部5i的弯曲部5b且平行于该引线所属的连接条4的边4s的直线14与该芯片焊盘支撑引线7的交点15（准确地说，与该芯片焊盘支撑引线7的中心线的交点）。在此，如果看该交点15和与该内部引线部5i相邻的分支上的凹部8的平面的位置关系，则在该例子中，凹部8设置在交点15的外侧。
在此，例示该例子的引线框1的主要尺寸。即，引线框厚度：例如125微米左右；芯片焊盘径：例如3毫米左右；外部引线间距：例如400微米左右；连接条宽度：例如150微米左右；下移量：例如240微米左右。另外，作为优选例可以例示，凹部8的深度：例如20-30微米左右；长度：例如300微米左右；宽度：例如150微米左右。在此，芯片焊盘支撑引线7的各分支7a、7b的宽度为例如150微米左右。另外，作为引线框的材料，通常使用以铜为主要成分的铜系合金。作为铜系合金的具体例子，可以举出Cu-Fe系合金，Cu-Cr-Sn-Zn系合金，Cu-Zr系合金。
然后，图2示出图1的X-X'剖面。像图2所示的那样，芯片焊盘6的上表面（芯片搭载面、与第二主面6b相反的面）6a的高度，如果以引线框1的其它部分（例如，连接条4的上表面1a）为基准，则通过下移有所降低。
然后，图3示出图1的D-D'剖面。像图3所示的那样，与前面同样地，芯片焊盘6的上表面（芯片搭载面）6a的高度，如果以引线框1的其它部分（例如，下移部11的外侧的芯片焊盘支撑引线7的上表面1a）为基准，通过下移有所降低。
然后，像图4、图5和图6所示的那样，在芯片焊盘6的上表面6a上，经由例如银浆料等的接合部件层9，以半导体芯片2的上表面2a（背面2b的相反面）即具有多个键合焊盘16的面朝着上方的方式，进行芯片键合。
然后，像图7、图8和图9所示的那样，通过例如金线等的键合线17连接多个键合焊盘16和对应的引线5的内端（即内部引线部5i的内端）。
然后，转移到模制工序。
2．本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的主要部分（密封工艺）的说明（主要是图10～图17）
该部分说明的密封方法是以转印模制为前提作说明的，但是当然也可以是压缩模制等其它树脂密封方法。
图10是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的主要部分（密封工艺）的组装工序途中（引线框的夹持工序）的引线框俯视图。图11是图10的引线框的角部切出区域R1的放大俯视图。图12是图11的M-M'的示意剖面图（引线框的夹持工序）。图13是图10的X-X'剖面的示意剖面图（引线框的夹持工序）。图14是图10的D-D'剖面的示剖面图（引线框的夹持工序）。图15是图10的C-C'剖面的示意剖面图（引线框的夹持工序）。图16是图11的M-M'的示意剖面图（树脂密封工序）。图17是图10的X-X'剖面的示意剖面图（树脂密封工序结束时刻）。基于它们说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的主要部分（密封工艺）。
像图7所示的那样，完成了线键合的引线框1被放置并夹持在模制模具（上模具和下模具）之间。图10示出从上模具上透视被夹持的状态的引线框1的上表面而看到的平面图。像图10所示的那样，连接条4的大致全部区域被上模具（第一模制模具）的夹持面53a和下模具（第二模制模具）的夹持面53b夹持。如果按照连接条4的宽度方向描述它，则从平面上说，下模具的夹持面53b实质上包含在上模具的夹持面53a内。另外，如果按照上方腔体52a（第一腔体）和下方腔体52b（第二腔体）描述它，则（在平面上），从平面上说，上方腔体52a实质上包含在下方腔体52b内。即，如果示出一例，则在大致整个外周，上方腔体52a的外端在下方腔体52b的外端的内侧例如25微米左右。这是为了在上下模具的水平位置发生错离时不会出问题，通过增大某一个来设置裕量。
另外，在位置错离不是问题时无须这样做。即，二者也可以是相同的大小。而且，增大上模具、下模具中的哪一个都可以。
另外，在各夹持面53a、53b的与角部对应的位置设置有例如一个栅极部54和三个排气部55。
然后，图11示出图10的引线框的角部切出区域R1的放大图。像图11所示的那样，在位于连接条4的角部4c的连结部10即芯片焊盘支撑引线7（其分支7a、7b）与连接条4的连结部10处设置的凹部8，在该例子中，像以下那样。即，凹部8的位置设置在第一分支7a和上述第二分支7b的分支部12的外侧，且在到属于连结部10的连接条4的宽度的内侧的一半之间。另外，凹部8的优选扩展范围为，例如，从上模具的夹持面53a的内端的内部方向附近到连接条4的宽度的内侧的一半（即，连接条4的中心线21的内侧）左右的范围。
然后，图12示出图11的M-M'剖面。像图12所示的那样，连接条4和其附近的芯片焊盘支撑引线7的上表面1a和下表面1b被上下模具51a、51b（统称为模具51）夹持。但是，在该例子中，由于在凹部8的某一部分，上模具51a不接触引线框1的上表面1a，所以夹持压力不集中在该部分。另外，该夹持时的过挤压（overdrive）量，即，模具挤压引线框的量，作为优选例可以例示10微米左右。换言之，意味着例如，原本125微米左右的厚度的引线框，在夹持的区域中成为115微米左右的厚度。另外，通常，实施模制工序时（从放置引线框的时刻到取出引线框的时刻），上下模具等的接触引线框、密封树脂的部分被加热到摄氏175度左右。
如果针对整个模具剖面示出以上说明的情况，则像图13、图14和图15那样。即，图13是图10的X-X'剖面，像图13所示的那样，在上模具的夹持面53a的整个宽度上接触引线框1的上表面1a，在下模具的夹持面53b的整个宽度上接触引线框1的下表面1b。
图14是图10的D-D'剖面，像图14所示的那样，与图12同样地，在下模具的夹持面53b的整个宽度上接触引线框1的下表面1b，在与设置有凹部8的部分以外对应的上模具的夹持面53a的整个宽度上接触引线框1的上表面1a。另一方面，在设置有凹部8的部分，上模具的夹持面53a不接触引线框1的上表面1a。
图15是图10的C-C'剖面，像图15所示的那样，在上下模具51a、51b的右侧，与图14同样地，在下模具的夹持面53b的整个宽度上接触引线框1的下表面1b，在与设置有凹部8的部分以外对应的上模具的夹持面53a的整个宽度上接触引线框1的上表面1a。另一方面，在设置有凹部8的部分，上模具的夹持面53a不接触引线框1的上表面1a。与此相对，在上下模具51a、51b的左侧，由于有栅极部54，所以在该部分，引线框1的哪一个面都不被夹持。
然后，像图16所示的那样，如果例如，通过转印模制，经由栅极部54（图15），向腔体52（图12）内填充密封树脂，则形成由上侧树脂密封体18a（第一树脂密封体）、下侧树脂密封体18b（第二树脂密封体）等构成的树脂密封体18。
如果从模具51取出该树脂密封体18，则得到树脂密封了的引线框1。接着，实施用来固化焙烧（完全固化）的批量焙烧处理等（例如，在摄氏175度下几个小时左右）。
然后，转移到连接条等切断工艺。
3．本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的说明（主要是图18～图25）
在该部分，作为一例，说明先切断引线框的单位器件区域的角部（即“引线框的角部”）的不要部分，然后切断并除去引线之间的连接条的工艺，但步骤的顺序是任意的，当然也可以先实施连接条切断工序。
图18是把用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的引线框的示意剖面（上侧、但是省略了密封体内部的结构）和上表面（下侧）一并示出的说明图（引线框角部切断工序前）。图19是图18的X-X'剖面的引线框和切断装置的示意剖面图（省略了密封体内部的结构）。图20是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的引线框的俯视图（引线框角部切断工序中）。图21是图20的X-X'剖面的引线框和切断装置的示意剖面图（省略了密封体内部的结构）。图22是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的引线框的俯视图（连接条切断工序中）。图23是图22的X-X'剖面的引线框和切断装置的示意剖面图（省略了密封体内部的结构）。图24是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）的引线框的俯视图（连接条切断工序后）。图25是图24的X-X'剖面的引线框和切断装置的示意剖面图（省略了密封体内部的结构）。基于它们说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺的后半部分（连接条等切断工艺）。
图18（下侧是上表面，上侧是其X-X'的简化剖面）示出树脂密封结束了的引线框1的状态。像图18所示的那样，引线框1由引线框本体和在连接条4内形成的树脂密封体18构成，在该例子中，与上方腔体52a和下方腔体52b的大小不同对应，上侧树脂密封体18a（第一树脂密封体）比下侧树脂密封体18b（第二树脂密封体）小。
另外，如果示出具体的尺寸的一例，引线框1的厚度Tf为例如125微米左右，连接条宽度Tt为例如150微米左右，密封体连接条间间隔Td为例如150微米左右。
在该状态下，像图19所示的那样，把引线框1载置到封装承受台62上，利用在切断模具保持部61上安装了角部切断模具60c的切断装置进行引线框角部的切断。如果把此时的角部切断模具60c的平面形状重叠在引线框平面图上，则像图20那样。在此，像图21那样进行切断。另外，像这样从密封体的宽度窄的一侧朝着密封体的宽度宽的一侧切断的理由是，切断模具不会在密封体的侧面上发生位置错离。另外，为了容易这样做，像前面说明了的那样，通常使上下腔体的大小有差别。但是，在没有这样的问题时，当然也可以从逆方向切断。以上的情况也适用于角部的切断、连接条切断。
然后，如果像图22和图23所示的那样，利用在切断模具保持部61上安装了连接条切断模具60t的切断装置实施连接条切断，则像图24那样，使在切断模具保持部61上安装了连接条切断模具60t的切断装置，例如，朝上方偏移。
然后，根据需要，转移到引线成形工序等。
4．本申请的上述一实施方式的半导体器件的制造方法中的组装工艺末尾部分（引线成型工艺）的说明（主要是图26～图29）
该部分所示的引线成形方式是一例，最终的引线形状是任意的，根据需要实施即可，如果没有必要也可以跳过。
图26是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺末尾部分（引线成型工艺）的分离了的封装（密封体）的俯视图。图27是用来说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺末尾部分（引线成型工艺）的分离了的封装（密封体）的仰视图。图28是图26的X-X'剖面的剖面图。图29是图26的D-D'剖面的剖面图。基于它们说明本申请的上述一实施方式的半导体器件的制造方法中的组装工艺末尾部分（引线成型工艺）。
连接条切断结束了的引线框1（图24），根据需要，从框部3切离而成为各封装（树脂密封体18、引线5等的集合体），根据需要进行引线成形。另外，对于引线的成形和从框切离，无论哪一个在前面都可以。另外，在这些工序的前后，根据需要进行引线镀敷处理。图26示出实施了引线成形的封装的俯视图。像图26所示的那样，在中央部看到树脂密封体18的上表面19a，多数引线5从其各边突出，各引线5在引线弯曲部20处弯曲。
然后，图27示出实施了引线成形的封装的仰视图。像图27所示的那样，与图26同样地，在中央部看到树脂密封体18的下表面19b，多数引线5从其各边突出，各引线5在引线弯曲部20处弯曲。
然后，图28示出图26的X-X'剖面。像图28所示的那样，在树脂密封体18内收存引线5的内端、半导体芯片2、键合焊盘16、键合线17、芯片焊盘6等。在此，例示出与树脂密封体18有关的主要尺寸。即，密封体厚度，在LQFP的情况下是例如1.4毫米左右，在TQFP的情况下是例如1.1毫米左右。芯片厚度（层叠的情况下是作为整体的厚度）是例如280微米左右、银浆料厚度是例如10微米左右。另外，密封体的一边的长度（大致正方形的情况下）为例如18毫米左右（作为主要的范围，为10～28毫米左右）。
然后，图29示出图26的D-D'剖面。像图29所示的那样，除了芯片焊盘支撑引线7的两端侧面以外的芯片焊盘支撑引线7的大致全部、半导体芯片2、芯片焊盘6等收存在树脂密封体18内。另外，在该例子中，半导体芯片2和芯片焊盘6所在的位置处的第一树脂密封体18a的厚度Ta比第二树脂密封体18b的厚度Tb厚。这是为了确保键合线的环路高度。
另外，如果示出具体的尺寸的一例，树脂密封体18a的厚度Ta是例如590微米左右，第二树脂密封体18b的厚度Tb是例如400微米左右。
5．与本申请的上述一实施方式的半导体器件的制造方法中的引线框的平面形状有关的各种变形例的说明（主要是图30～图32）
在到此为止的说明中，作为芯片焊盘，主要以小面积芯片焊盘（例如，图1）为例进行了具体说明，但这些实施方式，像以下所示的那样，并不限于小面积芯片焊盘，可以适用于使用了具有各种面积或形状的芯片焊盘的引线框的工艺。另外，关于芯片焊盘支撑引线7的形状也都一样。
图30是用来说明与本申请的上述一实施方式的半导体器件的制造方法中的引线框的平面形状有关的变形例（非分支芯片焊盘支撑引线）的引线框俯视图。图31是用来说明与本申请的上述一实施方式的半导体器件的制造方法中的引线框的平面形状有关的变形例（简单大面积芯片焊盘）的引线框俯视图。图32是用来说明与本申请的上述一实施方式的半导体器件的制造方法中的引线框的平面形状有关的变形例（带开口的大面积芯片焊盘）的引线框俯视图。基于它们说明与本申请的上述一实施方式的半导体器件的制造方法中的引线框的平面形状有关的各种变形例。
（1）非分支芯片焊盘支撑引线（主要是图30）：
图30所示的芯片焊盘支撑引线7的平面形状，与图1等相比，其特征在于芯片焊盘支撑引线7的连接条4侧没有分支。此时，由于没有分支，所以形成凹部8的优选位置的内侧范围成为，通过与芯片焊盘支撑引线7相邻的引线5（内部引线部5i）的弯曲部5b且平行于相邻的连接条4的边4s的直线14与芯片焊盘支撑引线7（更准确地说，芯片焊盘支撑引线7的中心线22）的交点15。
该结构，除了结构简单以外，大致是4旋转对称，芯片焊盘的保持稳定性优良。另一方面，具有分支的芯片焊盘支撑引线7，像以下所示的那样，具有缓和夹持压力导致的芯片焊盘的上下移动的效果。
（2）简单大面积芯片焊盘（主要是图31）：
图31所示的芯片焊盘6的平面形状，与图1等相比，其特征在于从平面上说，半导体芯片2包含在芯片焊盘6内。该简单大面积芯片焊盘6，例如，为大致矩形形状，内部没有宏观的开口。因此，半导体芯片2的整个背面和端部下表面被芯片焊盘6完全保护。另外，与图1那样的小面积芯片焊盘相比，由于芯片焊盘支撑引线7变短，所以具有夹持压力导致的芯片焊盘6的上下移动小的优点。
另外，与下面的例子同样地，也可以具有宏观的开口。
（3）带开口的大面积芯片焊盘（主要是图32）：
图32所示的芯片焊盘6的平面形状，与图31同样地，其特征在于从平面上说，半导体芯片2包含在芯片焊盘6内。但是，在该例子中，还具有以下附加特征：内部具有宏观的开口。
在该例子中，除了与图31相同的优点以外，与图1那样的小面积芯片焊盘同样地，还具有提高与密封树脂的接合性等的优点。
6．与本申请的上述一实施方式的半导体器件的制造方法中的密封工艺有关的变形例的说明（主要是图33）
该例子是与部分1-4中说明了的组装工艺中的密封工艺（部分2）有关的变形例，由于基本上在部分1-5中说明过的内容可以大致原样适用，所以以下，只说明原则上不同的部分。
图33是用来说明与本申请的上述一实施方式的半导体器件的制造方法中的密封工艺有关的变形例的、与图12对应的示意剖面图（引线框的夹持工序）。基于它说明与本申请的上述一实施方式的半导体器件的制造方法中的密封工艺有关的变形例。
像图33所示的那样，与图12相比，在引线框1侧不形成凹部，而代之以在对应的部分的模具（例如，上模具51a、即第一模制模具）上形成凹部（即夹持面凹部58）。
另外，在此，使用了未形成凹部的引线框1，但也可以与图12同样地，使用形成有凹部的引线框1。但是，使用未形成凹部的引线框1时，除了可以降低引线框1的制造成本以外，还具有可以确保引线框1的强度等的优点。另外，也可以在下模具51b（第二模制模具）上形成夹持面凹部58。另外，也可以在上模具51a和下模具51b各自的夹持面53a、53b这二者上形成夹持面凹部58。另外，夹持面凹部58的优选大小和其位置与引线框1上的凹部8时的情况相同。
而且，像例如图33那样，如果使用未形成凹部的引线框1和具有夹持面凹部58的模具，则除了可以降低引线框1的制造成本以外，还具有可以确保引线框1的强度等的优点。另一方面，像例如图12那样，如果使用形成有凹部的引线框1和没有夹持面凹部58的模具，则具有可以对更多品种共用模具的优点。
7．与上述实施方式（包含变形例）有关的补充说明和针对整体的考察（主要是图34）
图34是用来说明本申请的上述一实施方式的半导体器件的制造方法的概要的、图11的M-M'的示意剖面图（树脂密封工序）。基于它进行与上述实施方式（包含变形例）有关的补充说明和针对整体的考察。
（1）关于本申请的上述一实施方式的半导体器件的制造方法的概要（主要是图34）：
像前面说明过的那样，在引线框部件的模制工序中，在用模具夹住引线框的连接条的状态下，向腔体内供给树脂（转印模制的情况下）。此时，为了可以用模具的夹持部可靠地夹持连接条，使夹持部的宽度比连接条的宽度宽。其结果，引线（内部引线、外部引线）和悬吊引线（即芯片焊盘支撑引线7）各自的一部分也被模具夹持。而且，如果悬吊引线被模具夹持，则该夹持压力使悬吊引线变形。在此，像例如图34所示的那样，在上模具51a的夹持部的宽度比下模具51b的夹持部的宽度大时，该悬吊引线连结的芯片焊盘的位置容易朝下方（图34中指芯片焊盘偏移的方向）移动。然后，而且，如果该芯片焊盘移动到预定的位置的下方，则在偏移（在此，下移）了的芯片焊盘的下表面侧形成的密封体形成得比所希望的厚度薄。其结果发现，如果向在芯片焊盘的下表面侧形成的密封体施加应力，则成为产生封装裂纹的原因。在QFP中也是，对于在芯片焊盘的下表面侧形成的树脂的厚度薄的产品（例如，LQFP或TQFP），容易产生该封装裂纹。另外，在制造检查工序中，例如，温度循环试验（例如，以摄氏零下55度、摄氏125度进行200次左右的循环）时等经常产生。根据本申请发明人的研究分析，在形成于芯片焊盘的下表面侧的密封体形成得比所希望的厚度薄的封装中，例如，作为接合部件层的银浆料的剥离，因此，发现产生这些封装裂纹（小面积芯片焊盘的情况下）。
与此相对，在本申请的上述一实施方式的半导体器件的制造方法中的树脂密封工艺中，像图34所示的那样，在引线框1的芯片焊盘支撑引线7与连接条4的连结部10的第一主面（1a、6a）侧或第二主面（1b、6b）侧设置有凹部8。由此，夹持压力不会集中到连接条4的内侧附近的芯片焊盘支撑引线7上，该部分的芯片焊盘支撑引线7不会变形。因此，该部分的变形导致的芯片焊盘6的上下移动也不会发生。
（2）与芯片焊盘支撑引线的变形造成的芯片焊盘的上下移动有关的考察：
在此，对本申请的上述一实施方式的半导体器件的制造方法中示出的那样的引线框没有凹部时发生的、模具的夹持压力造成的芯片焊盘的上下移动，进行考察。在该小部分中，具有与到此为止示出的各图（图33除外）相同的形状，但可以考虑像例如图33那样没有凹部8的形状。
首先，从结构简单的图30（I字型芯片焊盘支撑引线）开始。夹持压力造成的引线框的凹陷量，在125微米左右的厚度的引线框中，通常可以认为是10微米左右。因此，由于该变形（夹持压力造成的芯片焊盘支撑引线的厚度的减少），或由于例如在该部分按压芯片焊盘支撑引线，即使芯片焊盘移动，其移动量也充其量是10微米左右，如果把它与作为封装厚度的标准的1毫米比较则是1/100左右，这样的量没有问题。
另一方面，假如芯片焊盘支撑引线的长度由于该变形而改变，由此芯片焊盘朝下或朝上移动了，对此定量地考察。首先，夹持压力造成的芯片焊盘支撑引线的厚度的减少量“ΔTf”导致的芯片焊盘支撑引线的长度“L”的增加量“ΔL”，并不是与“ΔTf”同等程度的量，通常可以认为是比它小一位数的量。即，“ΔL可以考虑是1微米左右”。在此，如果近似地表示芯片焊盘支撑引线的长度“L”、其增加量“ΔL”与芯片焊盘的朝下或朝上的移动量“ΔH”的关系，则为“ΔH≈（2L/ΔL）1/2”。如果为了简化使“L≈5毫米”，则得到“ΔH≈（2x5000x1）1/2≈100微米”。可以看出，该移动量即使与作为封装厚度的标准的1毫米比较，可能也足以成为导致某种问题的原因。
像这样非常小的芯片焊盘支撑引线的长度的增加转换成芯片焊盘的较大的垂直移动的原因是，芯片焊盘支撑引线从周边悬吊，在垂直方向以外没有自由度，而且平衡高度（原有高度）对周边的垂直移动的长度的贡献比较的小。换言之，虽然芯片焊盘支撑引线的长度的增加量小，芯片焊盘支撑引线的长度却是宏观的量，结果，芯片焊盘的垂直移动量增大，可以说成为半宏观量。
然后，对图1那样的Y字型芯片焊盘支撑引线7进行考察。首先，考虑分支角度即第一分支7a与第二分支7b之间的角度为90度的情况。此时，由于芯片焊盘支撑引线7的主要部分（非分支部分）与分支的方向不同，芯片焊盘支撑引线的长度（此时是有效长度，即，换算成I字型芯片焊盘支撑引线后的长度“L”）的增加量“ΔL”减少到70％左右。因此，Y字型芯片焊盘支撑引线7（分支角度90度）的情况下，与I字型芯片焊盘支撑引线的情况下相比，芯片焊盘的朝下或朝上的移动量“ΔH”，减少到85％左右。
与此同样地，如果分支角度为120度，则芯片焊盘支撑引线的长度的增加量“ΔL”减少到50％左右。因此，Y字型芯片焊盘支撑引线7（分支角度120度）的情况下，与I字型芯片焊盘支撑引线的情况相比，芯片焊盘的朝下或朝上的移动量“ΔH”减少到70％左右。
而且，如果分支角度为180度，则芯片焊盘支撑引线的长度的增加量“ΔL”为0。因此，Y字型芯片焊盘支撑引线7（分支角度180度），即，在T字型芯片焊盘支撑引线的情况下，芯片焊盘的朝下或朝上的移动量“ΔH”理论上是0。但是，可以认为虽然在实际中，发生与该直线分支（第一分支7a和第二分支7b构成直线）相同的现象，分支部12（即，直线分支的中央部）朝上下移动，但是直线分支的一半的长度与芯片焊盘支撑引线7的长度相比十分短，所以该量充其量为10微米左右。因此，它造成的芯片焊盘6的上下移动量也是同等程度，没有问题。
另外，在T字型芯片焊盘支撑引线的情况下，由于直线分支的水平方向的不稳定性，有时也担心出问题，所以在这样的情况下，通过使直线分支与角部的连接条4一体化，可以实现稳定。
以上说明的涉及分支的有无和分支角度的各种例子，是针对没有凹部8的引线框说明的，但这些针对芯片焊盘支撑引线外端部的各种结构的效果差异，也同样适用于具有凹部8的引线框。
另外，该小部分中描述过的与没有凹部8的引线框有关的各种例子，当然也构成本申请的实施方式（包含变形例）的一部分。另外，这一点对于其它的小部分也一样。
（3）与移动方向有关的考察：
然后，考察芯片焊盘的垂直移动方向如何变化。例如，如果芯片焊盘和芯片焊盘支撑引线的剖面完全上下对称，则由结构内在的微观非对称性（静态的微观非对称性）等决定移动方向。另一方面，在伴随有下移加工、芯片键合等的宏观非对称性时，它们会导致某种可能性增大。在上述实施方式那样的情况下，朝下方移动的情况多。假如，朝下方移动了时，在芯片焊盘的下表面侧形成的密封体形成得比所希望的厚度薄，成为产生封装裂纹等的原因。另一方面，朝上方移动了时，可能会出现键合线等露出等的问题。
另一方面，如果考虑动态的微观非对称性，则有可能根据由模具等向下按压还是向上按压连接条的内侧，决定芯片焊盘朝上下的某一方移动。因此，像图3那样，在引线框的上表面上形成凹部具有避免发生朝下方移动的微观非对称性的效果。在图33的情况下也是如此。
（4）与半导体芯片和芯片焊盘所在的位置（芯片和芯片焊盘位置）处的上侧树脂密封体（芯片表面侧）的厚度和下侧树脂密封体（芯片背面侧）的厚度的相互关系有关的考察：
在上述各实施方式中，主要以芯片和芯片焊盘位置处的上侧树脂密封体的厚度比下侧树脂密封体的厚度厚时为例具体地说明。但是，到此为止说明的各种实施方式（包含变形例），当然也可以适用于芯片和芯片焊盘位置处的上侧树脂密封体的厚度比下侧树脂密封体的厚度薄时的情况、和芯片和芯片焊盘位置处的上侧树脂密封体的厚度与下侧树脂密封体的厚度为同等程度的情况。这是因为，芯片焊盘的移动方向不会在所有情况下都限于同一方向，所以不管是上侧树脂密封体薄的情况，还是下侧树脂密封体薄的情况，可能都会同样地出现问题。另外，在上下树脂厚度为同等程度的情况下也是，如果考虑薄膜化的封装，那么同样地，避免下表面的裂纹和从上表面侧露出线等都是重要的课题。
8．总结
以上基于实施方式具体地说明了本发明人完成的发明，但当然本发明不限于此，在不脱离其主要发明构思的范围内，可以做出各种变更。
例如，在上述实施方式中，主要以芯片焊盘的外形尺寸比半导体芯片的外形尺寸小为例进行了说明，但当然本发明不限于此，也可以适用于芯片焊盘的外形尺寸比半导体芯片的外形尺寸大的引线框。
而且，在上述实施方式中，主要示出了栅极部设置在下模具和上模具这二者上的例子，但当然本发明不限于此，也可以适用于只在下模具或上模具中的一方者上设置的情况。
另外，在上述实施方式中，主要以下移加工了的引线框为例具体地说明，但当然本发明不限于此，也可以适用于使用了未进行下移加工的引线框的情况。

Claims (2)

1.一种半导体器件，包括：
芯片焊盘，具有第一面以及与所述第一面相反的一侧的第二面；
芯片焊盘支撑引线，具有第三面、第四面、位于所述第三面和所述第四面之间的端面以及从所述第三面到达所述端面的阶梯，该芯片焊盘支撑引线支撑所述芯片焊盘，所述第三面是与所述芯片焊盘的所述第一面相同的一侧的面，所述第四面是与所述芯片焊盘的所述第二面相同的一侧的面，并且是与所述第三面相反的一侧的面；
半导体芯片，具有多个键合焊盘，并搭载到所述芯片焊盘的所述第一面上；
多个引线，经由多个线与所述多个键合焊盘分别电连接；以及
树脂密封体，对所述芯片焊盘、所述多个引线中的各个引线的一部分、所述半导体芯片以及所述多个线进行密封，
所述芯片焊盘支撑引线的所述端面从所述树脂密封体露出，
所述芯片焊盘支撑引线的所述阶梯的表面被所述树脂密封体覆盖，
所述树脂密封体具有上表面和下表面，所述上表面是与所述芯片焊盘的所述第一面相同的一侧的面，所述下表面是与所述芯片焊盘的所述第二面相同的一侧的面，并且是与所述上表面相反的一侧的面，
所述树脂密封体包括第一树脂密封体和第二树脂密封体，该第一树脂密封体具有所述树脂密封体的所述上表面以及与所述树脂密封体的所述上表面交叉的第一侧面，该第二树脂密封体具有所述树脂密封体的所述下表面以及与所述树脂密封体的所述下表面交叉的第二侧面，
在观察剖面时，所述第一树脂密封体的所述第一侧面与所述半导体芯片的距离小于所述第二树脂密封体的所述第二侧面与所述半导体芯片的距离，
所述芯片焊盘支撑引线被弯曲成：使所述芯片焊盘与所述树脂密封体的所述下表面的距离小于所述芯片焊盘与所述树脂密封体的所述上表面的距离，并且所述芯片焊盘的所述第二面不从所述树脂密封体的所述下表面露出。
2.根据权利要求1所述的半导体器件，其中：
所述芯片焊盘的外形尺寸小于所述半导体芯片的外形尺寸。
CN201310188828.XA 2012-05-23 2013-05-21 半导体器件的制造方法 Expired - Fee Related CN103426781B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-117490 2012-05-23
JP2012117490A JP5947107B2 (ja) 2012-05-23 2012-05-23 半導体装置

Publications (2)

Publication Number Publication Date
CN103426781A CN103426781A (zh) 2013-12-04
CN103426781B true CN103426781B (zh) 2017-08-25

Family

ID=49621916

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201320277883.1U Expired - Fee Related CN203423167U (zh) 2012-05-23 2013-05-21 半导体器件
CN201310188828.XA Expired - Fee Related CN103426781B (zh) 2012-05-23 2013-05-21 半导体器件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201320277883.1U Expired - Fee Related CN203423167U (zh) 2012-05-23 2013-05-21 半导体器件

Country Status (3)

Country Link
US (3) US8772090B2 (zh)
JP (1) JP5947107B2 (zh)
CN (2) CN203423167U (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659843B2 (en) 2014-11-05 2017-05-23 Infineon Technologies Ag Lead frame strip with molding compound channels
DE102015100262A1 (de) * 2015-01-09 2016-07-14 Osram Opto Semiconductors Gmbh Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
ITTO20150231A1 (it) 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti
US10099411B2 (en) 2015-05-22 2018-10-16 Infineon Technologies Ag Method and apparatus for simultaneously encapsulating semiconductor dies with layered lead frame strips
JP6555523B2 (ja) * 2015-09-02 2019-08-07 キョーラク株式会社 成形用金型装置及び成形方法
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
US10211128B2 (en) 2017-06-06 2019-02-19 Amkor Technology, Inc. Semiconductor package having inspection structure and related methods
JP7030481B2 (ja) * 2017-11-10 2022-03-07 エイブリック株式会社 樹脂封止金型および半導体装置の製造方法
CN109841590A (zh) * 2017-11-28 2019-06-04 恩智浦美国有限公司 用于具有j引线和鸥翼引线的集成电路装置的引线框
CN109904136A (zh) * 2017-12-07 2019-06-18 恩智浦美国有限公司 用于具有j引线和鸥翼引线的集成电路装置的引线框
CN110707063A (zh) * 2018-07-10 2020-01-17 恩智浦美国有限公司 具有可弯曲引线的引线框架
CN112041984B (zh) * 2018-05-09 2023-12-22 三菱电机株式会社 功率半导体装置及其制造方法以及电力变换装置
JP7057727B2 (ja) * 2018-07-12 2022-04-20 株式会社三井ハイテック リードフレームおよび半導体装置
US10910294B2 (en) 2019-06-04 2021-02-02 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6986539B2 (ja) * 2019-11-25 2021-12-22 Ｔｏｗａ株式会社 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム
DE112022000871T5 (de) * 2021-03-17 2023-12-07 Rohm Co., Ltd. Halbleiterbauelement
CN113314426B (zh) * 2021-05-26 2022-08-02 广东国峰半导体有限公司 一种半导体封装工艺
US11862538B2 (en) * 2021-08-31 2024-01-02 Texas Instruments Incorporated Semiconductor die mounted in a recess of die pad

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674268A (zh) * 2004-03-23 2005-09-28 株式会社瑞萨科技 半导体器件
CN101118891A (zh) * 2002-07-01 2008-02-06 株式会社瑞萨科技 半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581113B2 (ja) * 1987-11-25 1997-02-12 三菱電機株式会社 半導体装置のモールド方法および装置
JPH09199654A (ja) * 1996-01-12 1997-07-31 Dainippon Printing Co Ltd リードフレームの加工方法およびリードフレーム
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP2005159103A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
JP5417128B2 (ja) * 2008-11-27 2014-02-12 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
JP4566266B2 (ja) * 2009-04-10 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5116723B2 (ja) 2009-05-07 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118891A (zh) * 2002-07-01 2008-02-06 株式会社瑞萨科技 半导体器件
CN1674268A (zh) * 2004-03-23 2005-09-28 株式会社瑞萨科技 半导体器件

Also Published As

Publication number Publication date
US9153527B2 (en) 2015-10-06
US20140264797A1 (en) 2014-09-18
JP5947107B2 (ja) 2016-07-06
US20130316500A1 (en) 2013-11-28
US8772090B2 (en) 2014-07-08
CN103426781A (zh) 2013-12-04
US20160005699A1 (en) 2016-01-07
CN203423167U (zh) 2014-02-05
JP2013247131A (ja) 2013-12-09

Similar Documents

Publication Publication Date Title
CN103426781B (zh) 半导体器件的制造方法
TWI325169B (en) Multi-row lead frame
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US9595503B2 (en) Dual lead frame semiconductor package and method of manufacture
CN102812551B (zh) 用于多引线框堆叠封装的导流条和模空腔条结构
CN102194788A (zh) 多层引线框封装及其制备方法
US9397082B2 (en) Multiple die lead frame packaging
TWI485819B (zh) 封裝結構及其製造方法
US20220165647A1 (en) Signal isolator having enhanced creepage characteristics
CN107148671A (zh) 三重堆叠半导体封装
TW533566B (en) Short-prevented lead frame and method for fabricating semiconductor package with the same
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
US9000570B2 (en) Semiconductor device with corner tie bars
EP3882969B1 (en) A cascode semiconductor device and method of manufacture
US8981541B2 (en) Quad flat semiconductor device with additional contacts
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI301316B (en) Chip package and manufacturing method threrof
US10290593B2 (en) Method of assembling QFP type semiconductor device
TWI419288B (zh) 導線架條及其封膠方法與具有導線架之半導體封裝構造
CN100477198C (zh) 芯片封装结构及其制造方法
TWI422002B (zh) 可銅線鍵接的封裝體結構及其製作方法
JP2000311979A (ja) 半導体装置
JPH11204716A (ja) 半導体装置およびその製造方法
CN103715162A (zh) 用于半导体封装的导线框架条
KR930014846A (ko) 멀티칩패키지(mcp) 제작방법 및 그 구조

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170825

Termination date: 20190521

CF01 Termination of patent right due to non-payment of annual fee