JP5116723B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5116723B2
JP5116723B2 JP2009112583A JP2009112583A JP5116723B2 JP 5116723 B2 JP5116723 B2 JP 5116723B2 JP 2009112583 A JP2009112583 A JP 2009112583A JP 2009112583 A JP2009112583 A JP 2009112583A JP 5116723 B2 JP5116723 B2 JP 5116723B2
Authority
JP
Japan
Prior art keywords
gate
lead
mold
lead frame
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009112583A
Other languages
English (en)
Other versions
JP2010263066A5 (ja
JP2010263066A (ja
Inventor
文司 倉冨
洋一 河田
福美 清水
晴彦 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009112583A priority Critical patent/JP5116723B2/ja
Publication of JP2010263066A publication Critical patent/JP2010263066A/ja
Publication of JP2010263066A5 publication Critical patent/JP2010263066A5/ja
Application granted granted Critical
Publication of JP5116723B2 publication Critical patent/JP5116723B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置(または半導体集積回路装置)の製造方法におけるレジン封止技術に適用して有効な技術に関する。
日本特開平3−254136号公報(特許文献1)には、モールド金型のキャビティ・ブロックのゲート部に挿入される超硬材で作られた入れ駒(インサートまたはゲート・ブロック)を使用したレジン・モールド技術が開示されている。そして、この入れ駒の上面をキャビティ・ブロックの上面とそろえることが困難であることから、これと接するリードフレームの変形や隙間からのレジン漏れ等の問題がることが示されており、その対策として、上半部分がゲートの幅のみとなる入れ駒が開示されている。
特開平3−254136号公報
モールド金型において、キャビティ部と連通するゲート部やフロー・キャビティ部には、フィラーを含む樹脂が勢い良く流れるため、これらの表面の磨耗が進行しやすい。そこで、特許文献1に示すように、磨耗耐性をあげるために、キャビティ部などを構成する材料よりも硬度の高い材料(超硬材)で、ゲート部(又は、キャビティ内の余分なレジンを受け入れるフロー・キャビティ部)を構成するモールド金型が有効とされている。
このような金型について、発明者が検討したところ、以下の問題が生じることがわかった。まず、硬度の高い材料の場合、熱が加わっても膨張し難い。そのため、リードフレーム(基材)のクランプ時に、この部位(ゲート部、フロー・キャビティ部)において、リードフレームとこの部位の間に隙間が生じ、樹脂漏れが発生することがわかった。
そこで、この異なる材料で構成された部分(ゲート・インサート・ピース、ゲート入れ駒)がリードフレームと接触するように、金型の合わせ面(基材と接触する面)よりも突出するように、この部位に設けておくことを検討した。その結果、樹脂漏れの課題は抑制できたが、吊りリード(ダイパッド・サポート・バー)に隣接するリード(サポート・バー隣接インナ・リード)が、パッケージの角部近傍に配置されているようなリードフレームにおいて、リード間ショートの問題が新たに発生することがわかった。
この原因は、半導体装置の小型化に伴い、リードフレームにおける不要部分(後に除去する部分)が小さくなってきており、リードフレームのクランプ時に、この吊りリードに隣接するリードの一部もクランプしてしまうためである。これにより、リードにクランプ応力が伝わることで、リードが動いてしまい、更に隣のリードと接触するためである。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一つの発明は、半導体チップ等を超鋼材からなるゲート・インサート・ピースを有する金型を用いて、封止レジンにより、トランスファ封止する半導体装置の製造方法において、前記ゲート・インサート・ピースのリード・クランプ面の内、クランプ中にインナリードと接触する部分は、他の部分より後退しているものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、半導体チップ等を超鋼材からなるゲート・インサート・ピースを有する金型を用いて、封止レジンにより、トランスファ封止する半導体装置の製造方法において、前記ゲート・インサート・ピースのリード・クランプ面の内、クランプ中にインナリードと接触する部分は、他の部分より後退しているので、クランプする必要のないインナリードの外端部に集中することがなく、それによるインナリード内端部のずれを防止することができる。
本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程のアウトラインを示すプロセス・ブロック・フロー図である。 本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程(ダイシング工程完了時点)のウエハ斜視図である。 本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程(ダイ・ボンド工程)のリードフレームの単位デバイス領域の斜視図である。 本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程(ワイヤ・ボンディング工程)のリードフレームの単位デバイス領域の斜視図である。 本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程(レジン封止工程)のリードフレームの単位デバイス領域の斜視図である。 本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程(デバイス分離工程)の単位デバイスの斜視図である。 本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する上下金型の構造と働きを示す模式正断面図(金型を開いた状態)である。 本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する上下金型の構造と働きを示す模式正断面図(金型を閉じてレジンを充填した状態)である。 本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する下金型の構造を説明するための金型上面図である。 本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する上金型の構造を説明するための金型下面図である。 本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程におけるリードフレーム(ボンディング・ワイヤ等は省略)の上面図(リードフレーム各部説明用)である。 本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程におけるリードフレーム(ボンディング・ワイヤ等は省略)の上面図(リードフレームと金型等の各部関係説明用)である。 図12のリードフレーム(リードフレーム&チップ複合体)の単位領域の左下の1/4の拡大透過上面図(下キャビティ・ブロックの構造が見えるように表示)である。 図13の流入ゲート部の部分拡大透過上面図(第2領域説明用)である。 図13の流入ゲート部の部分拡大透過上面図(第1領域説明用)である。 図14の矢印VP(高さ方向は図19の矢印VP)方向から見た下金型の斜視図(見やすいようにリードフレームは図示せず)である。 図16のゲート・インサート・ピース及びその周辺の拡大斜視図である。 図13から図15のA−A’断面に対応する図8のゲート部周辺断面図である。 図14および図15のP−P’断面に対応する図7(リードフレームを置いたとき)のゲート部周辺断面図である。 図14および図15のP−P’断面に対応する図8(見やすいように封止レジンは図示せず)のゲート部周辺断面図である。 図19(P−P’断面)に対応する他の金型構造を説明するためのゲート部周辺断面図(リードフレームを置いたとき)である。 図12のリードフレームの右上部1/4の変形例を説明するためのリードフレーム部分拡大上面図である。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
1.以下の工程を含む半導体装置の製造方法:
(a)半導体チップが下金型および上金型間に形成されたモールド・キャビティ内に収容されるように、前記半導体チップを搭載したリードフレームを、前記下金型および前記上金型によりクランプにする工程;
(b)前記工程(a)の後、前記リードフレームがクランプされた状態で、前記下金型または前記上金型に形成されたゲート部を通して、封止レジンを前記モールド・キャビティ内に移送し、前記モールド・キャビティ内を、前記封止レジンで充填することにより、前記半導体チップを封止したレジン封止体を形成する工程;
(c)前記工程(b)の後、前記下金型および前記上金型を開いて、それらの間から前記リードフレームを取り出す工程、
ここで、
(i)前記下金型または前記上金型の前記ゲート部には、ゲート・インサート・ピースがセットされており、
(ii)このゲート・インサート・ピースは、その周辺の前記下金型または前記上金型よりも硬い材料で形成されており、以下を含む:
(x1)ゲート流路;
(x2)前記ゲート流路の両側に設けられたリード・クランプ面;
(x3)前記リード・クランプ面に設けられ、前記工程(b)において、主に、前記リードフレームの内のインナリード部以外の部分をクランプしている第1の領域;
(x4)前記リード・クランプ面に設けられ、前記工程(b)において、主に、前記リードフレームの内の前記インナリード部をクランプしている第2の領域、
ここで、前記ゲート・インサート・ピースの前記リード・クランプ面は、前記第2の領域が前記第1の領域と比較して、前記リードフレームに関して後退した位置に設けられた段差構造を有する。
2.前記1項の半導体装置の製造方法において、前記リード・クランプ面の前記第1の領域は、前記下金型または前記上金型のダムバー・クランプ面より突出している。
3.前記2項の半導体装置の製造方法において、前記リード・クランプ面の前記第2の領域は、前記下金型または前記上金型の前記ダムバー・クランプ面より突出している。
4.前記1から3項のいずれか一つに半導体装置の製造方法において、前記レジン封止体の側面の上下には、テーパが形成されている。
5.前記1から4項のいずれか一つに半導体装置の製造方法において、前記ゲート流路の幅は、前記レジン封止体のコーナ面の幅よりも狭い。
6.前記1から5項のいずれか一つに半導体装置の製造方法において、前記レジン封止体の平面形状は、ほぼ矩形である。
7.前記1から6項のいずれか一つに半導体装置の製造方法において、前記工程(c)において、前記ゲート部の前記リードフレームのダイパッド・サポート・バーは、前記レジン封止体のコーナ面を貫通している。
8.前記7項の半導体装置の製造方法において、前記ダイパッド・サポート・バーに隣接する前記リードフレームのインナリード部は屈曲している。
9.前記1から8項のいずれか一つに半導体装置の製造方法において、前記半導体装置は、QFP型またはQFN型である。
10.前記1から9項のいずれか一つに半導体装置の製造方法において、前記下金型および前記上金型の両方に、前記段差構造を有する前記ゲート・インサート・ピースが、それぞれセットされている。
11.前記7または8項の半導体装置の製造方法において、更に、以下の工程を含む:
(d)前記工程(c)の後、前記リードフレームの一方の側から他方の側に切断金型を移動させることによって、前記ダイパッド・サポート・バーを切断するとともに、ゲート・レジンを前記封止体から分離する工程。
12.前記1から11項のいずれか一つに半導体装置の製造方法において、前記段差構造を有する前記ゲート・インサート・ピースは、前記下金型および前記上金型の内、前記リードフレームの前記他方の側の金型にセットされている。
13.前記1から12項のいずれか一つに半導体装置の製造方法において、前記ゲート・インサート・ピースの材料の熱膨張係数は、その周辺の金型材料のそれの30%から70%である。
14.前記1から13項のいずれか一つに半導体装置の製造方法において、前記半導体装置のインナリードの内端部の最小リードピッチは、200マイクロメータ以下である。
15.前記1から14項のいずれか一つに半導体装置の製造方法において、前記第1の領域の面積は、前記第2の領域のそれよりも広い。
16.前記1から15項のいずれか一つに半導体装置の製造方法において、前記ゲート・インサート・ピースの材料は、超鋼材であり、その周辺の金型材料のそれは、金型用一般鉄系材料である。
17.前記2から16項のいずれか一つに半導体装置の製造方法において、前記ダムバー・クランプ面を基準とした前記第1の領域の突出量は、10から20マイクロメートルである。
18.前記1から17項のいずれか一つに半導体装置の製造方法において、前記第1の領域を基準とした前記第2の領域の後退量は、3から7マイクロメートルである。
19.前記1から18項のいずれか一つに半導体装置の製造方法において、前記ダムバー・クランプ面を基準とした前記第2の領域の突出量は、7から13マイクロメートルである。
20.前記1から19項の半導体装置の製造方法において、前記レジン封止体の厚さは、1.5ミリメートル未満である。
次に、本願において開示される発明のその他の実施の形態について概要を説明する。
1.以下の工程を含む半導体装置の製造方法:
(a)半導体チップが下金型および上金型間に形成されたモールド・キャビティ内に収容されるように、前記半導体チップを搭載したリードフレームを、前記下金型および前記上金型によりクランプにする工程;
(b)前記工程(a)の後、前記リードフレームがクランプされた状態で、前記下金型または前記上金型に形成された流入ゲート部を通して、封止レジンを前記モールド・キャビティ内に移送し、前記モールド・キャビティ内を、前記封止レジンで充填するとともに、前記封止レジンの余剰部分を前記モールド・キャビティの前記流入ゲート部と対角的な位置に設けられた流出ゲート部を通してフロー・キャビティに排出することにより、前記半導体チップを封止したレジン封止体を形成する工程;
(c)前記工程(b)の後、前記下金型および前記上金型を開いて、それらの間から前記リードフレームを取り出す工程、
ここで、
(i)前記下金型または前記上金型の前記流入ゲート部および前記流出ゲート部には、各々ゲート・インサート・ピースがセットされており、
(ii)このゲート・インサート・ピースは、その周辺の前記下金型または前記上金型よりも硬い材料で形成されており、以下を含む:
(x1)ゲート流路;
(x2)前記ゲート流路の両側に設けられたリード・クランプ面、
ここで、前記流入ゲート部または前記流出ゲート部にセットされたゲート・インサート・ピースは、更に、以下を含む:
(x3)前記リード・クランプ面に設けられ、前記工程(b)において、主に、前記リードフレームの内のインナリード部以外の部分をクランプしている第1の領域;
(x4)前記リード・クランプ面に設けられ、前記工程(b)において、主に、前記リードフレームの内の前記インナリード部をクランプしている第2の領域、
ここで、前記ゲート・インサート・ピースの前記リード・クランプ面は、前記第2の領域が前記第1の領域と比較して、前記リードフレームに関して後退した位置に設けられた段差構造を有する。
2.前記1項の半導体装置の製造方法において、前記リード・クランプ面の前記第1の領域は、前記下金型または前記上金型のダムバー・クランプ面より突出している。
3.前記2項の半導体装置の製造方法において、前記リード・クランプ面の前記第2の領域は、前記下金型または前記上金型の前記ダムバー・クランプ面より突出している。
4.前記1から3項のいずれか一つに半導体装置の製造方法において、前記レジン封止体の側面の上下には、テーパが形成されている。
5.前記1から4項のいずれか一つに半導体装置の製造方法において、前記ゲート流路の幅は、前記レジン封止体のコーナ面の幅よりも狭い。
6.前記1から5項のいずれか一つに半導体装置の製造方法において、前記レジン封止体の平面形状は、ほぼ矩形である。
7.前記1から6項のいずれか一つに半導体装置の製造方法において、前記工程(c)において、前記ゲート部の前記リードフレームのダイパッド・サポート・バーは、前記レジン封止体のコーナ面を貫通している。
8.前記7項の半導体装置の製造方法において、前記ダイパッド・サポート・バーに隣接する前記リードフレームのインナリード部は屈曲している。
9.前記1から8項のいずれか一つに半導体装置の製造方法において、前記半導体装置は、QFP型またはQFN型である。
10.前記1から9項のいずれか一つに半導体装置の製造方法において、前記下金型および前記上金型の両方に、前記段差構造を有する前記ゲート・インサート・ピースが、それぞれセットされている。
11.前記7または8項の半導体装置の製造方法において、更に、以下の工程を含む:
(d)前記工程(c)の後、前記リードフレームの一方の側から他方の側に切断金型を移動させることによって、前記ダイパッド・サポート・バーを切断するとともに、ゲート・レジンを前記封止体から分離する工程。
12.前記1から11項のいずれか一つに半導体装置の製造方法において、前記段差構造を有する前記ゲート・インサート・ピースは、前記下金型および前記上金型の内、前記リードフレームの前記他方の側の金型にセットされている。
13.前記1から12項のいずれか一つに半導体装置の製造方法において、前記ゲート・インサート・ピースの材料の熱膨張係数は、その周辺の金型材料のそれの30%から70%である。
14.前記1から13項のいずれか一つに半導体装置の製造方法において、前記半導体装置のインナリードの内端部の最小リードピッチは、200マイクロメータ以下である。
15.前記1から14項のいずれか一つに半導体装置の製造方法において、前記第1の領域の面積は、前記第2の領域のそれよりも広い。
16.前記1から15項のいずれか一つに半導体装置の製造方法において、前記ゲート・インサート・ピースの材料は、超鋼材であり、その周辺の金型材料のそれは、金型用一般鉄系材料である。
17.前記2から16項のいずれか一つに半導体装置の製造方法において、前記ダムバー・クランプ面を基準とした前記第1の領域の突出量は、10から20マイクロメートルである。
18.前記1から17項のいずれか一つに半導体装置の製造方法において、前記第1の領域を基準とした前記第2の領域の後退量は、3から7マイクロメートルである。
19.前記1から18項のいずれか一つに半導体装置の製造方法において、前記ダムバー・クランプ面を基準とした前記第2の領域の突出量は、7から13マイクロメートルである。
20.前記1から19項の半導体装置の製造方法において、前記レジン封止体の厚さは、1.5ミリメートル未満である。
21.前記1から20項の半導体装置の製造方法において、前記流入ゲート部および前記流出ゲート部のそれぞれにセットされたゲート・インサート・ピースが、前記段差構造を有する。
〔本願における記載形式・基本的用語・用法の説明〕
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」というときは、主に、各種トランジスタ(能動素子)を中心に、抵抗、コンデンサ等を半導体チップ等(たとえば単結晶シリコン基板)上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)に代表されるMISFET(Metal Insulator Semiconductor Field Effect Transistor)を例示することができる。このとき、集積回路構成の代表的なものとしては、Nチャネル型MISFETとPチャネル型MISFETを組み合わせたCMOS(Complemetary Metal Oxide Semiconductor)型集積回路に代表されるCMIS(Complemetary Metal Insulator Semiconductor)型集積回路を例示することができる。
今日の半導体装置、すなわち、LSI(Large Scale Integration)のウエハ工程は、通常、原材料としてのシリコンウエハの搬入からプリ・メタル(Premetal)工程(M1配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクト・ホール形成、タングステン・プラグ、埋め込み等からなる工程)あたりまでのFEOL(Front End of Line)工程と、M1配線層形成から始まり、アルミニウム系パッド電極上のファイナル・パッシベーション膜へのパッド開口の形成あたりまで(ウエハ・レベル・パッケージ・プロセスにおいては、当該プロセスも含む)のBEOL(Back End of Line)工程に大別できる。
なお、「半導体装置」には、パワー・トランジスタ等の単体電子デバイスが含まれる。
2.同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
5.「ウエハ」というときは、通常は半導体装置(半導体集積回路装置、電子装置も同じ)をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、SOI基板、LCDガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
1.本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程のアウトラインの説明(主に図1から図6)
図1は本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程のアウトラインを示すプロセス・ブロック・フロー図である。図2は本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程(ダイシング工程完了時点)のウエハ斜視図である。図3は本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程(ダイ・ボンディング工程)のリードフレームの単位デバイス領域の斜視図である。図4は本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程(ワイヤ・ボンディング工程)のリードフレームの単位デバイス領域の斜視図である。図5は本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程(レジン封止工程)のリードフレームの単位デバイス領域の斜視図である。図6は本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程(デバイス分離工程)の単位デバイスの斜視図である。これらに基づいて、ウエハ工程の最終ステップであるウエハ・プローブ検査を完了したところから、レジン封止が完了して個々のデバイスに分離するステップに至る組み立て・レジン封止工程の概要を説明する。以下では図示の都合上、主に単位デバイス領域のみを示す。
図1に示すように、ウエハ・プローブ検査が完了したウエハ1(図2)は、組み立て工程101に投入される。まず、バック・グラインディング111が実行され、ウエハ厚さが、たとえば、300から10マイクロ・メートルの範囲の所望の厚さにされる。次に、ウエハ1は、図2に示されるように、ダイシング等により、たとえば、粘着シートに裏面を固定した状態で個々のチップ(半導体チップ)2に分割される(図1のダイシング工程112)。
次に、図3に示すように、たとえば、マトリクス状のリードフレーム3(図9または図10)の単位デバイス領域3aのほぼ中央部のダイ・パッド14(図11)上に接着剤等を介して、ダイシング工程により取得されたチップ2はダイ・ボンディングされる(図1のダイ・ボンド工程113)。ここで、チップ2は、チップ2の裏面(デバイス面とは反対側の面)がダイ・パッド14と対向するように、ダイ・パッド14上に搭載される。また、ダイ・パッド14は、半導体チップ2よりも平面的に小さく、4本のダイパッド・サポート・バー8(8a,8b,8c,8d)によりリードフレーム3の外枠部4の各コーナ部4a,4b,4c,4dと連結している。各ダイパッド・サポート・バー8a,8b,8c,8dの間には、密集してリードが配列されており、線状のダムバー部7により両端の外枠部コーナ部4a,4b,4c,4dに連結されている。各リードは、ほぼ、ダムバー部7を境に、インナリード部5とアウタリード部6に分けられる(ただし、ダム・カット以降においては、インナリード部5の内、ダムバー部7近傍の部分は、実質的にアウタリード部6の一部となる)。各ダイパッド・サポート・バー8a,8b,8c,8dに隣接して、端部インナリード部(隣接インナリード部)5bがあり、その他の部分に、多数の一般インナリード部5aがある。端部インナリード部5bおよび一般インナリード部5aを総称してインナリード部5という。なお、インナリードの材料としては、通常、銅を主要な成分とする銅系合金が使用される。銅系合金の具体例としては、Cu−Fe系合金,Cu−Cr−Sn−Zn系合金,Cu−Zr系合金を上げることができる。
次に、図4に示すように、半導体チップ2のデバイス面(主面)上のボンディング・パッド(たとえば、アルミニウム系)と各インナリード部5の内端を、たとえば、金系のボンディング・ワイヤ9でワイヤ・ボンディングする(図1のワイヤ・ボンディング工程114)。ここで、組立工程101が完了し、リードフレーム3(リードフレーム&チップ複合体)は、レジン封止工程102に投入される。
図5に示すように、モールド装置51(図7)によって、レジン封止工程115(図1)が実行され、レジン封止体11が形成される。レジン封止体11は、ほぼ平坦な上面11u(下面もほぼ同じ)、4つの周辺テーパ面11t(下半部もほぼ同じ)、およびコーナ面11c(下半部もほぼ同じ)を有している。ここで、レジン封止体11の平面形状は、矩形状から成り、具体的にはコーナ部が面取りされた四角形である。また、ダイパッド・サポート・バー8aは、レジン封止体11の中央からコーナ部に向かって形成されており、上半部のコーナ面11cと下半部のそれとがなすパッケージ・コーナ面のほぼ中央部を貫通している。
レジン封止工程115の後、図1に示すゲート・ブレーク工程116によって、ランナ部のレジン78rとゲート・レジン87r(図18参照)との間で分離処理が行われ、その後、リードフレーム3(リードフレーム&チップ複合体)は、モールド装置51の外部に取り出される(図5においては、ゲート・レジン87r等の封止体周辺レジン部材は煩雑さを避けるため表示していない)。続いて、レジンを最終的なキュア完了段階とするためのキュア・ベーク122が実行され、レジン封止工程102が完了する。レジン封止工程102が完了したリードフレーム3(リードフレーム&チップ複合体)は、切断成形工程103に投入される。
切断成形工程103においては、図1に示すように、まず、リードフレーム3の各外枠部コーナ部4a,4b,4c,4dのゲート・レジン87r等の封止体周辺レジン部材を取り除くためのゲート・カット工程117が実行される。ゲート・カット工程117は、たとえば、図11から図14および図22に示す切り落とし部12a,12b,12c,12dを切断金型により、上から下に(リードフレームの上面から下面へ)切り落とすことにより実行される。
次に、図1に示すように、ダム・カット工程118が実行され、不要なダムバー部の内、リード間のリードと共用している部分以外(図14でダム・カット部19を例示)が、ほぼ全て切断除去される。ダム・カット工程118は、切断金型により、たとえば、上から下に(リードフレームの上面から下面へ)切り落とすことにより実行される。続いて、アウタリード部6の表面処理として、リード・メッキ処理119が実行される。通常、半田メッキが行われる。鉛フリー半田材料としては、たとえば、Sn−Bi系,Sn−Cu,あるいはSn−Ag系等の錫系半田を例示することができる。
続いて、必要があるときは、図6に示すように、リード成形工程120およびデバイス分離工程121が、通常、ほぼ連続的に実行される。ここで、この例のレジン封止体11の主要寸法を例示する。厚さは、1.5ミリ・メートル未満、たとえば、1.4ミリ・メートル程度、1ミリ・メートル程度等であり、平面形状が、ほぼ正方形であるとすると、一辺は10から18ミリ・メートル程度であり、リードピッチは、0.8から0.2ミリ・メートル程度である。また、ピン数は、主に200から600ピン程度である。
この例は、QFP(Quad Flat Package)であるが、下金型、または上金型の一方にのみキャビティが形成されたモールド装置を用いることで、リードフレーム3の片面側にのみレジン封止体11が形成され、レジン封止体11の下面(実装面)からアウタリード部が露出するQFN(Quad Flat Non−Leaded Package)等の矩形パッケージ(平面形状が正方形のパッケージを含む)や、その他の形態として、ダイパッド・サポート・バー8aがレジン封止体のコーナ部に向かって形成され、このダイパッド・サポート・バー8aの隣にインナリード部5が配置されるようなパッケージにも、ほぼそのまま適用できる。
2.本願の一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用するモールド金型、レジン・タブレット、およびレジン封止装置の概要説明(主に図7から図10)
このセクションでは、セクション1で説明した図1のモールド工程115に使用するモールド金型およびレジン封止装置の概要を説明する。
図7は本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する上下金型の構造と働きを示す模式正断面図(金型を開いた状態)である。図8は本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する上下金型の構造と働きを示す模式正断面図である。この図8には、金型を閉じて、封止レジン50の移送及び充填が完了して加圧中の状態を示す。図9は本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する下金型の構造を説明するための金型上面図(参考としてマトリクス状のリードフレームを図示)である。図10は本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程に使用する上金型の構造を説明するための金型下面図(参考としてマトリクス状のリードフレームを図示)である。
図7から図10に示すように、モールド装置51(レジン封止装置)の封止部は、相互に対向して上下に配置された下金型52、上金型53(これらを総称して「モールド金型」という)等から構成されている。このモールド金型は、モールド装置51の主要部であるプレス機構にセットされている。
図7から図10(主に図7)に示すように、下金型52の最下部には、プレス機構からの力を伝えるための当て板54が設けられており、この当て板54の上面には、エジェクタ・ピン76を収納するときのストッパ64、エジェクタ・ピン駆動スプリング68、キャビティ・ホールダ62を保持するためのサポート・ピラー66、下バッキング・プレート58を突き上げるための下型バッキング突き上げ用ロッド123、この下型バッキング突き上げ用ロッド123を通す下型バッキング突き上げ用穴124等が設置されている。この当て板54には、エジェクタ・ピン駆動スプリング68に保持されたエジェクタ・ピン・ホールダ56が設けられており、この上のバッキング・プレート58にエジェクタ・ピン76およびリターン・ピン72が固定されている。リターン・ピン72は、金型が閉じたときに、エジェクタ・ピン76が金型内に取り込まれるように作用する。バッキング・プレート58上には、突出用エジェクタ・ピン・ストッパ92が設けられており、エジェクタ・ピン76の突出量を規制する。サポート・ピラー66の上には、キャビティ・ホールダ62が設けられており、ゲート部61a(61)、すなわち、流入ゲート部にゲート・インサート・ピース40a(40)がセットされたキャビティ・ブロック88が、設置されている。これらのキャビティ・ブロック88、キャビティ・ホールダ62等から構成されるチェイス・ブロックの上面には、キャビティ85a(85)、レジン溜め87a(87)、ランナ部78等が形成されている。キャビティ・ホールダ62の上面端部には、上下金型の位置合わせに用いるガイド・ウエッジ74が設けられている。下金型52のポット・ブロック82には、ポット部84が設けられており、そこに投入されたレジン・タブレットを加熱した状態でプランジャ86およびプランジャ駆動ピン70により、流動・移送させる。このレジン・タブレットの組成を重量%例示すると、たとえば、エポキシ系樹脂、フェノール・ノボラック系の硬化剤、リン系またはアミン系の触媒等からなる樹脂基本成分10から30%程度、溶融シリカ粉末等の充填材70から90%程度、シリコーン等の可とう材数%程度、エポキシ系シラン化合物等のカップリング剤、エステル化合物等の内部離型剤等からなる界面制御成分を微量、カーボンブラック等の着色剤を微量である。
一方、上金型53の最上部には、プレス機構からの力を伝えるための当て板55が設けられており、この当て板55の下面には、キャビティ・エジェクタ・ピン77を収納するときのストッパ65、エジェクタ・ピン駆動スプリング69、キャビティ・ホールダ63を保持するためのサポート・ピラー67等が設置されている。この当て板55には、エジェクタ・ピン駆動スプリング69に保持されたエジェクタ・ピン・ホールダ57が設けられており、この下のバッキング・プレート59にキャビティ・エジェクタ・ピン77、カル・エジェクタ・ピン79およびリターン・ピン73が固定されている。リターン・ピン73は、金型が閉じたときに、エジェクタ・ピン77およびカル・エジェクタ・ピン79が金型内に取り込まれるように作用する。バッキング・プレート59の下には、突出用エジェクタ・ピン・ストッパ93が設けられており、エジェクタ・ピン77およびカル・エジェクタ・ピン79の突出量を規制する。サポート・ピラー67の下には、キャビティ・ホールダ63が設けられており、ゲート部61b(61)、すなわち、流入ゲート部にゲート・インサート・ピース40b(40)がセットされたキャビティ・ブロック89が、設置されている。これらのキャビティ・ブロック89、キャビティ・ホールダ63、カル・ブロック81等から構成されるチェイス・ブロックの下面には、キャビティ85b(85)、レジン溜め87b(87)、カル部83等が形成されている。キャビティ・ホールダ63の下面端部には、ガイド・ウエッジ74とかみ合って、上下金型の位置合わせを行うガイド・ウエッジ75が設けられている。
図9に示すように、たとえば、マトリクス状のリードフレーム3を例にとると、封止の実行の際には、2枚のリードフレーム3を、各単位デバイス領域3aが対応する下キャビティ85aに位置合わせされるように、下キャビティ・ブロック88上にセットする。この2枚のリードフレーム3の位置を上キャビティ・ブロック89の下面に投影すると、図10のようになる。
実際に図1のモールド工程115を実行するときは、図7のように金型が開いた状態で、図9および図19(または図21)のように、リードフレーム3をセットし、ポット部84にレジン・タブレットを投入した状態で、図8のように金型を閉じて、型締め力(たとえば、80トン程度)を印加した状態で、レジン・タブレット溶融時間(たとえば10秒程度)経過後、レジン注入を開始する。レジン注入圧は、たとえば、12.7MPa程度を中心に、9.8MPaから19.6MPa程度を好適な範囲として例示することができる。なお、モールド工程実行時にはキャビティ・ブロック88,89等の封止レジン50に触れる部分は、摂氏175度程度に加熱されている。レジン注入を開始から、たとえば、10秒程度で充填が完了する。その後、型締めした状態で、たとえば、先のレジン注入圧と同程度の充填圧力を印加した状態で、キュア処理(金型内キュア)をたとえば100秒程度実行する。その後、型開きすると、エジェクタ・ピン76,77,78が自動的に作用して、離型が実行される。この一連のサイクル時間は、たとえば、120秒程度である。
3.本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程に使用するリードフレームの概要説明(主に図11から図13)
このセクションでは、セクション1及び2で説明した組み立て・レジン封止工程に使用するリードフレームと周辺の関係を更に説明する。ここでは、銅を主要な成分とする銅系リードフレーム(リードフレーム厚さは、たとえば、0.125ミリメートル程度)を例にとり具体的に説明する。
図11は本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程におけるリードフレーム(ボンディング・ワイヤ等は省略)の上面図(リードフレーム各部説明用)である。図12は本願の一実施の形態の半導体装置の製造方法の要部であるレジン封止工程におけるリードフレーム(ボンディング・ワイヤ等は省略)の上面図(リードフレームと金型等の各部関係説明用)である。図13は図12のリードフレーム(リードフレーム&チップ複合体)の単位領域の左下の1/4の拡大透過上面図(下キャビティ・ブロックの構造が見えるように表示)である。
図11及び図12に基づいて、リードフレーム3の単位デバイス領域3aの構造等を説明する。図11に示すように、中央部にはダイ・パッド14があり、その上に半導体ウエハ2が固着されており、ダイ・パッド14は4本のダイパッド・サポート・バー8(8a,8b,8c,8d)によって、単位デバイス領域3aの外枠部コーナ部4a,4b,4c,4dに連結されている。各ダイパッド・サポート・バー8a,8b,8c,8dの中間部にはオフセット屈曲部16があり、それより内側(オフセット領域15)は外部と比べて若干低くされている。これは、ワイヤ・ボンディングに必要なレジンの厚みを確保するためである。隣接するダイパッド・サポート・バー8a,8b,8c,8dの間には、インナリード部5とアウタリード部6からなるリードが多数密集して配置されており、多数のリードは、各辺ごとにダムバー部7で両端の外枠部コーナ部4a,4b,4c,4dに連結・保持されている。インナリード部5の各内端は自由端であるが、アウタリード部6の外端は、通常、外枠部4に連結されている。レジン封止体11が形成される部分は、角が落とされた正方形または正方形に近い矩形として、図中に破線で示されている。また、各外枠部コーナ部4a,4b,4c,4dにおいて、図1で説明したゲート・カット工程117で切り落とされる領域12a,12b,12c,12dを図中に破線で囲んで示す。外枠部コーナ部4aには、レジン溜め開口17が設けられており、その部分へ向けてダイパッド・サポート・バー8aが、ほぼ直線状に延びている。これに対して、その他の外枠部コーナ部4b,4c,4dにおいては、ダイパッド・サポート・バー8b,8c,8dは、Y字分岐18を呈している。
続いて、図12について説明する。この図は本質的に図11と同一であるが、図5及び図8で説明したレジン封止体11および封止体周辺レジン部材との関係を明確にすることに重点を置いている。すなわち、外枠部コーナ部4aにおいては、レジン充填完了時点では、金型のランナ部78に対応してランナ部のレジン78rが形成され、レジン溜め87およびゲート流路60に対応してゲート・レジン87rが形成される。一方、その他の外枠部コーナ部4b,4c,4dにおいては、エアベント部45b,45c,45dに対応してエアベント部のレジン(比較的薄い)が形成される。通常、エアベント部45b,45c,45dの厚さは、10から40マイクロ・メートル程度である。
図13は、基本的に図11又は図12の外枠部コーナ部4aを含む単位デバイス領域3aの1/4を拡大したものである。この図は、主に、リードフレーム3と下金型の上面との関係、および、同図にある端部インナリード部(隣接インナリード部)5bの外端部と、ゲート部61(流入ゲート部61a)にセットされたゲート・インサート・ピース40a(40)との関係を示すためのものである。図13に示すように、右上には広いキャビティ85があり、その左および下側周辺にはダムバー・クランプ面71があり、その左および下側周辺には、面圧逃げ後退部42(Surface Pressure Recess Region)が設けられている。面圧逃げ後退部42は、ダムバー・クランプ面71よりも、たとえば、100から200マイクロ・メートル程度後退している。従って、型締め時においても、この部分がリードフレーム3の下面又は上面に触れることはない。
ゲート部61(流入ゲート部61a)及び、その周辺について、次セクションにおいて、更に詳しく説明する。
4.本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程に使用するリードフレームおよびモールド金型(ゲート部周辺)の詳細説明(主に図14から図20)
図14は図13の流入ゲート部の部分拡大透過上面図(第2領域説明用)である。図15は図13の流入ゲート部の部分拡大透過上面図(第1領域説明用)である。図16は図14の矢印VP(高さ方向は図19の矢印VP)方向から見た下金型の斜視図(見やすいようにリードフレームは図示せず)である。図17は図16のゲート・インサート・ピース40(40a)及びその周辺の拡大斜視図である。図18は図13から図15のA−A’断面に対応する図8のゲート部周辺断面図である。図19は図14および図15のP−P’断面に対応する図7(リードフレームを置いたとき)のゲート部周辺断面図である。図20は図14および図15のP−P’断面に対応する図8(見やすいように封止レジンは図示せず)のゲート部周辺断面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における組み立て・レジン封止工程に使用するリードフレームおよびモールド金型(ゲート部周辺)の詳細を説明する。
図15に示すように、ゲート・インサート・ピース40(40a)の中央部には、ゲート流路60があり、その両側にはハッチングを付した第1の領域41aおよび第2の領域41bを有するリード・クランプ面41(図16又は図17)がある。図14に第1の領域41aが、リードフレーム3のインナリード部5以外の部分を押さえる部分43および第2の領域41bが、リードフレーム3のインナリード部5の部分を押さえる部分44を、斜線を付して示す。また、図14に示すように、ゲート流路60の(キャビティ側の)幅WGは、レジン封止体のコーナ部11cの幅WPよりも狭く設定されている。たとえば、コーナ部11cの幅WPを800マイクロ・メートル程度とした場合、ゲート流路60の(キャビティ側の)幅WGは、300から700マイクロ・メートル程度が好適である。なお、ゲート流路60の(キャビティ側の)深さとしては、たとえば、100から400マイクロ・メートル程度を例示することができる。
次に、図14、図15等で説明した点を図16及び図17に示す斜視図を用いて更に説明する。図16及び図17に示すように、下部ゲート・インサート・ピース40aを例にとると、ゲート・インサート・ピース40のリード・クランプ面41は、全体として、ダムバー・クランプ面71を基準面とすると若干、高い位置にある(すなわち、突出している)。リード・クランプ面41の内、第2の領域41bは、第1の領域41aよりも若干、後退した位置、すなわち、低い位置にある。ゲート・インサート・ピース40(40a)のキャビティ側内面40cは、そのまま、キャビティ85の内面を構成している。面圧逃げ後退部42は、ダムバー・クランプ面71を基準面とすると、比較的大きく後退している。その深さは、キャビティ85に比べると、浅いが、第2の領域41bの後退距離やダムバー・クランプ面71の突出長さに比べると、相対的に大きな値となっている。
次に、図18から図20に基づいて、ゲート部61(流入ゲート部61a)の周辺の金型断面構造を説明する。図18は図16に示すゲート流路60およびランナ部78の中央を縦断する垂直断面(レジン充填完了時点)である。この例では、下キャビティ・ブロック88および上キャビティ・ブロック89の両方に下部ゲート・インサート・ピース40aおよび上部ゲート・インサート・ピース40bが、それぞれセットされている。パッケージ厚さTは、たとえば、1ミリ・メートル程度である。
図19(図18よりも更に拡大)は図16に示すリード・クランプ面41の第1の領域41aおよび第2の領域41bを縦断する垂直断面(リードフレームのセット後、型締め前)である。ここで、ダムバー・クランプ面71を基準面とするリード・クランプ面41の第1の領域41aの突出長さPLは、たとえば、10から20マイクロ・メートル程度であり、第2の領域41bの第1の領域41aからの後退距離RDは、3から7マイクロ・メートル程度である。
図20は型締め完了、レジン注入前の図19と同じ断面の断面図である。これより、型締め時においては、リード・クランプ面41の第1の領域41aおよび第2の領域41bともに、リードフレーム3を押さえているが、応力は第1の領域41aに集中しており、第2の領域41bには、あまり強い応力は作用していないことがわかる。
5.本願の一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用する他の例のモールド金型(ゲート部周辺)の詳細説明(主に図21)
前記の段差構造を有するゲート・インサート・ピース40は、前記例のように、下キャビティ・ブロック88および上キャビティ・ブロック89の両方に使用してもよい。両方に段差構造を有するゲート・インサート・ピース40を用いることにより、インナリード部5の変形による横ずれをほぼ完全に防止することができる。
しかし、以下に説明するように、下キャビティ・ブロック88には、段差構造を有するゲート・インサート・ピース40a(40)を用い、上キャビティ・ブロック89には、平坦なリード・クランプ面構造を有するゲート・インサート・ピース40b(40)を用いてもよい。このようにすることにより、セクション1で説明したように、上から下に切断金型等を用いて、ゲート・カット117(図1)を実行することが容易となる。なお、ゲート・カット117において、下から上にカットするのであれば、図21を上下逆にして、上キャビティ・ブロック89には、段差構造を有するゲート・インサート・ピース40を用い、下キャビティ・ブロック88には、平坦なリード・クランプ面構造を有するゲート・インサート・ピース40を用いれ場、同様の効果が得られる。
図21は図19(P−P’断面)に対応する他の金型構造を説明するためのゲート部周辺断面図(リードフレームを置いたとき)である。
この場合は、上部ゲート・インサート・ピース40bのリード・クランプ面41は、その全体が第1の領域41aと考えることができる。リードフレームに作用する応力は、上下のリード・クランプ面41全体の構造によって決定され、平面形状の代表寸法が比較的小さく、最突出している部分に集中する傾向があるので(すなわち、応力は、下部ゲート・インサート・ピース40aのリード・クランプ面41の第1の領域41aに対応するリードフレームの上下面に集中する)、下部ゲート・インサート・ピース40aのリード・クランプ面41の第2の領域41bが対向するリードフレームの部分47に応力が集中する可能性は比較的小さいと考えられる。
なお、このセクションにおいて説明したことは、そのまま、次セクションについても適用できる。
6.本願の一実施の形態の半導体装置の製造方法におけるレジン封止工程に使用する他の例のリードフレーム(ゲート部周辺)の詳細説明(主に図22)
ここでは比較的体積の大きいレジン封止体11においては、レジン・タブレットの量的誤差に起因して生じたキャビティ内の余剰の封止レジン50(図8)を受け入れるためのフロー・キャビティ46(図22)を流入ゲート部61a(図13)と(キャビティ85を挟んで)対角的な位置に設ける場合がある。以下、これについて説明する。
図22は図12のリードフレームの右上部1/4の変形例を説明するためのリードフレーム部分拡大上面図である。
図22に示すように、この場合のリードフレーム等の平面形状は、図12の右上の1/4をここに示すものに置き換えたものとなる。また、ランナ部78がないことを除けは、図12の左下の1/4をコピーしたもので、右上の1/4を置き換えたものということができる。従って、各部の寸法及び、それらの間の関係もほぼ同様と考えてもよい。なお、フロー・キャビティ46のある外枠部コーナ部4cにおけるゲート部61(流出ゲート部61b)にも、ゲート・インサート・ピース40(40a)をセットすることができる。そのようにすることで、流入ゲート部61aと同様に、流出ゲート部61bにおいても、ゲート流路60の寸法変動を回避することができる。このとき、ゲート・インサート・ピース40(40a)を段差構造タイプとすることによって、隣接インナリード部5bがダイパッド・サポート・バー8cに近接している場合においても、リード変形を有効に防止することができる。この場合も、セクション5に説明したように、上下のゲート・インサート・ピースを両方とも段差構造タイプとしてもよいし、一方だけ段差構造タイプとしてもよい(他方は平坦タイプ)。
なお、フロー・キャビティ部のレジン46rは、先に説明したように、図1に説明したゲート・カット117において、切り落とし部12cを除去する際に、一緒に除去される。
7.各セクションに共通する補足説明ならびに考察等
以上説明したように、前記実施の形態は、レジン封止技術を用いた半導体装置の製造方法を対象としている。通常、半導体用のキャビティ・ブロック88,89(図7または図8)は、モールド金型用鋼材で作られる。具体的材料としては、たとえば、ダイス鋼を例示することができる。成分を重量%で例示すると、炭素1.3%程度、クロム4.2%程度、タングステン6%程度、モリブデン5%程度、バナジウム3%程度、コバルト8%程度、残りが鉄である。線膨張係数は、12.3x10−6/°Cである。なお、表面にはクロム・メッキ等が施される場合が多い。
このように、キャビティ・ブロック88,89は比較的硬質の鋼材で構成されているが、ゲート部61(流入ゲート部61a、流出ゲート部61b)においては、硬質の充填物を含む封止レジン50が、細いゲート流路60を高速で通過するので、比較的磨耗が激しくなる。経時的にゲート部の寸法が大きくなると、ゲート・レジン87rのレジン封止体本体11に近い部分も肥大化して、ゲート・カット117(図1)において、レジン封止体本体11(パッケージ本体)に損傷が生じる可能性が大きくなる。そこで、先に説明したように、ゲート・インサート・ピース40に超硬合金が使用されている。具体的材料としては、たとえば、タングステン系超硬合金の成分の一例を重量%で示すと、タングステン85%程度、コバルト10%程度、炭素5%程度である。この線膨張係数は、5.39x10−6/°Cである。このように、ゲート・インサート・ピース40の線膨張係数は、概ね、モールド金型用鋼材の半分程度であり、範囲としては、30%から70%の値を有する。
この両者の線膨張係数の大きな差は、摂氏175度前後に加熱して実施されるモールド工程におけるダムバー・クランプ面71(図16)とゲート・インサート・ピース40のリード・クランプ面41の高さ合わせを困難にする。これを避けるために、ゲート・インサート・ピース40を小さめに作ると、リード・クランプ面41の方が後退した位置となり、レジン漏れという重大な結果を招く。このレジン漏れを避けるために、大きめに作ると、今度は、ゲート・インサート・ピース40がダムバー・クランプ面71よりも突出することなり、その部分に型締め力が集中する。それでも、ダムバー部7よりも外側のアウタリード部6等は両端が固定されているので、問題ないが、インナリード部5は内端が自由端であり、比較的長いので、ダムバー部7で微量の水平変形が起きても、内端では大きなシフトを生じる。特に、端部インナリード部5bの外端部は屈曲している場合が多いので、不均等な応力がかかりやすく、水平シフトを生じやすい。
そこで、セクション1からセクション6までに説明した例では、端部インナリード部5bに型締め応力が集中しないように、リード・クランプ面41の内、端部インナリード部5bを押さえる部分を後退させる段差構造を導入している。
この段差構造は、図16に示したような階段状の段差であってもよいし、連続に変化する段差であってもよい。また、後退部41b(リード・クランプ面の第2の領域)は、テーパ状に徐々に後退するようにしてもよい。ただし、この場合は、テーパの向きを不所望な水平シフトが生じないように工夫する必要がある。
前記実施の形態では、図16に示すように、ゲート流路60の両側のリード・クランプ面41の両方に段差構造を設けているが、これは、両方に端部インナリード部5bが接触するからであり、一方だけに端部インナリード部5bが接触するのであれば、その側のみを段差構造として、他方を平坦構造としてもよい。ただし、その場合は、両方に端部インナリード部5bが接触するリードフレーム3を処理するときは、ゲート・インサート・ピース40を交換する必要がある。
なお、段差構造を有するゲート・インサート・ピース40を使用するモールド方法は、インナリード内端の最小ピッチが200マイクロ・メートル以下のパッケージ形態に特に有効である。
8.サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本願発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、流入ゲート部のみに段差構造を有するゲート・インサート・ピースを適用する例を中心に具体的に説明したが、本願発明はそれに限定されるものではなく、流入ゲート部および流出ゲート部の両方に段差構造を有するゲート・インサート・ピースを適用するもの、および、流出ゲート部のみに段差構造を有するゲート・インサート・ピースを適用するものにも適用できることは言うまでもない。
また、前記実施の形態では、ダイ・パッド14の外形サイズが、半導体チップ2の外形サイズよりも小さいものを例にとって説明したが、本願発明はそれに限定されるものではなく、ダイ・パッドの14の外形サイズが半導体チップ2の外形サイズより大きいリードフレーム3にも適用できることは言うまでもない。
更に、前記実施の形態においては、ゲート部が下金型および上金型の両方に設けられた例を示したが、本願発明はそれに限定されるものではなく、下金型または上金型の一方のみに設けられたものにも適用できることは言うまでもない。
1 半導体ウエハ
2 半導体チップ(チップ領域)
3 (マトリクス状の)リードフレーム
3a マトリクス状のリードフレームの単位デバイス領域
4 外枠部
4a,4b,4c,4d 外枠部コーナ部
5 インナリード部
5a 一般インナリード部
5b 端部インナリード部(隣接インナリード部)
6 アウタリード部
7 ダムバー部
8、8a,8b,8c,8d ダイパッド・サポート・バー
9 ボンディング・ワイヤ
11 レジン封止体(パッケージ本体)またはその外縁
11c レジン封止体のコーナ部(コーナ面)または対応するキャビティ内面
11t レジン封止体の周辺テーパ面
11u レジン封止体の上面(またはその外縁)
12a,12b,12c,12d 切り落とし部
14 ダイ・パッド
15 オフセット領域(タブ下げ領域)
16 オフセット屈曲部
17 レジン溜め開口
18 Y字分岐
19 ダム・カット部(例示)
40 ゲート・インサート・ピース
40a 下部ゲート・インサート・ピース
40b 上部ゲート・インサート・ピース
40c ゲート・インサート・ピースのキャビティ側内面
41 リード・クランプ面
41a リード・クランプ面の第1の領域
41b リード・クランプ面の第2の領域
42 面圧逃げ後退部(またはその外縁)
43 第1の領域がリードフレームを押さえている部分
44 第2の領域がリードフレームを押さえている部分
45b,45c,45d エアベント部(またはエアベント部のレジン)
46 フロー・キャビティ
46r フロー・キャビティ部のレジン
47 後退部分に対向するリード・クランプ面が接する部分
50 封止レジン
51 モールド装置
52 下金型
53 上金型
54 下当て板
55 上当て板
56 下エジェクタ・ピン・ホールダ
57 上エジェクタ・ピン・ホールダ
58 下バッキング・プレート
59 上バッキング・プレート
60 ゲート流路
61(61a,61b) ゲート部(流入ゲート部、流出ゲート部)
62 下キャビティ・ホールダ
63 上キャビティ・ホールダ
64 下エジェクタ・ピン・ストッパ(収納用)
65 上エジェクタ・ピン・ストッパ(収納用)
66 下サポート・ピラー
67 上サポート・ピラー
68 下エジェクタ・ピン駆動スプリング
69 上エジェクタ・ピン駆動スプリング
70 プランジャ駆動ピン
71 ダムバー・クランプ面
72 下リターン・ピン
73 上リターン・ピン
74 下ガイド・ウエッジ
75 上ガイド・ウエッジ
76 下キャビティ・エジェクタ・ピン
77 上キャビティ・エジェクタ・ピン
78 ランナ部
78r ランナ部のレジン
79 カル・エジェクタ・ピン
81 カル・ブロック
82 ポット・ブロック
83 カル部
84 ポット部
85 キャビティ
85a 下キャビティ
85b 上キャビティ
86 プランジャ
87 レジン溜め
87a 下レジン溜め
87b 上レジン溜め
87r ゲート・レジン
88 下キャビティ・ブロック
89 上キャビティ・ブロック
92 下エジェクタ・ピン・ストッパ(突出用)
93 上エジェクタ・ピン・ストッパ(突出用)
101 組立工程
102 レジン封止工程
103 切断成形工程
111 バック・グラインディング
112 ダイシング(ウエハ分割)
113 ダイ・ボンディング
114 ワイヤ・ボンディング
115 レジン封止
116 ゲート・ブレーク
117 ゲート・カット
118 ダム・カット
119 リード・メッキ
120 リード成形
121 デバイス分離
122 キュア・ベーク
123 下型バッキング突き上げ用ロッド
124 下型バッキング突き上げ用穴
PL 突出長さ
RD 後退距離
T パッケージ厚さ
WG ゲート流路の(キャビティ側の)幅
WP パッケージ・コーナ面の幅

Claims (1)

  1. 以下の工程を含む半導体装置の製造方法:
    (a)半導体チップが下金型および上金型間に形成されたモールド・キャビティ内に収容されるように、前記半導体チップを搭載したリードフレームを、前記下金型および前記上金型によりクランプにする工程;
    (b)前記工程(a)の後、前記リードフレームがクランプされた状態で、前記下金型または前記上金型に形成されたゲート部を通して、封止レジンを前記モールド・キャビティ内に移送し、前記モールド・キャビティ内を、前記封止レジンで充填することにより、前記半導体チップを封止したレジン封止体を形成する工程;
    (c)前記工程(b)の後、前記下金型および前記上金型を開いて、それらの間から前記リードフレームを取り出す工程、
    ここで、
    (i)前記下金型または前記上金型の前記ゲート部には、ゲート・インサート・ピースがセットされており、
    (ii)このゲート・インサート・ピースは、その周辺の前記下金型または前記上金型よりも硬い材料で形成されており、以下を含む:
    (x1)ゲート流路;
    (x2)前記ゲート流路の両側に設けられたリード・クランプ面;
    (x3)前記リード・クランプ面に設けられ、前記工程(b)において、主に、前記リードフレームの内のインナリード部以外の部分をクランプしている第1の領域;
    (x4)前記リード・クランプ面に設けられ、前記工程(b)において、主に、前記リードフレームの内の前記インナリード部をクランプしている第2の領域、
    ここで、前記ゲート・インサート・ピースの前記リード・クランプ面は、前記第2の領域が前記第1の領域と比較して、前記リードフレームに関して後退した位置に設けられた段差構造を有する。
JP2009112583A 2009-05-07 2009-05-07 半導体装置の製造方法 Expired - Fee Related JP5116723B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009112583A JP5116723B2 (ja) 2009-05-07 2009-05-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009112583A JP5116723B2 (ja) 2009-05-07 2009-05-07 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010263066A JP2010263066A (ja) 2010-11-18
JP2010263066A5 JP2010263066A5 (ja) 2012-04-12
JP5116723B2 true JP5116723B2 (ja) 2013-01-09

Family

ID=43360921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009112583A Expired - Fee Related JP5116723B2 (ja) 2009-05-07 2009-05-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5116723B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5947107B2 (ja) 2012-05-23 2016-07-06 ルネサスエレクトロニクス株式会社 半導体装置
DE112020004809T5 (de) * 2019-10-07 2022-06-15 Mitsubishi Electric Corporation Vorrichtung zur Halbleiterfertigung, Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung dieser Vorrichtung und Halbleiterbauelement

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635538A (ja) * 1986-06-25 1988-01-11 Mitsubishi Electric Corp 樹脂封止形半導体装置の成形用金型
JPH03254136A (ja) * 1990-03-02 1991-11-13 Matsumura Seisakusho:Kk 半導体封止金型
JPH0629138U (ja) * 1992-09-11 1994-04-15 株式会社三井ハイテック 樹脂封止用金型

Also Published As

Publication number Publication date
JP2010263066A (ja) 2010-11-18

Similar Documents

Publication Publication Date Title
JP5479247B2 (ja) 半導体装置の製造方法
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
CN102593015B (zh) 半导体器件的制造方法
US20080230950A1 (en) Resin sealing method, mold for resin sealing, and resin sealing apparatus
CN103426781A (zh) 半导体器件的制造方法
JP4454608B2 (ja) 半導体集積回路装置の製造方法
JP5116723B2 (ja) 半導体装置の製造方法
TW201628107A (zh) 半導體裝置之製造方法
JP4926869B2 (ja) 半導体装置の製造方法
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP2009148933A (ja) 樹脂封止装置
JP3612063B2 (ja) 樹脂封止金型、それを用いた樹脂封止方法および樹脂封止装置
JP6076117B2 (ja) 半導体装置の製造方法
JP2014041899A (ja) 半導体装置の製造方法
JP4730830B2 (ja) 半導体デバイスの製造方法
JP5233288B2 (ja) 半導体装置の製造方法及び基板
JP5419230B2 (ja) 半導体装置およびその製造方法
JP2008166395A (ja) 半導体装置の製造方法
JP2009158978A (ja) 半導体装置の製造方法
JP2005033133A (ja) 半導体装置封止用金型およびそれを用いた半導体装置封止方法
JP3272827B2 (ja) リードフレームの製造方法
JP2012256627A (ja) 半導体装置の製造方法
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法
JPH11345814A (ja) 半導体装置の樹脂封止金型
JP2006294946A (ja) 半導体装置用リードフレームおよび封止金型ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121016

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees