JP2012256627A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012256627A
JP2012256627A JP2011127304A JP2011127304A JP2012256627A JP 2012256627 A JP2012256627 A JP 2012256627A JP 2011127304 A JP2011127304 A JP 2011127304A JP 2011127304 A JP2011127304 A JP 2011127304A JP 2012256627 A JP2012256627 A JP 2012256627A
Authority
JP
Japan
Prior art keywords
resin
lead frame
unfilled
mold
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011127304A
Other languages
English (en)
Inventor
Bunji Kuratomi
文司 倉冨
Fukumi Shimizu
福美 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011127304A priority Critical patent/JP2012256627A/ja
Publication of JP2012256627A publication Critical patent/JP2012256627A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】マトリクス状に多数の単位デバイス領域が配置されたリードフレームを用いて、樹脂封止型半導体装置の組み立てが行われるが、パッケージの微細化に伴い、樹脂封止工程に於いて、樹脂未充填不良が増加する傾向にある。通常、リードフレームは、樹脂封止後に、切断金型等により個々の単位デバイス領域に分離される。このときリードフレームに一つでも未充填の単位デバイス領域があると、切断金型等による切断時に、リードはばらばらに飛び散るため、切断金型や製品を傷つける恐れがある。従って、切断金型等によるリードフレームの切断前に、パッケージ充填検査を行い、充填不良があるリードフレームは、その後の処理対象から除外しなければならない。
【解決手段】本願発明は、半導体装置の製造方法における個片モールド方式に於いて、モールド後に、未充填不良が発見された単位デバイス領域に対して、補修処理を施すものである。
【選択図】図27

Description

本発明は、半導体装置(または半導体集積回路装置)の製造方法における樹脂封止周辺技術に適用して有効な技術に関する。
日本特開2009−252838号公報(特許文献1)には、半導体装置の樹脂封止プロセスに関して、熱硬化性封止樹脂のポッティングによって部分的に封止された半導体装置を熱可塑性封止樹脂と金型を用いたインジェクションモールドにより封止する技術が開示されている。
日本特開平5−226396号公報(特許文献2)または、これに対応する米国特許第5563103号公報(特許文献3)には、リードフレームを用いた半導体装置の樹脂封止プロセスに関して、モールド金型と熱可塑性封止樹脂を用いたインジェクションモールド技術が開示されている。
特開2009−252838号公報 特開平5−226396号公報 米国特許第5563103号公報
本願発明者は、リードフレーム品、すなわち、リードフレームを用いて組み立てる半導体装置を個片モールド方式で封止する製造工程について検討した。ここで、個片モールド方式とは、例えば1つのリードフレームに形成された複数のデバイス領域にそれぞれ対応する複数のキャビティを有する金型を用いて、樹脂封止を行うモールド方式である。このとき、樹脂タブレットが配置されるポット部と繋がるランナを経由して、各キャビティに溶融した樹脂が供給される。このような個片モールド方式を用いた封止工程において、樹脂が完全に充填されないデバイス領域が発生することが問題となる。この原因は、半導体装置の小型化が進む一方で、低コスト化の要求もあり、1つのリードフレームに形成するデバイス領域の数が増加したため、樹脂経路となるランナ長が長くなることに起因する。またはランナの幅(径)が小さくなったため、キャビティに樹脂が到達する前に流速が低下して硬化が始まること、または樹脂がランナで詰まることも、この未充填の原因となっていると考えられる。なお、リードフレーム品において樹脂が充填されない領域が存在すると、この不良領域の切断工程において、リードが飛散する、または切断刃(切断金型)への負荷が大きくなり、切断刃が損傷する等の問題がある。
以上説明したように、マトリクス状に多数の単位デバイス領域が配置されたリードフレームを用いて、樹脂封止型半導体装置の組み立てが行われるが、パッケージの微細化に伴い、樹脂封止工程に於いて、樹脂未充填不良が増加する傾向にある。通常、リードフレームは、樹脂封止後に、切断金型等により個々の単位デバイス領域に分離される。このときリードフレームに一つでも未充填の単位デバイス領域があると、切断金型等による切断時に、リードはばらばらに飛び散るため、切断金型や製品を傷つける恐れがある。従って、切断金型等によるリードフレームの切断前に、パッケージ充填検査を行い、充填不良があるリードフレームは、その後の処理対象から除外されている。しかし、このような取り扱いでは、モールド工程の歩留まりを向上させることが困難となる。
本願発明は、これらの課題を解決するためになされたものである。
本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一つの発明は、半導体装置の製造方法における個片モールド方式に於いて、モールド後に、未充填不良が発見された単位デバイス領域に対して、補修処理を施すものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、半導体装置の製造方法における個片モールド方式に於いて、モールド後に、未充填不良が発見された単位デバイス領域に対して、補修処理を施すことにより、未充填不良の箇所があるリードフレームを有効に活用することが可能となる。
本願の一実施の形態の半導体装置の製造方法のアウトラインを説明するための樹脂未充填検査時のリードフレームの全体上面模式図(樹脂充填完了時点)である。 組み立てプロセスを説明するための図1の単位観測領域51におけるリードフレームの斜視模式図(リードフレーム準備工程)である。 組み立てプロセスを説明するための図1の単位観測領域51におけるリードフレームの斜視模式図(ダイボンディング工程)である。 組み立てプロセスを説明するための図1の単位観測領域51におけるリードフレームの斜視模式図(ワイヤボンディング工程)である。 図4のコーナ切り出し領域R1におけるリードフレームの拡大上面図(ワイヤボンディング工程)である。 図4のコーナ切り出し領域R1におけるリードフレームの拡大上面図(樹脂充填工程途中)である。 図1の単位デバイス領域5の拡大上面図(樹脂充填完了時点)である。 図4のコーナ切り出し領域R1におけるリードフレームの拡大上面図(樹脂充填完了時点)である。 図8のX−X’断面における金型の局所模式断面図である。 モールド装置内での流れの概要を示すブロックフローおよび樹脂未充填検査時のコーナ切り出し領域R1の状況を示す局所斜視模式図を含む複合図である。 組み立てプロセスを説明するための図1の単位観測領域51におけるリードフレームの斜視模式図(樹脂未充填検査時)である。 タイバー切断&検査装置内での流れの概要を示すブロックフローおよびタイバー切断完了時点のコーナ切り出し領域R1の状況を示す局所斜視模式図を含む複合図である。 図4のコーナ切り出し領域R1におけるリードフレームの拡大上面図(タイバー切断完了時点)である。 マーク&リード成形装置内での流れの概要を示すブロックフローおよび外形完成時点の単位パッケージの状況を示す斜視模式図を含む複合図である。 外形完成時点の単位パッケージの状況を示す拡大斜視模式図である。 本願の一実施の形態の半導体装置の製造方法において使用するモールド装置の上面模式図である。 本願の一実施の形態の半導体装置の製造方法の要部である樹脂未充填検査の様子を示す樹脂未充填検査部の要部斜視模式図である。 本願の一実施の形態の半導体装置の製造方法の要部である樹脂未充填検査の様子を示す樹脂未充填検査部の要部模式断面図である。 本願の一実施の形態の半導体装置の製造方法の要部である樹脂未充填検査における単位デバイス領域、単位観測領域および充填有無判定対象領域の相互関係を示す模式平面図(例1)である。 本願の一実施の形態の半導体装置の製造方法の要部である樹脂未充填検査における単位デバイス領域、単位観測領域および充填有無判定対象領域の相互関係を示す模式平面図(例2)である。 本願の一実施の形態の半導体装置の製造方法におけるモールドプロセスにおける詳細な流れを示す処理ブロックフロー図である。 図4のコーナ切り出し領域R1を例にとった樹脂未充填不良の実態を例示するリードフレームの局所上面図(コーナ集中型不良)である。 図4のコーナ切り出し領域R1を例にとった樹脂未充填不良の実態を例示するリードフレームの局所上面図(分散型不良)である。 図22及び図23の部分にほぼ対応する良品画像(参照画像)である。 図22の部分にほぼ対応する不良画像(コーナ集中型不良)である。 図23の部分にほぼ対応する不良画像(分散型不良)である。 本願の前記一実施の形態の半導体装置の製造方法における未充填部分再生プロセス等を説明するためのモールドプロセス後半部の模式プロセスフロー図である。 図27のパッケージ未充填不良の実例を示す単位デバイス領域の上面図である。 図28のパッケージ未充填不良箇所の再充填による補修処理を示す単位デバイス領域の上面図である。 図28のパッケージ未充填不良箇所の保護テープ貼り付けによる補修処理を示す単位デバイス領域の上面図である。 各単位デバイス領域のリードフレーム枠部からの分離の際の各単位デバイス領域と切断金型の関係を示すリードフレーム部分平面図である。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
1.以下の工程を含む半導体装置の製造方法:
(a)下金型(または第1の金型)および上金型(または第2の金型)の間に、多数の単位デバイス領域の各々に半導体チップが搭載されたリードフレームをクランプした状態で、各半導体チップを樹脂により封止することにより、各単位デバイス領域に樹脂封止体を形成する工程;
(b)前記工程(a)の後、前記リードフレームに対して、樹脂未充填部の有無を検査する工程;
(c)前記工程(b)の後、前記樹脂未充填部があった前記リードフレームに対して、前記樹脂未充填部に対する補修処理を実行する工程;
(d)前記樹脂未充填部があった前記リードフレームに対しては前記工程(c)の後、前記樹脂未充填部がなかった前記リードフレームに対して前記工程(b)の後、切断金型により、前記リードフレームから各単位デバイス領域を分離する工程。
2.前記1項の半導体装置の製造方法において、前記補修処理は、以下の下位工程を含む:
(c1)熱硬化性樹脂又は熱可塑性樹脂により、前記樹脂未充填部を再封止する工程。
3.前記1項の半導体装置の製造方法において、前記補修処理は、以下の下位工程を含む:
(c1)前記樹脂未充填部のリードフレーム部分に対して、樹脂テープを貼り付ける工程。
次に、本願において開示される発明のその他の実施の形態について概要を説明する。
1.以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)各々に複数のリードが形成された複数の単位デバイス領域と、これを保持する枠部を有するリードフレームを準備する工程;
(b)前記(a)工程の後、各単位デバイス領域に半導体チップを搭載する工程;
(c)前記(b)工程の後、前記複数の単位デバイス領域にそれぞれ対応する複数のキャビティを有する下金型(または第1の金型)と、前記下金型と対向する上金型(または第2の金型)との間に、前記複数の半導体チップが前記複数のキャビティ内にそれぞれ位置するように、前記リードフレームを配置し、前記複数のキャビティ内のそれぞれに樹脂を供給する工程;
(d)前記(c)工程の後、樹脂未充填部の有無を検査する工程;
(e)前記(d)工程の後、前記(d)工程により、前記樹脂未充填部があった場合は、前記樹脂未充填部の前記複数のリードに支持部材(レジン、テープ)を配置し、前記複数のリードを纏めて固定する工程;
(f)前記(e)工程の後、前記複数の単位デバイス領域に切断金型を接触させて、前記複数のリードのそれぞれを切断することによって、前記複数の単位デバイス領域を前記枠部から切り離す工程。
〔本願における記載形式、基本的用語、用法の説明〕
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
2.同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金メッキ、銅層、ニッケル・メッキ等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、銅、ニッケル等を主要な成分とする部材を含むものとする。
3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。まとえば、「矩形」または「ほぼ矩形」というときは、厳密な正方形又は長方形のみでなく、それらに類似したものを含む。たとえば、四隅を面取りした又は丸みを帯びさせた変形された正方形は矩形である。正方形を例にとれば、一般的に面取り等により、理想的正方形から除外された部分の面積が、前記理想的正方形の面積の15%未満である場合は、変形された正方形は矩形である。
4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
5.「ウエハ」というときは、通常は半導体装置(半導体集積回路装置、電子装置も同じ)をその上に形成する単結晶シリコンウエハを指すが、SOIウエハ、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
6.「半導体チップ」というときは、一般的にはウエハ分割工程(ブレードダイシング、レーザダイシングその他のペレタイズ工程)後の半導体デバイス又は半導体集積回路を形成したダイ等を指す。ここでは主としてシリコン系のチップを、例にとって説明するが、GaAs系その他のデバイス・チップであってもよい。
7.本願で主に取り扱うトランスファ・モールドでは、金型は上金型、および下金型が閉じたときにできる空間にできた各種の空間領域を用いてレジンを溶融、転送(移動)、注入(充填)、キュア進行(圧縮モールドの場合は文字通りの意味での溶融、転送、注入はない)によって、レジン封止物を形成する。この過程を説明する際、前記各種の空間領域、すなわち、レジンタブレットを収容するポット部、このポット部に対向して設けられたカル(Cull)部、カル部とキャビティ部をつなぐランナ部、ランナ部とキャビティ部の境界領域に形成されたゲート等の金型に関する部分と、封止レジンによる封止体(配線基板上の領域を含む)のそれらに対応する部分の間で参照番号を共用する場合がある。なお、封止技術においては、金型の金属部分が意味を持つのではなく、その空隙部に意味があるので、図に表示する場合に、一部で、金型の金属部分を省略して、充填部材のみを明示する場合がある。
8.本願に於いて、樹脂未充填不良の内、パッケージ本体部分(キャビティに対応する部分)が未充填のものを「パッケージ充填不良」(または、単に「パッケージ充填」)と呼び、パッケージ本体部分は充填されているが、ダム部分、すなわち、パッケージ本体外部に近接するタイバーの内側の部分において未充填があるものを「タイバー内未充填不良」(または、単に「タイバー内未充填」)と呼ぶ。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
1.本願の一実施の形態の半導体装置の製造方法における樹脂未充填およびその検査のアウトライン等の説明(主に図1)
ここでは、パッケージ形状の一例として、ほぼ正方形に近い矩形の平面形状を有する薄板状の樹脂封止パッケージを例に取り説明するが、典型的長方形またはそれに近い平面形状を有するものでも良い。また、金型セット(すなわち、金型)を構成する二つの金型(たとえば上下金型)の内面の両方にキャビティに対応した凹部を有する例について説明するが、一方のみにキャビティに対応した凹部を有するものでもよいことはいうまでもない。
また、パッケージのマトリクス配列については、以下では説明の都合上、2x6の例を示すが、3x10、4x10程度のもの(図27参照)が汎用されている。なお、リードフレームの平面寸法の一例を示すとすれば、たとえば、40x120ミリメートル程度である。
更に、以下に例示するリードフレームはフローキャビティ開口を有するものであるが、これは、必ずしも必要なものではなく、通常のエアベントに対応した形状でもよいことはいうまでもない。
なお、以下の斜視図や全体図等においては、図示の都合上、リードフレーム等の2次的な構造は省略している。
図1は本願の一実施の形態の半導体装置の製造方法のアウトラインを説明するための樹脂未充填検査時のリードフレームの全体上面模式図(樹脂充填完了時点)である。これに基づいて、本願の一実施の形態の半導体装置の製造方法における樹脂未充填およびその検査のアウトライン等を説明する。
図1に一例として、単位デバイス領域5を、12個を2x6型のマトリクス状に配列したリードフレーム1(正確には、たとえば、銅を主要な成分とするリードフレーム本体1と、そこに形成された樹脂封止体3等から構成されたリードフレーム&樹脂封止体複合体)を示す。ここで、複数の単位デバイス領域5は、枠部6によって一体に保持されており、半導体チップ2は、リードフレーム1の各単位デバイス領域5のチップ搭載面1aに搭載されている。樹脂封止体3の4辺からは、多数のリード4(すなわち、アウタリード部4p)が突出しており、各単位デバイス領域5の左下コーナ(注入ゲートの対角的位置に当たる)には、フローキャビティ開口7が設けられている。
ここで、従来、主に用いられてきた高粘度のエポキシ系封止樹脂であれば、フローキャビティ開口7が設けられているコーナ部(すなわち、注入ゲート対角コーナ部)の充填状況をスポット的にモニタすることで、安定的な充填特性を確保することができた。しかし、本願発明者等の分析結果によれば、ハロゲンフリー化の流れの中で、高流動性封止樹脂(たとえば、多環芳香族系エポキシ樹脂の使用、可撓化剤の増量、シリカ等の充填材の微細化および球形化など)が多用されるようになると、溶融樹脂の流れの性質が分散的となり、より流路の性質に状態に依存するようになり、従来のように、樹脂未充填不良も特定の箇所に集中せず、予測不可能な場所に、ばらばらに出現する傾向が強くなっている。
従って、一つの単位デバイス領域5についてみても、常に注入ゲート対角コーナ部に出現するとは限らず、どの辺のどのあたりに出現するかを事前に予測することは困難である。また、同一の製品においても、時間が異なれば、その出現位置の再現性は比較的低い。また、このことは、リードフレーム1全体についても言え、複数の単位デバイス領域5に出現するかを予測することもまた困難である。
更に、昨今のデバイスの微細化に伴う検査装置の限界を超えたリードフレーム寸法及び金型寸法の急激な微細化も、このような溶融樹脂の流れの予測を困難にしている(たとえば、一般的な検査方法の検出可能限界寸法は200マイクロメートル程度である)。以下に、最新のリードフレーム及び金型の主要部の寸法をまとめて例示する。
リードフレーム寸法等は:
(1)アウタリード間ピッチ:たとえば400マイクロメートル程度、
(2)レジン封止体本体(タイバー内樹脂体を除く)からタイバー内側までの距離:たとえば150マイクロメートル程度、
(3)ピン数:たとえば128ピン程度、
(4)全体サイズ:たとえば66ミリメートルx230ミリメートル程度であり、
金型寸法及び封止樹脂に関しては:
(5)球形フィラー等を含む流動性の良いエポキシ樹脂ベースの封止樹脂の導入、
(6)注入ゲート幅:0.3ミリメートル程度、
(7)注入ゲート深さ:0.15ミリメートル程度、
(8)エアベント幅:0.2ミリメートル程度、
(9)エアベント深さ:0.02から0.03ミリメートル程度である。
そのため、一般的な単一又は複数のビームや局所的な画像観測では、モールド工程の安定的な管理は困難であるので、コントラストの強い透過照明の下、より大域的な領域の画像データをCCDカメラ(たとえば、200万画素)等により、一括して取得して、その画像データと参照データ(良品データ)を比較して(たとえば、差分画像を取得して)、封止樹脂の充填状況を観測&判定することが有効である。このようなやり方のよって、検出可能限界寸法を50マイクロメートル程度に向上させることができる。また、観測幅が、リードフレームのフルサイズ幅である80ミリメートル以上に取れるので、カメラを固定した状態でも観測することができ、精度向上に有効である。
具体的には、たとえば、図1に示すように、観測対象であるリードフレーム全体を複数の単位観測領域51,51a,51b,51cに分割して、その中に少なくとも一つの単位デバイス領域5の全体、または、その充填有無判定対象領域53(図19又は図20)の全部が含まれるようにしている。更に、観測の高速化の観点から、複数の単位デバイス領域5(具体的には、たとえば、4個)に対する画像取得を単位観測領域51として観測することが有効である。更に、CCDカメラの画素数が許せば、リードフレーム全体を、画像取得を単位観測領域51として観測することが更に有効である。
2.本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセスの説明(主に図2から図15)
このセクションでは、トランスファ・モールドの一例として、半導体チップ2がリードフレーム1の上面にある場合について説明するが、この位置は、プロセスの必要に応じて、リードフレーム1の下面にあってもよいことはいうまでもない。
なお、この例では、ダイパッドの面積がチップ面積よりも小さい、いわゆる「小ダイパッド型リードフレーム」の例について説明するが、ダイパッドの面積がチップ面積よりも大きいもの(いわゆる「大ダイパッド型リードフレーム」)等にも適用できることは言うまでもない。
図2は組み立てプロセスを説明するための図1の単位観測領域51におけるリードフレームの斜視模式図(リードフレーム準備工程)である。図3は組み立てプロセスを説明するための図1の単位観測領域51におけるリードフレームの斜視模式図(ダイボンディング工程)である。図4は組み立てプロセスを説明するための図1の単位観測領域51におけるリードフレームの斜視模式図(ワイヤボンディング工程)である。図5は図4のコーナ切り出し領域R1におけるリードフレームの拡大上面図(ワイヤボンディング工程)である。図6は図4のコーナ切り出し領域R1におけるリードフレームの拡大上面図(樹脂充填工程途中)である。図7は図1の単位デバイス領域5の拡大上面図(樹脂充填完了時点)である。図8は図4のコーナ切り出し領域R1におけるリードフレームの拡大上面図(樹脂充填完了時点)である。図9は図8のX−X’断面における金型の局所模式断面図である。図10はモールド装置内での流れの概要を示すブロックフローおよび樹脂未充填検査時のコーナ切り出し領域R1の状況を示す局所斜視模式図を含む複合図である。図11は組み立てプロセスを説明するための図1の単位観測領域51におけるリードフレームの斜視模式図(樹脂未充填検査時)である。図12はタイバー切断&検査装置内での流れの概要を示すブロックフローおよびタイバー切断完了時点のコーナ切り出し領域R1の状況を示す局所斜視模式図を含む複合図である。図13は図4のコーナ切り出し領域R1におけるリードフレームの拡大上面図(タイバー切断完了時点)である。図14はマーク&リード成形装置内での流れの概要を示すブロックフローおよび外形完成時点の単位パッケージの状況を示す斜視模式図を含む複合図である。図15は外形完成時点の単位パッケージの状況を示す拡大斜視模式図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における組み立てプロセスを説明する。
まず、図2に示すように、リードフレーム1を準備する。同図よりわかるように、リードフレーム1の枠部6によって複数の単位デバイス領域5が一体的に保持されており、各単位デバイス領域5の中心部には、ダイパッド8が配置されている。このダイパッド8は、ダイパッドサポートバー9(ダイパッド吊りリード)により周辺の枠部6に連結されており、ダイパッド8の周りには、リード4が配置されている。
次に、ダイボンディング装置内において、図3に示すように、各ダイパッド8上に、接着剤層等の仲介膜を介して、半導体チップ2を固定(または搭載)する。具体的には、半導体チップ2の裏面2bを、接着剤層等を介してダイパッド8に接着する。その後、リードフレーム1はダイボンディング装置からワイヤボンディング装置へ移送される。
次に、ワイヤボンディング装置内において、図4または図5に示すように、半導体チップ2の表側主面2a(電極パッド形成面)上に形成された多数の電極パッド12(ボンディングパッド)と半導体チップ2の外部の多数のリード4(より正確には、インナリード部4i)の間をボンディングワイヤ11で相互接続する。図5より、この時点では、インナリード部4iとアウタリード部4pの接続部周辺で、多数のリード4はタイバー14によって、相互に連結されていることがわかる。また、図5に示すように、隣接するアウタリード部4p間にはアウタリード間開口10があり、その外側には、リードフレーム1全体の反りを防止するためのスリット15が設けられている。また、同図には、参考までに、モールド金型にセットした場合のモールドキャビティ外縁52を破線で示している。
次に、リードフレーム1は、モールド装置に移送される。まず、リードフレーム1は、単位デバイス領域5とキャビティ52が対応する位置に来る状態で、両金型の間に挟まれるようにセットされる。次に、樹脂モールド工程における樹脂充填の途中段階における状況を図6に示す。図6より、溶融封止樹脂16が注入されて、徐々にリード間ダム領域20にタイバー内樹脂体17が形成されて行くのがわかる。
次に、樹脂モールド工程における樹脂充填の完了段階及び、それにいたる状況を図7、図8及び図9に示す。ここで、まず、単位デバイス領域5の全体構造とともに、トランスファ・モールドにおける樹脂充填の完了段階に至る樹脂の流れについて説明する。金型78のポット部に挿入されたレジンタブレット58(図16)は、金型の熱により溶融して、溶融封止樹脂16(図6)となり、金型78のカル部およびランナ部80を通して、リードフレーム1のゲート開口21の部分に至る。そこから、注入ゲート22を通して、モールドキャビティ52に注入され、徐々にモールドキャビティ52(下金型78aと上金型78bの間に形成された空間)を充填して行き、最終的にモールドキャビティ52を満たした後、リード間ダム領域20も充填して、タイバー内樹脂体17を形成する。更に、このとき、過剰の封止樹脂はフローゲート23を通して、ボイドとともに、フローキャビティ79に移送され、そこを満たし、フローキャビティ開口部の封止樹脂体18を形成する(同様に、ランナ部80やリードフレーム1のゲート開口21部分にも封止樹脂体19すなわちゲートレジンが形成される)。フローキャビティ79は、下金型(図9における下側の金型、または、たとえば第1金型)78aと上金型(図9における上側の金型、または、たとえば第2金型)78bの間に形成されたモールドキャビティ52よりも小さく、リードフレーム1のフローキャビティ開口7を含む空間である(このキャビティは、通常、封止体3の上面側3aと下面側の両凹部から構成されるが、一方の凹部から構成されるようにしても良い)。
一方、注入ゲート22とフローゲート23を結ぶ対角線の両側のコーナ部には、通常、不所望なエアを排出するためのエアベント24が設けられ、それに対応して、リードフレーム1には、エアとともに排出される少量の樹脂を収容するためのベント開口25が設けられている。
図7、図8及び図9に示すように、樹脂充填の完了段階(正常時)においては、樹脂封止体3は、半導体チップ2の表面側主面2a、裏面2bおよびダイパッド8を完全にカバーしている。もっとも、製品によっては、チップ2の裏面2bまたはダイパッド8の裏面が露出しているものもある。
次に、トランスファ・モールド(図10のモールド工程101)が完了すると、リードフレーム1は、金型78から取り出され、ゲートレジン等が除去されるが(ゲートブレーク工程)、その後の状態を図10及び図11に示す。ここで、たとえば、図10に示す充填有無判定対象領域53について、未充填検査102が実行される。充填有無判定対象領域53には、通常、樹脂封止体3の全周のタイバー内樹脂体17(リード間ダム領域20)を含む。なお、フローキャビティ開口7がある場合は、必須ではないが、その封止樹脂体18の検査も含めることが望ましい。
その後、パッケージずれ検査103等が実行された後、正常なリードフレーム1pは、アンロードストッカ64(図16)に収容され(ストッカ収納工程104)、未充填検査102またはパッケージずれ検査103で異常が発見された不良品リードフレーム1は、不良リードフレーム処理領域86(図16)に移送される(図21の不良品リードフレーム移送工程123)。その後、正常なリードフレーム1p(良品リードフレーム1p)および補修処理が施された不良品リードフレーム1dは、モールド装置54から排出され、たとえば摂氏175度程度で数時間程度、ポストキュア(完全硬化処理)を実行した後、アウタリード部4pへの半田メッキ等のメッキ処理が実施される。その後、リードフレーム1は、タイバー切断装置60(図12)に移送される。
次に、タイバー切断装置60内において、図12及び図13に示すように、タイバー14(ダムバー)を切断するとともに、タイバー内樹脂体17およびフローキャビティ開口部の封止樹脂体18等の不要な封止体を除去する(タイバー切断工程105)。続いて、タイバー切断検査106を実行する。その後、リードフレーム1は、タイバー切断装置60からマーク&リード成形装置70に移送される。
次に、マーク&リード成形装置70内において、図14に示すように、レジン封止体3の上面3aへのマーキングが実行される(マーキング工程107)。続いて、アウタリード部4pの成形工程108、リードフレームの枠部6と連結されたダイパッドサポートバー9(あるいは、ダイパッドサポートバー9と連結されたリードフレームの枠部6)を切断することでリードフレーム1からの分離、マーク検査及びリード成形検査109等が実行される。ここで、リードフレーム1から各単位デバイス領域5を分離する際、本実施の形態では、製造工程時間の短縮化を図るため、複数の単位デバイス領域5(例えば図1で言う、リードフレーム1の短辺方向に沿って互いに隣り合う2つの単位デバイス領域5)を同時に切断している(図示しない)。そのため、先の未充填検査工程において、樹脂未充填部を有する単位デバイス領域5を特定できたとしても、本実施の形態では複数の単位デバイス領域5を同時に切断するため、樹脂未充填部を有する単位デバイス領域5を避けてリードフレーム1の切断工程を行うことが困難である。しかしながら、本実施の形態では、各種の不良事項のある単位デバイス領域5に対して補修処理を施しているため、樹脂未充填部を有さない単位デバイス領域5と同時に切断することができる。また、個々のパッケージに分離された半導体装置は、マーク&リード成形装置70から外観検査装置へ移送され、そこで、たとえば、自動外観検査110等が実行され、図15に示すような最終的な樹脂封止された半導体デバイスとなる。
この自動外観検査110の際に、不良品リードフレーム1d上のタイバー内未充填単位デバイス領域5dおよびパッケージ内未充填単位デバイス領域5tに対応するパッケージは、外観不良の一項目に該当し、除去されることになる。
3.本願の前記一実施の形態の半導体装置の製造方法において使用するモールド装置の説明(主に図16)
このセクションでは、セクション2で説明したモールド工程に使用する装置及びその中でのリードフレーム1の流れについて説明する。この装置は、一例であり、各種の変更が可能であることはいうまでもない。
図16は本願の一実施の形態の半導体装置の製造方法において使用するモールド装置の上面模式図である。これに基づいて、本願の一実施の形態の半導体装置の製造方法において使用するモールド装置を説明する。
ワイヤボンディング装置から樹脂モールド装置54(自動樹脂モールド装置)に移送されたリードフレーム1は、まず、リードフレームロードストッカ55(通常、数十枚から数百枚収容される)に収容される。
次に、リードフレーム1は搬送機構56によって、移送され、樹脂タブレット供給部57からの樹脂タブレット58とともに、プレス部59内の金型78(上金型78bおよび下金型78a)間に供給され、リードフレーム1が上金型78bおよび下金型78aの間に挟まれた状態で、樹脂の注入が実行される。キャビティ52(図7)への樹脂の充填等が完了すると、金型78が開き、リードフレーム1が搬送機構56によって、金型78間から搬出され、ゲートブレーク部61において、ゲートブレーク(図21のゲートブレーク工程101c)が実行される。
次に、リードフレーム1は、搬送機構56によって、パッケージ未充填検査部62に移送され、そこで、パッケージ未充填検査102(図21)が実行される。
次に、リードフレーム1は、搬送機構56によって、パッケージ位置ずれ検査部63に移送され、そこで、パッケージ位置ずれ検査103(図21)が実行される(パッケージ未充填検査102とパッケージ位置ずれ検査103を同一の部分で実行しても良い)。その後、パッケージ未充填検査102およびパッケージ位置ずれ検査103をパスしたリードフレーム1は、搬送機構56によって、リードフレームアンロードストッカ64(通常、数十枚から数百枚収容される)すなわち良品ストッカに移送され、樹脂モールド装置54外に排出される。一方、パッケージ未充填検査102またはパッケージ位置ずれ検査103をパスしなかったリードフレーム1は、搬送機構56によって、不良マーク付け部65へ移送され、そこで、不良マーク付けが行われた後、搬送機構56によって、不良リードフレーム処理領域86に移送される。この不良リードフレーム処理領域86の樹脂未充填部補修処理部81において、必要な場合は、補修処理が実行され、その後、不良リードフレーム1dは、不良品ストッカ66に収容される。
4.本願の前記一実施の形態の半導体装置の製造方法において使用するパッケージ未充填検査装置の説明(主に図17から図20、図1を参照)
このセクションでは、セクション1、2及び3で説明したパッケージ未充填検査に使用するパッケージ未充填検査装置について説明する。ここに例示した装置は、パッケージ未充填検査を実現するための一手段に過ぎず、種々変更可能であることはいうまでもない。
図17は本願の一実施の形態の半導体装置の製造方法の要部である樹脂未充填検査の様子を示す樹脂未充填検査部の要部斜視模式図である。図18は本願の一実施の形態の半導体装置の製造方法の要部である樹脂未充填検査の様子を示す樹脂未充填検査部の要部模式断面図である。図19は本願の一実施の形態の半導体装置の製造方法の要部である樹脂未充填検査における単位デバイス領域、単位観測領域および充填有無判定対象領域の相互関係を示す模式平面図(例1)である。図20は本願の一実施の形態の半導体装置の製造方法の要部である樹脂未充填検査における単位デバイス領域、単位観測領域および充填有無判定対象領域の相互関係を示す模式平面図(例2)である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法において使用する検査装置を説明する。
図17及び図18に示すように、パッケージ未充填検査装置62(パッケージ未充填検査部)は、下方の2次元照明装置67、上方のカメラ69、その間のリードフレーム搬送機構71等によって構成されており、リードフレーム搬送機構71によって、各単位観測領域51a,51b,51c単位で水平方向にシフトさせて、リードフレーム1の全領域を検査する構造となっている。2次元照明装置67は、リードフレーム1の裏面1b側にあって、たとえば、白色LED2次元マトリクスアレー72、拡散板68等から構成されており、2次元の均一な白色照明を提供するようになっている。一方、カメラ69(撮像系)は、カメラレンズ73(レンズ系)、2次元撮像素子74等から構成されており、リードフレーム1を透過した照明光をリードフレーム1の像として、撮像面75に結像するようになっている。すなわち、カメラの物焦点面は、リードフレームの属する平面又はその近傍にある。
ここで、照明領域76(均一な照明が得られる領域)は、各単位観測領域51,51a,51b,51cよりも大きい(すなわち、観測時には、図18に示すように、照明領域76が、たとえば単位観測領域51bを内包する)ことが望ましい(すなわち、リードフレームの下面等の単位観測領域全体を照明する)。また、各単位観測領域51a,51b,51cは、ここでは、相互に、若干、重なりを持たせているが、端部には充填有無判定対象領域53やその他観察すべき領域がない場合には、相互に分離した領域としてもよい。
図19及び図20に、単位デバイス領域5、単位観測領域51、および充填有無判定対象領域53の相互関係の具体例を示す。通常は、図19に示すように、検査対象となる複数の単位デバイス領域5の全部を単位観測領域51の内部に含む、すなわち、内包する構成とするのが好適である。しかし、取得した画像を当該検査以外に使用する意図がないのであれば、図20に示すように、検査対象となる複数の単位デバイス領域5の全部を単位観測領域51に内包せず、検査対象となる複数の単位デバイス領域5の充填有無判定対象領域53(検査対象領域)の全部を内包するようにしてもよい。なお、ここでは、単位観測領域51に関係する(内包等される)単位デバイス領域5の数を2とする場合(図19、図20)、および4とする場合(図1、図17)を主に説明したが、1とする場合、3とする場合、または、5以上とする場合でもよいことはいうまでもない。
5.本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセスの説明(主に図21)
このセクションでは、セクション2及び3で説明した広義のモールドプロセス(モールド装置54内での処理全般)の内、リードフレーム1の金型78へのセット以降の処理プロセスについて詳述する。
図21は本願の一実施の形態の半導体装置の製造方法におけるモールドプロセスにおける詳細な流れを示す処理ブロックフロー図である。これに基づいて、本願の一実施の形態の半導体装置の製造方法におけるモールドプロセスを説明する。
図21に示すように、リードフレーム1の金型78へのセットが完了すると、下金型78aおよび上金型78bが閉じて、樹脂の充填101a(トランスファ・モールド)が実行される。樹脂の充填101aが完了すると、下金型78aおよび上金型78bが開き、リードフレーム1が取り出される(製品取り出し工程101b)。続いて、不必要なゲートレジン19やランナ80のレジン等をリードフレーム1から除去するゲートブレーク101cを実行する。これで、狭義のモールド工程(樹脂充填工程101a、製品取り出し工程101b、ゲートブレーク101c)が完了したことになる。
その後、モールド装置54内で、パッケージ樹脂未充填検査102が実行される。この検査を終了したリードフレーム1に対しては、続いて、モールド装置54内で、パッケージずれ検査103が実行される。この検査にパスしたリードフレーム1は、良品アンロードストッカ64に収容される(良品ストッカ収納工程104)。
一方、パッケージ樹脂未充填検査102またはパッケージずれ検査103で不良が発見された場合には、アラームが送出され(装置アラーム送出工程121)、当該リードフレーム1および問題のある単位デバイス領域には不良マークが印字され(不良マーク印字工程122)、不良リードフレーム処理領域86に移送される(不良リードフレーム移送工程123)。更に、不良品を製造しないようにモールド装置54が停止される(装置停止工程124)。
装置停止工程124に引き続いて、金型78の検査、すなわちモールド金型チェック工程125(主に樹脂のつまり等がチェックされる)が実行される。この結果、問題がない場合は、再びモールド装置54が起動され、モールド工程101等が再開される。一方、問題が発見された場合には、問題箇所のクリーニング等の金型処理工程126が実行される。その後、必要に応じて、トライアルモールド処理127(いわゆる試し打ち)等が実行され、その結果が問題なければ(トライアルモールド処理127の結果封止された製品に対してパッケージ樹脂未充填検査102およびパッケージずれ検査103を実行して、その結果をみる製品チェック工程128)、再びモールド装置54が起動され、モールド工程101等が再開される。この検査の結果に問題があるときは、再び、モールド金型チェック工程125を実行する。
このように、モールド装置54内で未充填検査を実行するので(すなわち、アンロードストッカにリードフレームを収容する前に実施)、大量の不良リードフレームが後の工程に供給する前に、対策を実施することができるメリットがある。また、不良発見後、速やかにモールド装置を停止できるので、大量に不良リードフレーム(不良リードフレーム&封止体複合体)を産出することを回避することができる。
6.本願の前記一実施の形態の半導体装置の製造方法における樹脂未充填検査の具体例の説明(主に図22から図26)
このセクションでは、セクション1から5で説明した未充填検査工程102の具体的実例を説明するが、ここに上げた画像の判定等の方法は、単なる一例であり、種々変更可能であることはいうまでもない。
図22は図4のコーナ切り出し領域R1を例にとった樹脂未充填不良の実態を例示するリードフレームの局所上面図(コーナ集中型不良)である。図23は図4のコーナ切り出し領域R1を例にとった樹脂未充填不良の実態を例示するリードフレームの局所上面図(分散型不良)である。図24は図22及び図23の部分にほぼ対応する良品画像(参照画像)である。図25は図22の部分にほぼ対応する不良画像(コーナ集中型不良)である。図26は図23の部分にほぼ対応する不良画像(分散型不良)である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における樹脂未充填検査の具体例を説明する。
図22に示す樹脂未充填不良モードは、旧来型(注入ゲート対角コーナ近傍不良モード)に属する。すなわち、注入ゲート22に対して対角的位置にあるコーナ部の充填が滞るケースである(未充填不良部26a)。この場合は、フローキャビティ開口7の充填状態を見ることによって、明確に判定することができる。ここで、リード間ダム領域20の部分の充填が見かけ上、問題がない場合であっても、フローキャビティ開口7の充填状態が十分でない場合には、キャビティ52の内部でも十分な加圧下でキュアされていないことになるので、製品としては、不良となる場合があるので、留意する必要がある。ただし、フローキャビティ開口7の充填状態の検査は必須ではなく、リード間ダム領域20の重点状態だけを見るのであれば、フローキャビティ開口7を検査から除外しても良い。また、フローキャビティ等がない金型も多い。
この注入ゲート対角コーナ近傍不良モードの場合の取得画像の例を図25に示す。これと、図24に示す参照画像(良品の標準画像)を比較又は差分画像を取得して、検査を実行する。この場合は、たとえば、差分をとると、リード間ダム領域の部分の画像20とフローキャビティ開口の部分の画像7が、不良画像として抽出される。
次に、分散型不良モードの一例を図23に示す。このモードの特徴は、場所が予測できない点にある。すなわち、注入ゲート22に対して対角的位置にあるコーナ部が有する二辺に限らず、注入ゲート22が有する二辺にも出現するので、封止体3の全周に渡り、検査を実行することが有効である。この例では、未充填不良部26b,26cにおいて、モールドキャビティの外縁52を跨ぐように、未充填が発生しており、その部分のリード間ダム領域20の未充填によって、不良の存在を検出することができる。このときの取得画像は、図26に示すような状態となっている。この場合も、たとえば、先と同様に、図24との差分を取ると、リード間ダム領域の部分の画像20が、不良画像として抽出される。
なお、これらの画像において、常に光が透過しない領域77(たとえば封止体3の部分)は、画像のコントラストを高める作用がある。
7.本願の前記一実施の形態の半導体装置の製造方法における未充填部分再生プロセス等の説明(主に図27から図31、図16および図21等を参照)
このセクションでは、本願の前記一実施の形態の半導体装置の製造方法の要部である樹脂未充填部(パッケージ未充填部)の補修処理等を説明する。
図27は本願の前記一実施の形態の半導体装置の製造方法における未充填部分再生プロセス等を説明するためのモールドプロセス後半部の模式プロセスフロー図である。図28は図27のパッケージ未充填不良の実例を示す単位デバイス領域の上面図である。図29は図28のパッケージ未充填不良箇所の再充填による補修処理を示す単位デバイス領域の上面図である。図30は図28のパッケージ未充填不良箇所の保護テープ貼り付けによる補修処理を示す単位デバイス領域の上面図である。図31は各単位デバイス領域のリードフレーム枠部からの分離の際の各単位デバイス領域と切断金型の関係を示すリードフレーム部分平面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における未充填部分再生プロセス等を説明する。
図27に示すように、図16のパッケージ未充填検査部62において、リードフレーム1上の各単位デバイス領域5について、樹脂未充填の有無が検査される。ここで、樹脂未充填の有無とは、主に、パッケージ未充填不良、タイバー内未充填不良等の有無である。
まず、全ての単位デバイス領域5に樹脂未充填不良がないリードフレーム1は、その後の必要な検査(パッケージずれ検査等)をパスすると、良品リードフレーム1pとして、図16のリードフレームアンロードストッカ64(良品ストッカ)に収容される。
一方、図28に示すようなパッケージ内未充填不良(樹脂未充填部26)がある単位デバイス領域5、すなわち、パッケージ内未充填単位デバイス領域5dを有するリードフレーム1は、他の単位デバイス領域5が正常に封止された単位デバイス領域5pであっても、必要に応じて、不良マーク付け部65(図16)等に於いて、レーザマーカ等により、リードフレーム1等に不良マークが刻印される。なお、このマーク付けは、省略してもよい。これは、パッケージ内未充填単位デバイス領域5dは、未充填再生の対象となるため、外観不良として認識できるからである。
次に、パッケージ内未充填単位デバイス領域5dを有するリードフレーム1は、樹脂未充填部補修処理部81(図16)において、樹脂未充填部の補修処理が実行される。
この補修処理の具体例としては、たとえば、再封止や樹脂テープの貼り付けがあるが、まず、再封止を説明する。
再封止は、図27および図29に示すように、たとえば、一つの単位デバイス領域5のみに対応した再封止下金型83aおよび再封止上金型83bによって、パッケージ内未充填単位デバイス領域5dを上下から挟持した状態で、再封止樹脂82を再封止キャビティ内に注入することによって実行される。これにより、もともとの封止樹脂で形成された部分封止部3iと再封止用樹脂3r(支持部材)が一体となり、複数のリード4(たとえば図4)を一体に保持することとなる。この補修処理の後、補修された不良品リードフレーム1dは、不良品ストッカ66に収容される。
ここで、再封止樹脂82の色は、必須ではないが、もともとの封止樹脂(たとえば黒)と異なる色(たとえば、緑、赤、黄色、白、透明等)にするのが好適である。これは、後の外観検査が容易となるからである。また、再封止樹脂82の材料は、熱可塑性樹脂とするのが好適である。これは、熱硬化性樹脂のように、加熱しても硬化が進行しないからである。一方、熱硬化性樹脂(たとえば、エポキシ系樹脂)を使用する場合は、温度の管理に留意する必要があるが、後のポストキュア処理に於いても耐熱性を確保しやすいメリットがある。なお、再封止キャビティは、もとの封止キャビティとほぼ同じ形状および大きさにすることで、本来の封止体の外縁とタイバー14間に樹脂体を形成しないようにするのが好適である。これは、タイバー切断時の切断金型への負担を軽減するためである。
このことによって、図31および図14に示すように、リードフレーム1の枠部6から、ほぼ完成した単位デバイス領域5を切断金型84a,84b,84c等により切り離す際、リード4が、ばらばらになって飛散したり、変形したりすることを防止することができる。リードフレーム1の枠部6から、ほぼ完成した単位デバイス領域5を切断金型84a,84b,84c等により切り離す際、通常、複数の又は、全部の単位デバイス領域5に対して、同時に、切断金型84a,84b,84cをリードフレーム1に接触させて切断するので、何らかの不良のある単位デバイス領域5d、5tのみを避けて分離処理をするのは、困難だからである。
次に、樹脂テープの貼り付けについて説明する。この場合は、図30に示すように、樹脂未充填部26に、樹脂テープ85(リード固定用テープ、支持部材)を貼り付けることによって、この樹脂未充填部26の複数のリード4を一体に保持する。この樹脂テープ85は、たとえば、各種の形状のものを予め準備しておき、未充填検査工程102(図21)のデータに基づいて、選択するようにすれば良い。この樹脂テープ85の材料としては、後のベーク工程に耐えるように、摂氏200度以上の耐熱性を有する樹脂材料(たとえば、ポリイミドテープ等)等を用いることが望ましい。先と同様に、この補修処理の後、補修された不良品リードフレーム1dは、不良品ストッカ66に収容される。
更に、タイバー内未充填不良がある単位デバイス領域5、すなわち、タイバー内未充填単位デバイス領域5tがある不良品リードフレーム1dは、不良マーク付け部65(図16)において、たとえば、レーザマーカ等により、当該タイバー内未充填単位デバイス領域5tに対応する樹脂封止体3(本体)等に不良マークが刻印される。このマーク付けによって、後の外観検査111(図14)によって、当該タイバー内未充填単位デバイス領域5tに対応するパッケージは、外観不良の一項目(不良マークが刻印されている)に該当して、破棄対象とされる。
以上説明した良品リードフレーム1p、補修処理された不良品リードフレーム1d、および、不良マークが刻印されたタイバー内未充填単位デバイス領域5tがある不良品リードフレーム1dは、図27に示すように、その後、モールド装置54から排出され、ポストキュア処理工程(すなわち、製品プロセスに戻される)に移行する。ただし、パッケージ内未充填単位デバイス領域5dおよびタイバー内未充填単位デバイス領域5tに対応するパッケージ(半導体装置)は、不良品であるので、通常、自動外観検査111(図14)において、外観不良項目に該当して、破棄される。タイバー内未充填単位デバイス領域5tに対応するパッケージは、十分な充填圧がかからない状態でキュアされているので、樹脂封止体3として、正常なものではなく、不良品に分類される。
このように、各種の不良事項のある単位デバイス領域5を一部に有する不良品リードフレーム1dに対して、補修処理や不良マーク付け等の処置をした状態で、良品リードフレーム1pとともに、製品プロセスに戻すことによって、正常に封止された単位デバイス領域5pを製品として活用でき、且つ、パッケージ内未充填単位デバイス領域5dのリード4が飛び散ったり、変形したりして起こる切断金型の損傷や、損傷した金型、飛散または変形したリード4(破片を含む)等による製品の損傷を回避することができる。
8.サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、注入ゲートがコーナ部にある例について具体的に説明したが、本発明はそれに限定されるものではなく、注入ゲートが封止体の中央部にある方式(いわゆるトップゲート方式)にも適用できることは言うまでもない。
また、前記実施の形態では、トランスファ・モールドを例にとり具体的に説明したが、本発明はそれに限定されるものではなく、圧縮モールド等にも適用できることは言うまでもない。
更に、前記実施の形態では、単一の半導体チップを単位デバイス領域に固定する例を示したが、これは単なる一例であり、単位デバイス領域に複数の半導体チップをマウントするものでも良いことは言うまでもない。この際、ワイヤボンディング以外の方法でチップ外との接続を取るものがあってもよいことは言うまでもない。
1 リードフレーム
1a リードフレームのチップ搭載面
1b リードフレームの裏面
1d 不良品リードフレーム
1p 良品リードフレーム
2 半導体チップ
2a 半導体チップの表側主面(電極パッド形成面)
2b 半導体チップの裏面
3 樹脂封止体(本体)
3a レジン封止体の上面
3i 部分封止部
3r 再封止部(支持部材)
4 リード
4i インナリード部
4p アウタリード部
5 単位デバイス領域
5d パッケージ内未充填単位デバイス領域
5p 正常に封止された単位デバイス領域
5t タイバー内未充填単位デバイス領域
6 リードフレームの枠部
7 フローキャビティ開口(又はその画像)
8 ダイパッド
9 ダイパッドサポートバー(ダイパッド吊りリード)
10 アウタリード間開口(又はその画像)
11 ボンディングワイヤ
12 ボンディングパッド(電極パッド)
14 タイバー(ダムバー)
15 スリット
16 溶融封止樹脂
17 タイバー内樹脂体
18 フローキャビティ開口部の封止樹脂体
19 ゲート開口部の封止樹脂体(ゲートレジン)
20 リード間ダム領域(又はその画像)
21 ゲート開口
22 注入ゲート(注入ゲートに対応する部分)
23 フローゲート
24 エアベント
25 ベント開口
26、26a、26b,26c 未充填不良部(樹脂未充填部)
51,51a,51b,51c 単位観測領域
52 モールドキャビティ(またはその外縁)
53 充填有無判定対象領域(検査対象領域)
54 樹脂モールド装置
55 リードフレームロードストッカ
56 搬送機構
57 樹脂タブレット供給部
58 樹脂タブレット
59 プレス部
60 タイバー切断&検査装置
61 ゲートブレーク部
62 パッケージ未充填検査部
63 パッケージ位置ずれ検査部
64 リードフレームアンロードストッカ(良品ストッカ)
65 不良マーク付け部
66 不良品ストッカ
67 照明装置
68 拡散板
69 カメラ
70 マーク&リード成形装置
71 リードフレーム搬送機構
72 白色LEDマトリクスアレー
73 カメラレンズ
74 2次元撮像素子
75 撮像面
76 照明領域
77 常に光が透過しない領域
78 金型(上下金型)
78a 下金型(第1の金型)
78b 上金型(第2の金型)
79 フローキャビティ
80 ランナ
81 樹脂未充填部補修処理部
82 再封止樹脂
83a 再封止下金型
83b 再封止上金型
84a,84b,84c 切断金型
85 樹脂テープ(リード固定用テープ、支持部材)
86 不良リードフレーム処理領域
101 モールド工程
101a 樹脂充填工程
101b リードフレーム取り出し工程
101c ゲートブレーク工程
102 未充填検査工程
103 パッケージずれ検査工程
104 良品ストッカ収納工程
105 タイバー切断工程
106 タイバー切断検査工程
107 マーク工程
108 リード成形工程
109 マーク&リード成形検査工程
110 自動外観検査工程
121 装置不良アラーム工程
122 不良マーク印字工程
123 不良品リードフレーム移送工程
124 装置停止工程
125 モールド金型チェック工程
126 金型処理工程
127 モールドトライアル工程
128 製品チェック工程
R1 コーナ切り出し領域

Claims (1)

  1. 以下の工程を含む半導体装置の製造方法:
    (a)下金型および上金型の間に、多数の単位デバイス領域の各々に半導体チップが搭載されたリードフレームをクランプした状態で、各半導体チップを樹脂により封止することにより、各単位デバイス領域に樹脂封止体を形成する工程;
    (b)前記工程(a)の後、前記リードフレームに対して、樹脂未充填部の有無を検査する工程;
    (c)前記工程(b)の後、前記樹脂未充填部があった前記リードフレームに対して、前記樹脂未充填部に対する補修処理を実行する工程;
    (d)前記樹脂未充填部があった前記リードフレームに対しては前記工程(c)の後、前記樹脂未充填部がなかった前記リードフレームに対して前記工程(b)の後、切断金型により、前記リードフレームから各単位デバイス領域を分離する工程。
JP2011127304A 2011-06-07 2011-06-07 半導体装置の製造方法 Withdrawn JP2012256627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011127304A JP2012256627A (ja) 2011-06-07 2011-06-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011127304A JP2012256627A (ja) 2011-06-07 2011-06-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012256627A true JP2012256627A (ja) 2012-12-27

Family

ID=47527969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011127304A Withdrawn JP2012256627A (ja) 2011-06-07 2011-06-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012256627A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11215564B2 (en) 2020-04-30 2022-01-04 Renesas Electronics Corporation Visual inspections device, method of manufacturing and program the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11215564B2 (en) 2020-04-30 2022-01-04 Renesas Electronics Corporation Visual inspections device, method of manufacturing and program the same

Similar Documents

Publication Publication Date Title
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
JP3827497B2 (ja) 半導体装置の製造方法
KR102325824B1 (ko) 반도체 장치의 제조방법
TWI567836B (zh) Manufacturing method of semiconductor device
JP5479247B2 (ja) 半導体装置の製造方法
US20050167790A1 (en) Integrated circuit package with transparent encapsulant and method for making thereof
JP6677616B2 (ja) 半導体装置の製造方法
JP2007036273A (ja) 半導体集積回路装置の製造方法
US20040203194A1 (en) Method of resin-sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin-sealing the semiconductor device
JP2012256627A (ja) 半導体装置の製造方法
JP2012009740A (ja) 半導体装置の製造方法
JP6986539B2 (ja) 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム
JP5116723B2 (ja) 半導体装置の製造方法
JP2004319900A (ja) 樹脂封止用型及び樹脂封止用型の仕様決定方法
JP2009206328A (ja) 半導体装置及び半導体装置の製造方法
US8648452B2 (en) Resin molded semiconductor device and manufacturing method thereof
JP2008166395A (ja) 半導体装置の製造方法
JP2007081232A (ja) 半導体装置の製造方法
JP2009170744A (ja) 半導体装置の製造方法及び基板
JP5444382B2 (ja) 樹脂封止型半導体装置
JP2013138263A (ja) 樹脂封止型半導体装置の製造方法
JPH07130782A (ja) ヒートシンク付きパッケージ型半導体装置の製造方法
JP2005353878A (ja) リードフレームおよび半導体装置の製造方法
WO2009116158A1 (ja) 半導体装置の製造方法
JP2011082281A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902