JP2011082281A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】封止体を有する半導体装置の製造方法では、成型金型を有するモールド装置を用いて行われる。しかし、一般に成型金型の構造は、複雑に構成されているため、封止体を形成する工程を行った後、モールド装置から取り出した基材の表面には、レジン・バリが形成されている。レジン・バリが付着した状態で基材を次の工程に流すと、付着したレジン・バリが異物となって飛散する恐れがある。そして、異物が飛散すると、次に搬送されてきた基材に飛散した異物が付着する。これにより、半導体装置の信頼性が低下、あるいは製品不良となるため、モールド工程により形成されたレジン・バリは、できるだけ早い段階で除去することが重要であることが、本願発明者の検討により明らかとなった。
【解決手段】本願発明は、半導体装置の製造方法において、レジン・モールド装置内において、レジン・バリを除去するものである。
【選択図】図９

Description

本発明は、半導体装置（または半導体集積回路装置）の製造方法におけるレジン封止技術に適用して有効な技術に関する。

日本特開２００４−１１１４６５号公報（特許文献１）には、半導体装置の一貫封止処理に関して、連続テープ状のリードフレームを用いて、レジン封止した後、そのままテープ送りして連続的にＹＡＧレーザによりレジン・バリ除去処理を実行する技術が開示されている。

特開２００４−１１１４６５号公報

封止体（封止樹脂）を有する半導体装置の製造方法では、成型金型を有するモールド装置（レジン封止装置）を用いて行われる。しかし、一般の成形方法は、トランスファー・モールド方法を採用しており高圧でレジン樹脂を金型内に充填するため封止体を形成する工程（モールド工程）を行った後、モールド装置から取り出した基材（リードフレーム、配線基板）の表面には、基材と金型の面圧部との隙間や基材と金型との設計値で予め設けられる隙間（マージンを考慮した設計思想）から漏れ出した薄い樹脂（レジン・バリ）が形成されている。レジン・バリが付着した状態で基材をモールド装置から取り出すとモールド工程にレジン・バリが飛散する恐れがあり、さらにそのまま次の工程に流動すると、付着したレジン・バリがモールド工程以降の各工程で異物となって飛散する恐れがある。そして、異物が飛散すると、当該基材の後に搬送されてきた基材に飛散した異物が付着する。これにより、製造プロセス間での製品（未完成品）への異物付着による不良品の作り込み、及び異物が装置内に入り込むことによる各種製造装置の異常停止等のトラブルや装置自身の故障が発生する可能性がある。また、完成品への異物の付着は、製品の納入先での実装不良となるためモールド工程により形成されたレジン・バリは、できるだけ早い段階で除去することが重要であることが、本願発明者の検討により明らかとなった。

なお、前記特許文献１には、モールド工程を施した基材をモールド装置から取り出した後に、この基材に対してレーザを照射し、基材に付着したレジン・バリを除去することについて、記載がある。しかしながら、モールド工程では、キャビティ内に供給した樹脂に熱を加えることにより硬化させ、封止体を形成するため、モールド装置から取り出されたレジン・バリは、たとえ厚さが薄く形成されていたとしても、基材との密着性が強い。そのため、レーザを照射したとしても、レジン・バリを除去することが困難となる。さらに、モールド装置から取り出した後に除去する場合、レジン・バリを除去する前にモールド工程内にレジン・バリが飛散する可能性があり、飛散したレジン・バリが製品と一緒に次工程に搬送されてしまう可能性がありバリ飛散防止の根本対策としては不十分である。以下では、このレジン・バリを容易に除去できる技術について説明する。

本願発明は、これらの課題を解決するためになされたものである。

本発明の目的は、信頼性の高い半導体装置の製造プロセスを提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本願の一つの発明は、半導体装置の製造方法において、レジン・モールド装置内において、レジン・バリを除去するものである。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、半導体装置の製造方法において、レジン・モールド装置内において、レジン・バリを除去することにより、組立工程におけるプロセスおよびデバイスの信頼性を向上させることができる。

本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（リードフレーム準備時点）である。 本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（ダイ・ボンディング工程）である。 本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（ワイヤ・ボンディング工程）である。 本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（レジン封止工程）である。 本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（バリ除去工程）である。 本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（マーキング工程）である。 本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（リード成形工程）である。 図４に対応するリードフレーム上面図である。 本願の一実施の形態の半導体装置の製造方法における要部プロセスであるレジン封止工程に使用するレジン封止装置の上面模式レイアウト図である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるゲート・ブレーク工程からバリ除去工程までの流れを示す装置＆デバイス断面プロセス・フロー図（ゲート・ブレーク開始）である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるゲート・ブレーク工程からバリ除去工程までの流れを示す装置＆デバイス断面プロセス・フロー図（ゲート・ブレーク完了）である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるゲート・ブレーク工程からバリ除去工程までの流れを示す装置＆デバイス断面プロセス・フロー図（カメラによるバリの検出）である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるゲート・ブレーク工程からバリ除去工程までの流れを示す装置＆デバイス断面プロセス・フロー図（枠バリ除去工程）である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるゲート・ブレーク工程からバリ除去工程までの流れを示す装置＆デバイス断面プロセス・フロー図（枠バリ除去工程）である。 図１４に対応する上面図である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるトランスファ・モールド工程（又は、金型によるモールド工程）からゲート・ブレーク工程前までの流れを示す装置＆デバイス断面プロセス・フロー図（レジン注入前）である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるトランスファ・モールド工程（又は、金型によるモールド工程）からゲート・ブレーク工程前までの流れを示す装置＆デバイス断面プロセス・フロー図（レジン注入完了時点）である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるトランスファ・モールド工程（又は、金型によるモールド工程）からゲート・ブレーク工程前までの流れを示す装置＆デバイス上面（下金型の上方から見ている）プロセス・フロー図（リードフレーム・セット前）である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるトランスファ・モールド工程（又は、金型によるモールド工程）からゲート・ブレーク工程前までの流れを示す装置＆デバイス上面（下金型の上方から見ている）プロセス・フロー図（リードフレーム・セット）である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるトランスファ・モールド工程（又は、金型によるモールド工程）からゲート・ブレーク工程前までの流れを示す装置＆デバイス上面（下金型の上方から見ている）プロセス・フロー図（リードフレーム取り出し前）である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるトランスファ・モールド工程（又は、金型によるモールド工程）からゲート・ブレーク工程前までの流れを示す装置＆デバイス上面（下金型の上方から見ている）プロセス・フロー図（リードフレーム取り出し完了）である。 図７に対応するＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型パッケージの斜視図である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレーザ・バリ除去工程前のＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）型のＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）の上面図である。 図２３のＭＡＰ型のＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）の完成時に構造を示すデバイス断面図である。 本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレーザ・バリ除去工程前のＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄ Ｐａｃｋａｇｅ）型パッケージの断面図である。

〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。

１．以下の工程を含む半導体装置の製造方法：
（ａ）半導体チップが取り付けられた基材をレジン封止装置内に導入する工程；
（ｂ）前記レジン封止装置内において、成型金型により前記基材上の前記半導体チップを樹脂により封止することによって、前記基材上に封止体を形成する工程；
（ｃ）前記工程（ｂ）の後、前記レジン封止装置内において、前記成型金型から前記封止体を有する前記基材を取り出す工程；
（ｄ）前記工程（ｃ）の後、前記レジン封止装置内において、前記基材上のレジン・バリを除去する工程；
（ｅ）前記工程（ｄ）の後、前記レジン封止装置内から、前記基材を排出する工程。

２．前記１項の半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｅ）の後、前記封止体を有する前記基材に対して、バッチ処理によりキュアを実行する工程。

３．前記１または２項の半導体装置の製造方法において、更に以下の工程を含む：
（ｇ）前記工程（ｃ）の後であって前記工程（ｄ）の前に、前記レジン封止装置内において、ゲートブレーク処理を実行する工程。

４．前記１から３項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｈ）前記工程（ｄ）の後であって前記工程（ｅ）の前に、前記レジン封止装置内において、前記基材をアンローダ部に搬送する工程。

５．前記１から４項のいずれか一つの半導体装置の製造方法において、前記工程（ｄ）の前記レジン・バリ除去は、レーザ光を前記基材に照射することによって実行される。

６．前記１から５項のいずれか一つの半導体装置の製造方法において、前記基材は、リードフレームである。

７．前記６項の半導体装置の製造方法において、前記リードフレームは、銅を主要な成分とする。

８．前記５から７項のいずれか一つの半導体装置の製造方法において、前記レーザ光の中心波長は、４９２ｎｍ以上、かつ、５７７ｎｍ以下である。

９．前記５から７項のいずれか一つの半導体装置の製造方法において、前記レーザ光の中心波長は、９００ｎｍ以上、かつ、１５００ｎｍ以下である。

１０．前記５から９項のいずれか一つの半導体装置の製造方法において、前記レジン・バリ除去は、ＹＡＧレーザまたはＹＶＯ４レーザを用いて行われる。

１１．前記５から９項のいずれか一つの半導体装置の製造方法において、前記レジン・バリ除去は、ＹＡＧレーザを用いて行われる。

１２．前記５から９項のいずれか一つの半導体装置の製造方法において、前記レジン・バリ除去は、ＹＶＯ４レーザを用いて行われる。

１３．前記５から１２項のいずれか一つの半導体装置の製造方法において、前記レーザ光は、Ｑスイッチングによるパルス動作によるものである。

１４．前記１３項の半導体装置の製造方法において、前記Ｑスイッチング周波数は、５から５０ｋＨｚである。

１５．前記５から７、および９から１４項のいずれか一つの半導体装置の製造方法において、前記レーザ光の中心波長は、ほぼ１０６４ｎｍである。

１６．前記５から８、および１０から１４項のいずれか一つの半導体装置の製造方法において、前記レーザ光の中心波長は、ほぼ５３２ｎｍである。

１７．前記５から７、および１０から１４項のいずれか一つの半導体装置の製造方法において、前記レーザ光の中心波長は、ほぼ３５５ｎｍである。

１８．前記６から１７項のいずれか一つの半導体装置の製造方法において、前記半導体装置のパッケージ形式は、ＱＦＰ型である。

〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。

２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。

３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。

４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。

１．本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フローの説明（主に図１から図８および図２２）
ここでは、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型パッケージを例にとり、説明するが、セクション４または５に説明するように、レジン封止を用いたその他のパッケージにも同様に適用できる。

図１は本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（リードフレーム準備時点）である。図２は本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（ダイ・ボンディング工程）である。図３は本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（ワイヤ・ボンディング工程）である。図４は本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（レジン封止工程）である。図５は本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（バリ除去工程）である。図６は本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（マーキング工程）である。図７は本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フロー図（リード成形工程）である。図８は図４に対応するリードフレーム上面図である。図２２は図７に対応するＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型パッケージの斜視図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における組立工程のデバイス断面プロセス・フローの概要を説明する。

まず、図１および図２に示すように、ダイ・パッド３、リード４等を有するリードフレーム２（基材）のダイ・パッド３上に半導体チップ３をそのデバイス面１ａ（裏面１ｂの反対側の主面）を上に向けた状態で、接着剤層等を介してダイ・ボンディングする。このリードフレーム２の材料としては、銅を主要な成分とする銅系金属を好適な例としてあげることができる。４２アロイ等の鉄系金属も好適であるが、熱伝導性の点で、銅系金属が特に良好である。また、封止レジン（樹脂）との密着性の点でも銅系金属が有利と考えられる。しかし、その分、レジン・バリの密着性も向上するので、レジン・バリの除去には、以下に示すような方法が特に有効である。

次に、図２および図３に示すように、半導体チップ３のデバイス面１ａ上のボンディング・パッド５とリード４の内端部との間で、たとえば、熱および超音波を用いたボンディング・キャピラリによるボール・ウエッジ・ボンディング方式等により金線等のボンディング・ワイヤ６を接続する。

次に、図４に示すように、図９に示すようなレジン・モールド装置５１を用いて、たとえば、トランスファ・モールド方式等によりレジン封止を実行することにより、樹脂で構成されたレジン封止体（封止体）７を形成する。この際、エアベント部２ｖには、エアベント・バリ８ａが、枠部２ｆ及びランナ８４の周縁部にはランナ・バリ８ｃ、枠バリ８ｂが形成される。ランナ・バリ８ｃ、枠バリ８ｂが形成される原因は、以下の通りである。

始めに、枠にバリが形成される理由であるが、モールド・キャビティ８５へレジン樹脂を充填する際、下金型７１aと上金型７１bとで型締して、リードフレーム２の周縁部を跨ぎながら複数のランナを形成する。

モールド・キャビティ８５への樹脂レジンを充填の際、レジン樹脂の流路であるランナに対応するリードフレーム２の側面から樹脂が漏れないように金型で固定するが、金型はリードフレームサイズの誤差を考慮しマージンを設けて設計されているため、金型とリードフレーム２側面部とに僅かな隙間が形成されてしまう場合があり、そこにレジンがもれると枠バリ８ｂが形成される。

次に、ランナの周縁に沿ってバリ（ランナバリ８ｃ）が形成される理由は、ランナ８４（図１６）と枠部２ｆの交差部においては、リードフレーム２の厚さばらつきにより、金型クランプ後においても、リードフレーム２の上下面と下金型７１ａ、上金型７１ｂ等の間に微細な間隙１５が生じ、そこにレジンが漏れ出すことによりランナバリ８ｃ（レジンフラッシュバリ）が形成される。なお、エアベント・バリ８ａ、枠バリ８ｂ、ランナバリ８ｃ等を総称して、レジン・バリ８という。

なお、昨今の封止レジンは、低粘度化の影響で、ますますレジン・バリ８が発生しやすい方向に推移している。また、パッケージ工程の微細化及び精密化に伴い、昨今、組立工程のクリーン化の要請が強くなってきており、レジン・バリを封止装置の外に出さないことが特に重要である。また、微細なリードフレーム等の基材にレジン・バリを付けたまま搬送することは、自動装置の故障の原因およびそれに起因する塵埃の発生等、プロセス及びデバイスの信頼性に悪影響をもたらす可能性が高い。また、十分に硬化が進行していない封止の直後にレーザ光を照射すると、リードフレーム等にダメージを与えることなく、比較的容易に熱及び化学作用で付着レジンを除去することができるメリットがある。

なお、図４に対応するリードフレーム２の上面を図８に示す。図４は、図８のＹ−Ｙ’断面にほぼ対応する。

次に、図５に示すように、これらのレジン・バリ８を、たとえばレーザ・ビーム・デリバリ・ヘッド５２からレーザ・ビームを照射することにより、レジン・モールド装置５１内において除去する。このレーザ・バリ除去の条件としては、レーザ種：Ｎｄ：ＹＡＧレーザ、使用波長５３２ｎｍ（２次高調波）、発信方式：Ｑスイッチングによるパルス動作（たとえば、パルス繰り返し周波数：５から５０ｋＨｚ）、平均出力６ワット程度を好適なものとして例示することができる。レーザ種については、Ｎｄ：ＹＡＧレーザのほか、ＹＶＯ４，ファイバ・レーザ等の同様の波長域、すなわち、グリーン領域（４９２ｎｍから５７７ｎｍ）等が有効である。また、これらのレーザの波長のうち、紫外域、たとえば、３５５ｎｍは、エネルギーが高く、化学作用も強いので、比較的強い除去作用が期待できる。Ｎｄ：ＹＡＧレーザ、ＹＶＯ４，ファイバ・レーザ等の近赤外域（９００ｎｍから１５００ｎｍ）、たとえば、１０６４ｎｍ等は、有効であるが、熱作用を中心とするため、基体へのダメージが大きい場合がある。なお、いずれの波長であっても、ダイオード・ポンプのＮｄ：ＹＡＧレーザ、ＹＶＯ４，ファイバ・レーザ等は、コンパクトさの点でも特に有効である。

この後、レジン封止体７が形成されたリードフレーム２は、レジン・モールド装置５１から搬出される。その後、リードフレーム２には、封止レジンの完全ベークのために、通常、バッチ方式のポスト・ベーク処理（またはベーク）が施される。ポスト・ベーク処理の条件としては、たとえば摂氏１７５度程度、８時間程度を例示することができる。なお、ポスト・ベーク処理の後は、封止レジンがほぼ完全に硬化しているので、バリ取りには不向きである。

次に、図６に示すように、レジン封止体７に対して、レーザ・ビーム・デリバリ・ヘッド５２からレーザ・ビームを照射することにより、マーキング処理が施される。

次に、図７に示すように、ダム・カット、リード・メッキ、リード成形、テスト等の諸工程が実行されて、デバイスが完成し、図２２に示すような、ＱＦＰ型パッケージとなる。

なお、リード成形工程では、タブ吊りリードの切断又は破断を行うが、エアベントバリ８ａを除去していない状態で切断を行う場合、エアベントバリ８ａが切断時に飛散して問題となっていた。しかし、本発明によればエアベントバリ８ａが切断以前の工程において除去してあるためリード成形工程の吊りリード切断の際に、バリの飛散を抑制できる。

２．本願の一実施の形態の半導体装置の製造方法における要部プロセスであるレジン封止工程の概要および、それに使用するレジン封止装置の説明（主に図９および図１６から図２１）
ここでは、セクション1の図４で説明したレジン封止工程の概要を説明する。

図９は本願の一実施の形態の半導体装置の製造方法における要部プロセスであるレジン封止工程に使用するレジン封止装置の上面模式レイアウト図である。図１６は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるトランスファ・モールド工程（又は、金型によるモールド工程）からゲート・ブレーク工程前までの流れを示す装置＆デバイス断面プロセス・フロー図（レジン注入前）である。図１７は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるトランスファ・モールド工程（又は、金型によるモールド工程）からゲート・ブレーク工程前までの流れを示す装置＆デバイス断面プロセス・フロー図（レジン注入完了時点）である。図１８は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるトランスファ・モールド工程（又は、金型によるモールド工程）からゲート・ブレーク工程前までの流れを示す装置＆デバイス上面（下金型の上方から見ている）プロセス・フロー図（リードフレーム・セット前）である。図１９は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるトランスファ・モールド工程（又は、金型によるモールド工程）からゲート・ブレーク工程前までの流れを示す装置＆デバイス上面（下金型の上方から見ている）プロセス・フロー図（リードフレーム・セット）である。図２０は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるトランスファ・モールド工程（又は、金型によるモールド工程）からゲート・ブレーク工程前までの流れを示す装置＆デバイス上面（下金型の上方から見ている）プロセス・フロー図（リードフレーム取り出し前）である。図２１は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるトランスファ・モールド工程（又は、金型によるモールド工程）からゲート・ブレーク工程前までの流れを示す装置＆デバイス上面（下金型の上方から見ている）プロセス・フロー図（リードフレーム取り出し完了）である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における要部プロセスであるレジン封止工程の概要および、それに使用するレジン封止装置を説明する。

図９に示すように、図３の状態のリードフレーム２はレジン・モールド装置５１のロード部５３のリードフレーム・ストッカ５４に収容される。その後、リードフレーム整列ユニット５５によって、たとえば、２個ずつ整列されて、タブレット供給ユニット５６から供給された複数のレジン・タブレットとともに、金型への搬送部５７のロード用搬送装置７２により、たとえば図１８に示すように、モールド・ユニット部５８の空いている下金型７１ａのモールド・キャビティ８５上へ搬送される（レジン・タブレットの方はポット部８２へ）。

続いて、図１９に示すように、リードフレーム２は下金型７１ａのモールド・キャビティ８５上に、レジン・タブレットは、ポット部８２へ、それぞれセットされる。稼動時のモールド・キャビティ８５、ポット部８２等の温度は、たとえば摂氏１７５度程度の温度に保たれている。

次に、図１６に示すように、下金型７１ａおよび上金型７１ｂ（両方でモールド金型７１を構成している）が閉じられる（クランプ圧は、たとえば１８ＭＰａ程度）。このとき、各半導体チップ１はモールド・キャビティ８５内に収容されるようになっており、エジェクタ・ピン・ホールダ８６に保持された多数のエジェクタ・ピン８７がモールド金型７１を貫通している。また、これらの間には、エジェクタ・ピン・ストッパ８９が設けられており、下部保持板８８の相対的な上昇によって、プランジャ８３が上昇してカル８４ａにタブレット８２が高圧で押しつぶされることで溶融し、カル８４ａ、ランナ８４ｂ、及びゲート部８４ｃを通って、封止レジンが図１７に示すように、モールド・キャビティ８５（図１６）に供給される（充填圧力は、たとえば６．４ＭＰａ程度）。この状態で、キュア処理が実行される（硬化反応が進行する）。この際、カル８４ａ、ランナ８４ｂ、及びゲート部８４ｃに残存した封止レジンがゲート・レジン９である。続いて、モールド金型７１が開くと、上下のエジェクタ・ピン８７が突出して、図２０に示すように、レジン封止体７を含むリードフレーム２の離型を実行する。

次に、図２１に示すように、リードフレーム２はリードフレーム冷却部５９のアンロード用搬送装置７３によって、モールド・ユニット部５８から搬出され、リードフレーム冷却部５９で室温近傍まで冷却される。これは、封止直後の時期は、封止レジンがガラス転位温度以上（通常、摂氏１００度から１５０度程度の範囲にある）にあり、軟らかいため、ゲート・ブレーク処理ができないからである。

次に、図９に示すように、リードフレーム２はモールド後処理部６２に移送され、ゲート・ブレーク部６０において、ゲート・ブレーク処理が実行され、その後、カメラ６１によるリードフレーム２表面の検査が実行される。

次に、たとえば吸着ロボット６４によって、レジン封止体７部分を吸着されたリードフレーム２は、集塵テーブル６６と防塵ウォール６７で３方を囲まれたレーザ照射部に入る。レーザ照射部において、その状態で、枠バリ８ｂに対してレーザ・ビーム・デリバリ・ヘッド５２からレーザ・ビームが照射される。このとき、エア・ブロア６５からクリーン・エアが供給されている。

続いて、リードフレーム２は、たとえば９０度回転して、フレーム押さえ６８等からなる搬送路に挿入され、搬送爪６９等により搬送されながら、そのエアベント・バリ８ａに対して、レーザ・ビーム・デリバリ・ヘッド５２からレーザ・ビームが照射される。このとき、エア・ブロア６５からクリーン・エアが供給されている。

その後、リードフレーム２は、搬送爪６９等により搬送され、エア・カーテン・ブロア７０からのクレーン・エア・カーテンを通過して、レーザ照射部から排出されて、アンロード部６３のリードフレーム・ストッカ７４に収容される。

その後、リードフレーム２はレジン・モールド装置５１外に搬出される。

このように、枠バリ８ｂの除去を先行するのは、後の搬送時に枠バリ８ｂがあると、搬送不良の可能性があるからである。なお、たとえば、両方とも吸着ロボット６４等でレジン封止体７部分を吸着して、バリ除去処理する場合には、エアベント・バリ８ａを先に除去してもよいし、両方のバリ（エアベント・バリ８ａ、枠バリ８ｂ）をほぼ同時に除去してもよい。

３．本願の一実施の形態の半導体装置の製造方法における要部プロセスであるレジン封止工程のゲート・ブレーク工程およびレーザ・バリ除去工程の詳細説明（主に図９および図１０から図１５）
このセクションでは、セクション２の図９について説明したモールド後処理部６２での処理の詳細について、主に図９の視点を示す矢印ＶＰの方向から見た説明図に基づいて、更に説明する。

図１０は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるゲート・ブレーク工程からバリ除去工程までの流れを示す装置＆デバイス断面プロセス・フロー図（ゲート・ブレーク開始）である。図１１は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるゲート・ブレーク工程からバリ除去工程までの流れを示す装置＆デバイス断面プロセス・フロー図（ゲート・ブレーク完了）である。図１２は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるゲート・ブレーク工程からバリ除去工程までの流れを示す装置＆デバイス断面プロセス・フロー図（カメラによるバリの検出）である。図１３は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるゲート・ブレーク工程からバリ除去工程までの流れを示す装置＆デバイス断面プロセス・フロー図（枠バリ除去工程）である。図１４は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレジン封止工程におけるゲート・ブレーク工程からバリ除去工程までの流れを示す装置＆デバイス断面プロセス・フロー図（枠バリ除去工程）である。図１５は図１４に対応する上面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における要部プロセスであるレジン封止工程のゲート・ブレーク工程およびレーザ・バリ除去工程の詳細を説明する。

まず、図１０および図１１によりゲート・ブレーク工程を説明する。図１０に示すように、ゲート・ブレーク部６０（図９）において、リードフレーム２のゲート・レジン部９が、吸着ロボット６４の吸着ロボット・アーム６４ａ下の吸着ロボット吸着部６４ｂにより吸着保持された状態でゲート・ブレーク台７５に載せられており、一対のアッパ・ゲートブレーカ７６が上から下に降下し、ロワ・ゲートブレーカ７７がしたから上に上昇する。その結果、図１１に示すように、ゲート・レジン部９が、リードフレーム２から分離する。

しかし、この状態では図１２に示すように、リードフレーム２上面部及び側面部には、レジン・バリ８（エアベント・バリ８ａ、枠バリ８ｂ、ランナ・バリ８ｃ）が残存する。従って、次に、これらのレジン・バリ８の残存状況をカメラ６１により、バリの有・無と位置を画像認識する。この画像認識は、たとえばリードフレーム２が、そのレジン封止体７部分を吸着ロボット吸着部６４ｂにより吸着保持された状態でゲート・ブレーク台７５から、レーザ照射部へ移動する間に行われる。

次に、図１３に示すように、リードフレーム２が、そのレジン封止体７部分を吸着ロボット吸着部６４ｂにより吸着保持された状態でレーザ照射部の集塵テーブル６６の上空に来ると、まず、エア・ブロア６５が、リードフレーム２の上方から下部の排気ダクト７８に至るクリーン・エア・フォローを形成する。その状態で、先の画像認識の結果に基づいて、枠バリ８ｂおよびランナ・バリ８ｃへのレーザ照射が行われる。まず、リードフレーム２の側面にバリがある場合について説明する。レーザ・ビームは、たとえば、レーザ・ビーム・デリバリ・ヘッド５２から出て、ミラー８１eを経て枠バリ８bおよびランナ・バリ８ｃへ到達し除去する。次にリードフレーム２の上下にバリがある場合について説明する。レーザ・ビームは、ビーム・スプリッタ８０で２分割され、一方は、中間ミラー８１ａを経てリードフレーム２上面のランナ・バリ８ｃへ到達する。ビーム・スプリッタ８０で２分割された他方のビームは、中間ミラー８１ｂ，８１ｃを経て、リードフレーム２下面の枠バリ８ｂへ到達する。

リードフレーム２上面のみに照射する場合は、ビーム・スプリッタ８０を交換用ミラー８１ｅに交換すればよい。また、リードフレーム２下面のみに照射する場合は、単純にビーム・スプリッタ８０を光軸外に出せばよい。以上の点は、エアベント・バリ８ａの除去の場合も全く同様である。

図１４および図１５に示すように、枠バリ８ｂおよびランナ・バリ８ｃが除去されたリードフレーム２は、９０度回転して、その枠部分２ｆをレール上のフレーム押さえ６８に挿入され、搬送爪６９によってほぼ水平に搬送される。このとき、エア・ブロア６５が、リードフレーム２の上方から下部の排気ダクト７８に至るクリーン・エア・フォローを形成する。その状態で、先の観察の結果に基づいて、エアベント・バリ８ａへのレーザ照射が行われる。まず、リードの上下にバリがある場合について説明する。レーザ・ビームは、たとえば、レーザ・ビーム・デリバリ・ヘッド５２から出て、ビーム・スプリッタ８０で２分割され、一方は、中間ミラー８１ａを経てリードフレーム２上面のエアベント・バリ８ａへ到達する。ビーム・スプリッタ８０で２分割された他方のビームは、中間ミラー８１ｂ，８１ｃを経て、リードフレーム２下面のエアベント・バリ８ａへ到達する。

リードフレーム２上面のみに照射する場合は、ビーム・スプリッタ８０を交換用ミラー８１ｅに交換すればよい。また、リードフレーム２下面のみに照射する場合は、単純にビーム・スプリッタ８０を光軸外に出せばよい。

４．ＭＡＰ型のパッケージにおけるレーザ・バリ除去の説明（主に図２３および図２４）
セクション１から３で説明したバリ除去方法は、ＱＦＰ型のパッケージ構造の半導体装置の製造方法のみでなく、たとえば、個片モールド型のＢＧＡ（Ball Grid Array）パッケージ構造の半導体装置の製造方法及びＭＡＰ（一括モールド）型のＣＳＰ（Chip Size Package）構造の半導体装置の製造方法等にも適用できる。

図２３は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレーザ・バリ除去工程前のＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）型のＣＳＰの上面図である。図２４は図２３のＭＡＰ型ＣＳＰの完成時に構造を示すデバイス断面図である。これらに基づいて、ＭＡＰ型のＣＳＰにおけるレーザ・バリ除去について説明する。

図２３に示すように、ＭＡＰ型のＣＳＰ構造の半導体装置の製造方法においては、金属製のリードフレーム２に変えて、単層または多層の有機配線基板１２等が使用される。レジン封止により有機配線基板１２の上面内部には封止体7が形成され、その周辺にはエアベント・バリ８ａ、枠バリ８ｂ、ランナ・バリ８ｃ等のレジン・バリ８が形成される。

この封止体7が形成された有機配線基板１２をＸＹ方向のダイシング・ライン１１に沿って切断すること（パッケージ・ダイシング）により、図２４に示すような単位デバイス領域１０（単位デバイスまたは個別デバイス）を得る。この単位デバイス１０は、有機配線基板１２（たとえば、基板上下のメタル配線層17、これらを覆うソルダ・レジスト層１６、表裏を繋ぐビア１８等からなる）下の半田バンプ14、有機配線基板１２上の半導体チップ１、ボンディング・ワイヤ６、これらを封止するレジン封止体7等からなる。

図２３のレジン・バリ８は、セクション３に説明したのと全く同様にして除去することができる。レーザ・ビームは、若干、下地の有機配線基板１２にもダメージを与えるが、搬送に影響しない範囲であれば、当該部分は、パッケージ・ダイシングにより除去される部分であり、製品部分にはダメージが残らない。

５．ＱＦＮ型のパッケージ構造におけるレーザ・バリ除去の説明（主に図２５）
同様に、セクション１から３で説明したバリ除去方法は、ＱＦＰ型のパッケージ構造の半導体装置の製造方法のみでなく、更に、その他のパッケージ構造の半導体装置の製造方法等にも適用できる。

図２５は本願の一実施の形態の半導体装置の製造方法の要部プロセスであるレーザ・バリ除去工程前のＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄ Ｐａｃｋａｇｅ）型パッケージの断面図である。これに基づいて、ＱＦＮ型のパッケージにおけるレーザ・バリ除去について説明する。

図２５に示すように、ＱＦＮ型のパッケージ工程は、ＱＦＰ型のパッケージ工程とほぼ同様であるが、構造的には、外部リード４の長さが、ＱＦＰ型のパッケージと比較して非常に短い点、およびリードフレーム２の裏面が露出している点が特徴となっている。なお、構造的には、たとえば、ダイ・パッド3上に接着剤層１３を介して、半導体チップ１がダイ・ボンディングされている点等は、ＱＦＰ型のパッケージと全く同じである。

従って、図２３のレジン・バリ８は、セクション３に説明したのと全く同様にして除去することができる。

６．前記実施の形態についての付加的な説明および考察
以上に説明したように、封止体（封止樹脂）を有する半導体装置の製造方法では、封止体を形成する工程（モールド工程）において、キャビティ内の空気を外部に排出するための経路（エアベント部）を有する金型を備えたモールド装置を使用している。そして、キャビティ内に供給した樹脂（レジン）の一部を、意図的にこのエアベント部まで到達させることで、キャビティ内の空気を排除している。これにより、モールド工程により形成された封止体の内部に生じるボイドの問題を抑制することができる。

ここで、エアベント部の形状は、上記したように、キャビティ内の空気を外部に排出できる形状であり、キャビティ内に供給された樹脂がキャビティの外側に容易に漏れないような形状でなければならない。

そのため、モールド工程を施した基材（リードフレーム、配線基板）において、このエアベント部と対応する領域には、半導体チップを封止する封止体の厚さよりも、薄い樹脂（レジン・バリ、フラッシュ・バリ）が形成され易い。

また、一般に、金型において、基材を配置する領域は、基材の厚さを吸収できる程度の凹部が形成されている。そして、この凹部の平面サイズは、基材の平面サイズ（外形サイズ）よりも大きい。これは、基材をこの凹部内に配置し易くするためのクリアランスを考慮したものである。

そして、金型の詳細な構成として、キャビティの外側に設けられたポット部に、樹脂の原料であるタブレットを配置し、このポット部とキャビティ部との間に設けられたランナ部を介して、樹脂をキャビティ内に供給する。

このとき、ランナ部は、基材の周縁部を平面的に跨ぐように形成されている。

そのため、ポット部から供給された樹脂の一部が、金型の凹部の内壁と、基材の側面との界面にも供給されてしまい、基材の側面にもレジン・バリが形成されることがわかった。

レジン・バリが付着した状態でモールド装置から取り出してしまうと、モールド工程内にレジン・バリが飛散し、飛散したレジン・バリが搬送用ラックや基材に付着・再付着する可能性がある。さらにそのままの状態で、次の工程に流動すると、付着したレジン・バリが以降の各工程で異物となって飛散する恐れがある。そして、異物が飛散すると、次に搬送されてきた基材に飛散した異物が付着する。これにより、製造プロセス間での製品（未完成製品）への異物付着による不良品の作り込み及び異物が装置内に入り込むことによる各種半導体装置の異常停止名とのトラブルや装置自身の故障が発生する可能性がある。また、完成品への異物の付着は、製品の納入先での実装不良となるため、モールド工程により形成されたレジン・バリは、できるだけ早い段階で除去することが重要であることが、本願発明者の検討により明らかとなった。

なお、前記特許文献１には、モールド工程を施した基材をモールド装置から取り出した後に、この基材に対してレーザを照射し、基材に付着したレジン・バリを除去することについて、記載がある。しかしながら、モールド工程では、キャビティ内に供給した樹脂に熱を加えることにより硬化させ、封止体を形成するため、モールド装置から取り出されたレジン・バリは、たとえ厚さが薄く形成されていたとしても、基材との密着性が強い。そのため、レーザを照射したとしても、レジン・バリを除去することが困難となる。

前記実施の形態では、このレジン・バリを容易に除去できる技術について検討が行われている。

７．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、前記実施の形態では、レーザ・ビームによるレジン・バリの除去について、具体的に説明したが、レジン・バリの除去方法については、レーザ・ビーム方式ばかりでなく、ドライ・アイス洗浄や機械的なバイト（刃）による方式も同様に適用できることは言うまでもない。一方、レーザによる除去のメリットは、熱作用のほか、ほとんど物理的接触を伴わないので、下地へのダメージが少ないというメリットがある。

また、前記実施の形態では、封止方式として、トランスファ・モールド方式を例にとり具体的に説明したが、本発明はそれに限定されるものではなく、通常のゲート等を使用しない圧縮モールド方式等にも同様に適用できることは言うまでもない。

１ 半導体チップ
１ａ （半導体チップの）表面またはデバイス面
１ｂ （半導体チップの）裏面
２ リードフレーム
２ｆ リードフレームの枠部
２ｖ リードフレームのエアベント部
３ ダイ・パッド
４ リード
５ ボンディング・パッド
６ ボンディング・ワイヤ
７ レジン封止体（封止体）
８ レジン・バリ
８ａ エアベント・バリ
８ｂ 枠バリ
８ｃ ランナ・バリ
９ ゲート・レジン部（カル及びランナ・レジン含む）
１０ 単位デバイス領域
１１ ダイシング・ライン
１２ 有機配線基板
１３ 接着剤層
１４ 半田バンプ
１５ 空隙
１６ ソルダ・レジスト層
１７ メタル配線層
１８ ビア
５１ レジン・モールド装置
５２ レーザ・ビーム・デリバリ・ヘッド
５３ ロード部
５４ ロード部のリードフレーム・ストッカ
５５ リードフレーム整列ユニット
５６ タブレット供給ユニット
５７ 金型への搬送部
５８ モールド・ユニット部
５９ リードフレーム冷却部
６０ ゲート・ブレーク部
６１ カメラ
６２ モールド後処理部
６３ アンロード部
６４ 吸着ロボット
６４ａ 吸着ロボット・アーム
６４ｂ 吸着ロボット吸着部
６５ エア・ブロア
６６ 集塵テーブル
６７ 防塵ウォール
６８ フレーム押さえ
６９ 搬送爪
７０ エア・カーテン・ブロア
７１ モールド金型
７１ａ 下金型
７１ｂ 上金型
７２ ロード用搬送装置
７３ アンロード用搬送装置
７４ アンロード部のリードフレーム・ストッカ
７５ ゲート・ブレーク台
７６ アッパ・ゲートブレーカ
７７ ロワ・ゲートブレーカ
７８ 排気ダクト
７９ レーザ・ビーム
８０ ビーム・スプリッタ
８１ａ，８１ｂ，８１ｃ 中間ミラー
８１ｅ 交換用ミラー
８２ ポット部（レジン・タブレット）
８３ プランジャ
８４ａ カル
８４ｂ ランナ
８４ｃ ゲート
８５ モールド・キャビティ
８６ エジェクタ・ピン・ホールダ
８７ エジェクタ・ピン
８８ 下部保持板
８９ エジェクタ・ピン・ストッパ
ＶＰ 視点を示す矢印

Claims (18)

1. 以下の工程を含む半導体装置の製造方法：
   （ａ）半導体チップが取り付けられた基材をレジン封止装置内に導入する工程；
   （ｂ）前記レジン封止装置内において、成型金型により前記基材上の前記半導体チップを樹脂により封止することによって、前記基材上に封止体を形成する工程；
   （ｃ）前記工程（ｂ）の後、前記レジン封止装置内において、前記成型金型から前記封止体を有する前記基材を取り出す工程；
   （ｄ）前記工程（ｃ）の後、前記レジン封止装置内において、前記基材上のレジン・バリを除去する工程；
   （ｅ）前記工程（ｄ）の後、前記レジン封止装置内から、前記基材を排出する工程。
2. 前記１項の半導体装置の製造方法において、更に以下の工程を含む：
   （ｆ）前記工程（ｅ）の後、前記封止体を有する前記基材に対して、バッチ処理によりキュアを実行する工程。
3. 前記２項の半導体装置の製造方法において、更に以下の工程を含む：
   （ｇ）前記工程（ｃ）の後であって前記工程（ｄ）の前に、前記レジン封止装置内において、ゲートブレーク処理を実行する工程。
4. 前記３項の半導体装置の製造方法において、更に以下の工程を含む：
   （ｈ）前記工程（ｄ）の後であって前記工程（ｅ）の前に、前記レジン封止装置内において、前記基材をアンローダ部に搬送する工程。
5. 前記４項の半導体装置の製造方法において、前記工程（ｄ）の前記レジン・バリ除去は、レーザ光を前記基材に照射することによって実行される。
6. 前記５項の半導体装置の製造方法において、前記基材は、リードフレームである。
7. 前記６項の半導体装置の製造方法において、前記リードフレームは、銅を主要な成分とする。
8. 前記５項の半導体装置の製造方法において、前記レーザ光の中心波長は、４９２ｎｍ以上、かつ、５７７ｎｍ以下である。
9. 前記５項の半導体装置の製造方法において、前記レーザ光の中心波長は、９００ｎｍ以上、かつ、１５００ｎｍ以下である。
10. 前記５項の半導体装置の製造方法において、前記レジン・バリ除去は、ＹＡＧレーザまたはＹＶＯ４レーザを用いて行われる。
11. 前記５項の半導体装置の製造方法において、前記レジン・バリ除去は、ＹＡＧレーザを用いて行われる。
12. 前記５項の半導体装置の製造方法において、前記レジン・バリ除去は、ＹＶＯ４レーザを用いて行われる。
13. 前記５項の半導体装置の製造方法において、前記レーザ光は、Ｑスイッチングによるパルス動作によるものである。
14. 前記１３項の半導体装置の製造方法において、前記Ｑスイッチング周波数は、５から５０ｋＨｚである。
15. 前記１０項の半導体装置の製造方法において、前記レーザ光の中心波長は、ほぼ１０６４ｎｍである。
16. 前記１０項の半導体装置の製造方法において、前記レーザ光の中心波長は、ほぼ５３２ｎｍである。
17. 前記１０項の半導体装置の製造方法において、前記レーザ光の中心波長は、ほぼ３５５ｎｍである。
18. 前記６項の半導体装置の製造方法において、前記半導体装置のパッケージ形式は、ＱＦＰ型である。

Images