JP2013026440A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013026440A
JP2013026440A JP2011159890A JP2011159890A JP2013026440A JP 2013026440 A JP2013026440 A JP 2013026440A JP 2011159890 A JP2011159890 A JP 2011159890A JP 2011159890 A JP2011159890 A JP 2011159890A JP 2013026440 A JP2013026440 A JP 2013026440A
Authority
JP
Japan
Prior art keywords
laser
laser irradiation
region
protective film
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011159890A
Other languages
English (en)
Inventor
Minoru Kimura
稔 木村
Chuichi Miyazaki
忠一 宮崎
Yoshiyuki Abe
由之 阿部
Toshihiro Shiotsuki
敏弘 塩月
Yukihiro Kitaichi
幸佑 北市
Shinya Okane
信哉 大金
Masao Odagiri
政雄 小田切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011159890A priority Critical patent/JP2013026440A/ja
Publication of JP2013026440A publication Critical patent/JP2013026440A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】半導体ウエハのダイシングにおける溶融異物を低減する。
【解決手段】半導体ウエハ7の表面7bに第1保護膜を形成し、その後、スクライブ領域7f内においてチップ領域7d,7eに沿って第1レーザ光および第2レーザ光をそれぞれ走査することで溝7s,7tをそれぞれ形成し、その後、溝7s,7tのそれぞれに保護膜7uを配置し、第1レーザ光および第2レーザ光によって形成された溝7s,7tを保護膜7uで覆った状態で、溝7s,7tの間の領域にレーザ光18を走査することにより、スクライブ領域7fの一部を除去する。
【選択図】図8

Description

本発明は、半導体装置の製造技術に関し、特に、レーザを用いたウエハダイシングに適用して有効な技術に関する。
ウエーハの加工面にレーザー光線を吸収する樹脂被膜を被覆する樹脂被膜被覆工程と、該樹脂被膜を通してウエーハの加工面にレーザー光線を照射するレーザー光線照射工程と、該レーザー光線照射工程終了後に該樹脂被膜を除去する樹脂被膜除去工程とを含むレーザー加工技術が、例えば特開2005−150523号公報(特許文献1)に開示されている。
特開2005−150523号公報
薄型の半導体ウエハ、あるいは低誘電率膜を有する半導体ウエハのダイシング方法として、例えばレーザを用いたダイシング方法(レーザのみ使用した方法、あるいはレーザとダイシングブレードを併用した方法など)が有効とされている。
そこで、本願発明者は、レーザにより半導体ウエハを切断(溶断)することを検討したところ、以下の問題を発見した。
すなわち、半導体ウエハを切断するために照射するレーザの照射条件(出力、照射幅など)は、半導体ウエハの表面(あるいは内部)に改質領域(改質層)を形成する場合に比べて厳しい(高い)ため、レーザが照射された箇所の周囲にクラックが発生し易いことがわかった。
そこで、本願発明者は、ダイシング領域内においてレーザが照射される部分からチップ領域に向かってクラックが進展するのを抑制するために、図36、図37に示すように、事前に、シールリング55間のダイシング領域50内において、かつダイシング領域50に沿って複数回(例えば、2回)、レーザ51を照射することにより改質領域53を形成しておくことを検討した。なお、このときのレーザ51の照射条件は上記の照射条件に比べて低いものであるため、このレーザ照射工程によりクラックは発生し難い。
上記のように、実際に切断する箇所の両脇にクラック進展防止用の改質領域53をダイシング領域50に沿って2箇所(2本)形成しておくことで、クラックが発生したとしても、個片化(取得)される半導体チップを保護することができる。
しかし、上記のような製造工程を採用することで、新たに、以下の課題を本願発明者は見い出した。
まず、レーザを用いるダイシング方法では、レーザが照射された部分からデブリ(溶融異物)が発生し、その周囲に飛散するため、レーザを照射する前に、予め半導体ウエハの表面に保護膜を形成しておき、レーザ照射完了後に、デブリが付着した保護膜を除去することが検討されている(前記特許文献1参照)。
しかし、本願発明者が検討したように、複数回(例えば、2回)、レーザ照射工程を行う場合、最初のレーザ照射工程により形成される改質領域(溝)53は、保護膜54から露出した状態となる。そのため、図38、図39に示すように、次のレーザ照射工程により発生したデブリ56が、先のレーザ照射工程により形成された改質領域(デブリ52が堆積した領域)53内に堆積(付着)することがわかった。
保護膜54の表面に付着したデブリ56については、この保護膜54の除去工程により一緒に除去することができるものの、保護膜54で覆われていない部分(特に、溝内)に付着したデブリ56については、除去することが困難である。
なお、個片化(取得)される半導体チップにデブリ56が残存していると、後の工程において半導体チップに衝撃が加わった際、この付着していたデブリ56が改めて飛散し、例えば半導体チップの表面に形成された電極パッドに付着する恐れがあるため、できるだけデブリ56を除去しておくことが必要である。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体ウエハのダイシングにおける溶融異物を低減することができる技術を提供することにある。
また、本発明の他の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
代表的な実施の形態による半導体装置の製造方法は、半導体ウエハの表面に第1保護膜を形成する工程、半導体ウエハの主面の切断領域内に第1および第2チップ領域に沿って第1および第2レーザ光をそれぞれ走査して第1および第2凹部をそれぞれ形成する工程、前記第1および第2凹部のそれぞれに第2保護膜を配置し、平面視において前記第1および第2凹部の間の領域に第3レーザ光を走査することにより、前記切断領域の一部を除去する工程、前記第1および第2保護膜を除去する工程を含み、前記第3レーザ光の出力は、前記第1および第2レーザ光の出力よりも高い。
また、代表的な他の実施の形態による半導体装置の製造方法は、表面上に設けられた第1チップ領域と、前記第1チップ領域の隣に配置された第2チップ領域と、前記第1チップ領域と前記第2チップ領域との間に設けられた切断領域とを備えた半導体ウエハを準備する工程、前記切断領域内に、前記第1および第2チップ領域に沿ってレーザ光を走査することにより、前記切断領域の一部を除去する工程を含み、前記レーザ光を走査するレーザ照射部と一緒に移動自在な吸い込み部が前記レーザ照射部の進行方向の後段側に設けられ、前記レーザ光の走査によって発生した異物を前記吸い込み部によって吸い込む。
さらに、代表的な他の実施の形態による半導体装置の製造方法は、半導体ウエハの表面にフィルム状の保護膜を貼り付ける工程、半導体ウエハの主面の切断領域内に第1および第2チップ領域に沿って第1および第2レーザ光をそれぞれ走査して第1および第2凹部をそれぞれ形成する工程、前記第1および第2凹部の間の領域に第3レーザ光を走査することにより前記切断領域の一部を除去する工程、剥離テープの接着層を前記保護膜と、前記第1および前記第2凹部のそれぞれの内部に貼り付け、前記剥離テープを前記半導体ウエハから剥がすことで前記保護膜を除去する工程を含む。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体ウエハのダイシングにおける溶融異物の低減化を図ることができる。
半導体装置の信頼性を向上させることができる。
本発明の実施の形態1の半導体ウエハの構造の一例を示す拡大部分断面図である。 本発明の実施の形態1のウエハダイシングまでの組み立ての一例を示す製造フロー図である。 図2に示す組み立ての保護膜塗布工程における塗布時の状態の一例を示す斜視図である。 図3に示す塗布を行った後のウエハの構造の一例を示す部分平面図と部分断面図である。 図2に示す組み立てのレーザダイシング工程における第1レーザ照射時の状態の一例を示す部分断面図である。 図5に示す第1レーザ照射時の詳細手順の一例を示す部分概念図である。 図6に示す第1レーザ照射後のウエハ構造の一例を示す部分平面図と部分断面図である。 図2に示す組み立てのレーザダイシング工程における第2レーザ照射時の状態の一例を示す部分断面図である。 図8に示す第2レーザ照射後のウエハ構造の一例を示す部分平面図と部分断面図である。 図2に示す組み立てのブレードダイシング工程におけるブレードダイシング時の状態の一例を示す部分断面図である。 図10に示すダイシング後の構造の一例を示す部分断面図である。 図11に示す個片化された半導体チップを用いて組み立てられた半導体装置の構造の一例を封止体を透過して示す平面図である。 図12のA−A線に沿って切断した構造の一例を示す断面図である。 図12の半導体装置の構造の一例を示す裏面図である。 図12の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図である。 図15のリードフレームの構造の一例を示す側面図である。 図12の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図である。 図17のダイボンディング後の構造の一例を示す側面図である。 図12の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図である。 図19のワイヤボンディング後の構造の一例を示す側面図である。 図12の半導体装置の組み立ての樹脂モールド工程における金型クランプ時の構造の一例を示す部分断面図である。 図12の半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す平面図である。 図22の樹脂モールド後の構造の一例を示す側面図である。 図12の半導体装置の組み立てにおける個片化後の構造の一例を示す側面図である。 本発明の実施の形態1の変形例における第1レーザ照射時の詳細手順を示す部分概念図である。 本発明の実施の形態2の第1レーザ照射時の手順の一例を示す部分概念図である。 本発明の実施の形態3のウエハダイシングまでの組み立ての一例を示す製造フロー図である。 図27に示す組み立てのBGテープ貼り工程におけるテープ貼り付け後の構造の一例を示す部分断面図である。 図27に示す組み立てのレーザダイシング工程における第1レーザ照射時の構造の一例を示す部分断面図である。 図27に示す組み立ての保護フィルム除去工程における剥離テープ貼り付け状態の一例を示す部分断面図である。 図27に示す組み立てのレーザダイシング工程における変形例の第1レーザ照射時の構造を示す部分断面図である。 本発明の実施の形態3のウエハダイシングまでの組み立ての他の変形例を示す製造フロー図である。 図32に示す組み立ての保護フィルム除去工程における剥離テープ貼り付け状態を示す部分断面図である。 本発明の第1変形例における半導体ウエハの構造を示す拡大部分断面図である。 本発明の第2変形例における半導体ウエハの主要部の構造を示す拡大部分断面図である。 比較例の組み立てにおける第1レーザ照射後のウエハ構造を示す部分平面図である。 図36のウエハ構造を示す部分断面図である。 比較例の組み立てにおける第2レーザ照射後のウエハ構造を示す部分平面図である。 図38のウエハ構造を示す部分断面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1は本発明の実施の形態1の半導体ウエハの構造の一例を示す拡大部分断面図、図2は本発明の実施の形態1のウエハダイシングまでの組み立ての一例を示す製造フロー図、図3は図2に示す組み立ての保護膜塗布工程における塗布時の状態の一例を示す斜視図、図4は図3に示す塗布を行った後のウエハの構造の一例を示す部分平面図と部分断面図である。また、図5は図2に示す組み立てのレーザダイシング工程における第1レーザ照射時の状態の一例を示す部分断面図、図6は図5に示す第1レーザ照射時の詳細手順の一例を示す部分概念図、図7は図6に示す第1レーザ照射後のウエハ構造の一例を示す部分平面図と部分断面図、図8は図2に示す組み立てのレーザダイシング工程における第2レーザ照射時の状態の一例を示す部分断面図である。さらに、図9は図8に示す第2レーザ照射後のウエハ構造の一例を示す部分平面図と部分断面図、図10は図2に示す組み立てのブレードダイシング工程におけるブレードダイシング時の状態の一例を示す部分断面図、図11は図10に示すダイシング後の構造の一例を示す部分断面図である。
本実施の形態1は、半導体装置の組み立て工程で、主に半導体ウエハのダイシングについて説明するものであり、ここではその一例として、薄型の半導体ウエハ、あるいは低誘電率膜を有する半導体ウエハをダイシングする場合を取り上げて説明するが、ただし、薄型の半導体ウエハあるいは低誘電率膜を有する半導体ウエハに限定されるものではない。さらに、本実施の形態1では、例えばレーザを用いたダイシング技術(レーザのみ使用した方法、あるいはレーザとダイシングブレードを併用した方法等)について説明する。
まず、図1に示す半導体ウエハ7の構成について説明すると、表面(主面、素子形成面)7bおよび表面7bとは反対側の裏面7cを有し、かつベース基板となるシリコン基板(基板)7aと、シリコン基板7aの表面7b上に設けられたチップ領域(第1チップ領域)7dと、シリコン基板7aの表面7b上に設けられ、かつチップ領域7dの隣に配置されたチップ領域(第2チップ領域)7eと、シリコン基板7aの表面7b上に、かつ平面視においてチップ領域7dとチップ領域7eとの間に設けられたスクライブ領域(切断領域)7fとを備えている。
また、シリコン基板7aの表面7bには、配線層や低誘電率膜を有する層間絶縁膜7gが形成され、さらに層間絶縁膜7gの上層は、表面7bの配線層となっており、表面配線7h、ボンディングパッド7i、テスト用パターン7j及びシールリング7k等の導体パターンが形成されている。
これら導体パターンは、表面7bに形成されたパッシベーション膜7mによって覆われているが、ボンディングパッド7iとテスト用パターン7jはその一部が露出している。また、各チップ領域7d,7eにおけるボンディングパッド7iより内側(チップ中央寄り)の領域は、ポリイミド等から成る表面保護膜7nによって更に覆われて保護されている。
また、シールリング7kは、層間絶縁膜7gに形成された接続プラグ7pを介して基板表面の拡散層7qに電気的に接続している。
なお、層間絶縁膜7gは、低誘電率膜を有していない絶縁膜であってもよい。
半導体ウエハ7上の平面視においては、各チップ領域7d,7eもしくはそれらの一部を囲むようにシールリング7kが形成されており、チップ領域7dに形成されたシールリング7kと、チップ領域7eに形成されたシールリング7kとの間の領域が、ダイシング用のスクライブ領域7fとなっている。
スクライブ領域7fには、その一部にテスト用パターン7jが形成されている。このテスト用パターン7jは、半導体素子等が正しく形成されているか否かを電気的にテストする際に用いるものである。
次に、図2に従って、半導体ウエハ準備工程〜ダイボンド工程までの組み立てを説明する。なお、本実施の形態1では、半導体ウエハの切断に際して、レーザダイシングとブレードダイシングを併用する場合を一例として説明する。
まず、図2のステップS1に示すBGテープ貼りにより、半導体ウエハ7の表面7b側にBG(Back Grinding)テープを貼り、その後、ステップS2の裏面研削に示すように、半導体ウエハ7の裏面7cを所定量研削して半導体ウエハ7の厚さを薄くする。
その後、ステップS3に示すウエハマウント・BGテープ剥離を行う。すなわち、ダイシング用の治具への半導体ウエハ7のマウントを行い、その後、表面7b側に貼り付けた前記BGテープを剥離する。
次に、半導体ウエハ7のダイシングを行う。まず、ステップS4に示す保護膜塗布を行う。ここでは、例えば、図3に示すスピンコート法によって半導体ウエハ7の表面7bに図4に示すように保護膜(第1保護膜)7rを形成する。すなわち、回転テーブル12上に載置した半導体ウエハ7を回転テーブル12により回転させながら、半導体ウエハ7の表面7bにシリンジ(ノズルでもよい)13を介して液状の保護部材14を塗布することにより、図4に示すように、半導体ウエハ7の表面7bに保護膜7rを形成する。
なお、保護部材14の成分は、水溶性である。つまり、水溶性の材質の部材で保護部材14を形成することにより、ダイシング後の保護膜7rの除去をスピン洗浄によって容易に行うことができる。
その後、図2のステップS5に示すレーザダイシングを行う。本実施の形態1では、レーザグルービングを適用し、また、最終的な切断をブレードダイシングで行う場合を説明する。すなわち、レーザとダイシングブレードを併用する場合を説明する。
また、本実施の形態1では、ステップS5のレーザダイシングにおいて、レーザ照射(第2レーザ照射)時のクラック進展を防ぐために、予め小さい出力でレーザ照射(第1レーザ照射、第1のレーザ照射工程)を行って改質層(溝)を形成し、その後、切断のためのレーザ照射(第2レーザ照射、第2のレーザ照射工程)を行う。その際、最初に小さい出力で改質層を形成するための第1レーザ照射を行い、その後、第1レーザ照射によって形成された溝を保護膜で埋めてから第2レーザ照射を行う。
まず、レーザグルービングでは、スクライブ領域7fに細い2本の溝(凹部)を形成する。すなわち、図5に示すように、スクライブ領域7f内において、かつ平面視においてチップ領域7dおよびチップ領域7eに沿ってレーザ光(第1レーザ光:1stパス)16およびレーザ光(第2レーザ光:2ndパス)17をそれぞれ走査(照射)する第1レーザ照射(第1のレーザ照射工程)を行い、これにより溝(第1凹部)7sおよび溝(第2凹部)7tをそれぞれ形成する。これらの溝7s,7tは改質層となる。
その後、第2レーザ照射(第2のレーザ照射工程)を行う。
本実施の形態1では、前述のように第1レーザ照射と第2レーザ照射の2段階でレーザ照射を行うが、第1レーザ照射は、小さな出力で、かつレーザの照射幅も小さく、改質層を形成するためのものである。すなわち、最初から大きな出力のレーザを照射すると、図1に示す層間絶縁膜7gが膜剥がれとなる虞れがあるため、最初に小さな出力のレーザを照射することで、発生するデブリ(溶融異物)10の大きさも、図5に示すように小さくすることができるとともに、層間絶縁膜7gの膜剥がれも低減または防止することができる。層間絶縁膜7gに低誘電率膜が含まれている場合には、低誘電率膜は脆く、かつ剥がれ易いため、非常に有効である。
また、第1レーザ照射では、小さな出力のレーザを2回(1stパス:レーザ光16、2ndパス:レーザ光17)走査することで、改質層をスクライブ領域7fの中央付近(後の第2のレーザ照射工程において第3レーザ光が照射される領域)の両側に形成することができ、第2レーザ照射で大きな出力のレーザを照射した際や、最終的にブレードダイシングを行う際に2つの溝7s,7tが改質層の壁となってチップクラックの進展を防止することができる。
さらに、小さな出力のレーザを2回走査することで、2つの溝7s,7tがスクライブ領域7fの中央付近の両側に形成されるため、最終的にブレードダイシングを行う際にブレード(後述する図10参照)11が蛇行することを防止できる。
なお、第1レーザ照射において走査するレーザ光16,17の照射条件は、例えば出力:1.0〜3.0W(ワット)、照射幅(レーザ径):10〜30μm、周波数:100kHz〜200kHzである。
第1レーザ照射後、溝7s,7tのそれぞれの内部(内面)に第2保護膜を配置(形成)する。本実施の形態1では、例えば、図6に示すように、レーザ照射部(レーザガン)15のレーザ走査方向(進行方向)15aにおける後方(後段側)に保護膜供給用のノズル19が配置されたレーザ照射装置を使用する。これにより、レーザ光16(もしくはレーザ光17)を照射した直後にノズル19から液状の保護部材14を供給(塗布)して保護膜(第2保護膜)7uを形成する。このとき、本実施の形態1では、図7に示すように、少なくとも第1レーザ照射(第1のレーザ照射工程)により形成された溝(凹部)7s,7t内と、この溝7s、7tの周辺のうちの第1保護膜7rから露出する部分にのみ、第2保護膜7uを形成することについて説明している。しかしながら、第2レーザ照射(第2のレーザ照射工程)の前に溝(凹部)7s,7t内が保護膜で塞がれていればよく、第1レーザ照射(第1のレーザ照射工程)を全て完了した後に、シリコン基板7aの全表面7b上に第2保護膜7uを形成してもよい。ただし、第1レーザ照射の出力は、第2レーザ照射の出力よりも小さいとはいえ、ある切断領域に形成された溝(例えば、溝7s)内に、他の切断領域に溝(例えば、溝7t)を形成する際に発生したデブリが飛散する恐れがあるため、より確実にデブリの付着を抑制するためには、図6のように、溝(例えば、溝7s)を形成した直後(例えば、溝7tを形成する前)に第2保護膜7uを形成することが好ましい。
すなわち、レーザ照射部15の進行方向15aの後方近傍の位置でレーザ照射部15に追従するノズル19から液状の保護部材14を供給するため、図5の溝7s(溝7t)を形成した直後に保護膜7uを形成することができ、したがって、図7に示すように、溝7s,7tの内部(内面)に保護膜7uを配置(充填)することができる。
なお、レーザ加工の直後に保護膜7uを形成することで、図7の平面構造に示すように、保護膜7uの引けの発生を無くすことができる。また、図7の断面構造に示すデブリ10は、レーザ光16(レーザ光17)で直接溶かして形成されたものであるため、剥がれ難くなっている。
その後、平面視において、図8に示すように溝7sと溝7tの間の領域にレーザ光(第3レーザ光:3rdパス)18を走査(照射)する第2レーザ照射(第2のレーザ照射工程)を行う。これにより、図9に示すようにスクライブ領域7fの一部を除去する。
すなわち、第1レーザ照射でのレーザ光16とレーザ光17によって形成された溝7s,7tを保護膜7uで塞いだ状態で、第2レーザ照射でのレーザ光18(3rdパス)の照射を行ってスクライブ領域7fの一部を除去する。
ここで、第2レーザ照射において走査するレーザ光18の照射条件は、例えば出力:3.0〜5.0W(ワット)、照射幅(レーザ径):30〜80μm、周波数:30kHz〜100kHzであり、第1レーザ照射でのレーザ光16,17の出力よりも第2レーザ照射のレーザ光18の出力の方が高く、かつ照射領域の幅(照射幅)も大きい。すなわち、レーザ光16,17よりレーザ光18の方が強い(加工力が高い)レーザとなっている。
本実施の形態1では、第1レーザ照射により改質層(溝7s,7t)が形成されているため、加工力が高い第2レーザ照射を行っても改質層(溝7s,7t)が壁となり、その結果、クラックの進展を防ぐことができる。
なお、レーザ光16,17より強力なレーザ光18によって発生した図9に示すデブリ20は、一度離れてその後に保護膜7u上に付着したものであるため、剥がれ易くなっている。
第2レーザ照射のレーザ光18を照射した後、図2のステップS6に示す保護膜除去を行う。ここでは、半導体ウエハ7を洗浄することで、保護膜7r及び保護膜7uを除去する。
なお、保護膜7r及び保護膜7uは水溶性であるため、洗浄によって容易に保護膜7r及び保護膜7uを除去することができる。
さらに、保護膜7r及び保護膜7uを除去することで、これらの保護膜7r,7uに付着しているデブリ20(10)も一緒に除去することができる。すなわち、複数回、レーザ照射を行う場合であっても、デブリ20が飛散することを防止できる。もしくはデブリ20の飛散を低減することができる。
本実施の形態1のレーザ照射では、第1レーザ照射で形成された溝7s,7tを、保護膜7uによって塞いだ状態で第2レーザ照射を行う。したがって、溝7s,7tが保護膜7uによって塞がっているため、第1レーザ照射のレーザ光16,17で発生したデブリ10が飛散することはない。さらに、第2レーザ照射のレーザ光18で発生したデブリ20は、保護膜7u上に付着しており、したがって、洗浄によって保護膜7uを除去した際に一緒に除去することができる。なお、第1レーザ照射で発生するデブリ10の頻度は、そのレーザ光16,17の出力が小さいため、第2レーザ照射の出力の大きなレーザ光18のデブリ20に比較して少ない。
すなわち、本実施の形態1のレーザ照射では、出力の大きなレーザ光18によって発生する多数のデブリ20が、洗浄しにくい溝7s,7tに入り込んで内面に付着することを回避することができ、発生頻度が高いデブリ20は洗浄によって保護膜7uとともに除去することができる。
以上のように本実施の形態1の半導体装置の製造方法では、半導体ウエハ7を切断するためのレーザ照射において、デブリ(溶融異物)10,20を低減することができ、さらにデブリ10,20の残存を低減化することができる。
保護膜7r,7uを除去した後、図2のステップS7に示すブレードダイシングを行う。ここでは、平面視において、図10に示すように、溝7sおよび溝7tの間のスクライブ領域7fにブレード11を走行させ、半導体ウエハ7を切断し、図11に示すように個々の半導体チップ1に個片化して複数の半導体チップ1を取得する。さらに、ブレードダイシング後、複数の半導体チップ1を固定する図11に示すダイシングテープ21を有する治具を搬送する、もしくは複数の半導体チップ1のうちの1つをピックアップして配線基板やリードフレーム等の基材のチップ搭載部に搭載する。
つまり、図2のステップS8に示すように、UV(Ultraviolet)照射を行って図11のダイシングテープ21から複数の半導体チップ1を剥離して取得し、その後、複数の半導体チップ1を図2のステップS9に示すようにダイボンド工程に搬送する、もしくは、複数の半導体チップ1のうちの1つをダイシングテープ21からピックアップして配線基板やリードフレーム等のチップ搭載部に搭載する。
その際、本実施の形態1の半導体装置の製造方法では、レーザ照射時の半導体ウエハ7(または半導体チップ1)の表面へのデブリ10,20の付着を低減することができるため、半導体ウエハ7もしくは個片化された半導体チップ1が次工程への搬送中に振動したり、衝撃が加わったとしても、ウエハ表面やチップ表面から剥離したり、脱落することを低減でき、あるいは半導体チップ1のボンディングパッド1cの表面に付着することを防止できる。
つまり、デブリ10,20の発生が低減化されていることで、デブリ10,20が改めて飛散することを防止できる。
なお、図2のステップS5におけるレーザダイシングで、第1レーザ照射後の第2レーザ照射(レーザ光18の照射)前に保護膜7uを形成する際に、スピンコート法によって保護膜7uを形成してもよい。すなわち、第1レーザ照射(レーザ光16,17の照射)後、溝7s,7tの内面に保護膜7uを形成するのを、スピンコート法によって形成してもよい。
また、第2レーザ照射(レーザ光18の照射)後のブレードダイシングは、実施せずに、レーザダイシング工程の第2レーザ照射によって半導体ウエハ7(切断領域7fの一部およびシリコン基板7aの一部)を切断(溶断)し、この第2レーザ照射により複数の半導体チップ1を取得してもよい。すなわち、ブレードダイシングは、必ずしも行わなくてもよく、その場合、図2に示す組み立てフローでは、ステップS7のブレードダイシングを省略することができ、半導体ウエハ7のダイシング完了までの製造のスループットを向上させることができる。
次に、前述の取得した半導体チップ1が組み込まれた半導体装置の組み立てについて説明する。
図12は図11に示す個片化された半導体チップを用いて組み立てられた半導体装置の構造の一例を封止体を透過して示す平面図、図13は図12のA−A線に沿って切断した構造の一例を示す断面図、図14は図12の半導体装置の構造の一例を示す裏面図、図15は図12の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図、図16は図15のリードフレームの構造の一例を示す側面図である。また、図17は図12の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図、図18は図17のダイボンディング後の構造の一例を示す側面図、図19は図12の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図、図20は図19のワイヤボンディング後の構造の一例を示す側面図である。さらに、図21は図12の半導体装置の組み立ての樹脂モールド工程における金型クランプ時の構造の一例を示す部分断面図、図22は図12の半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す平面図、図23は図22の樹脂モールド後の構造の一例を示す側面図、図24は図12の半導体装置の組み立てにおける個片化後の構造の一例を示す側面図である。
まず、本実施の形態1の半導体装置の構造について説明する。
図12〜図14に示す本実施の形態1の半導体装置は、外部端子となる複数のリード2aそれぞれの一部が、平面視において、前記半導体装置の裏面側の周縁部に配置された周辺配置型(ペリフェラルタイプ)のものであり、ここでは、半導体チップ等を樹脂で封止する樹脂封止型のQFN(Quad Flat Non-leaded Package) 5を一例として取り上げて説明する。
前記QFN5の詳細構成について説明すると、図12〜図14に示す平面形状が略四角形の板状のチップ搭載部であるダイパッド2d(タブともいう)と、ダイパッド2dを支持する(ダイパッド2dと連結する)複数の吊りリード2cと、ダイパッド2dの周囲に配置され、かつ複数の吊りリード2cのうちの互いに隣り合う吊りリード2c間に配置された複数のリード2aと、表面(主面)1aに複数のボンディングパッド(電極パッド)1cが形成された半導体チップ1と、半導体チップ1の複数のボンディングパッド1cと複数のリード2aとをそれぞれ電気的に接続する複数のワイヤ3とを有している。
ここで、半導体チップ1は、図13に示すように、表面1aと、表面1aとは反対側の裏面1bとを有しており、内部には半導体集積回路が形成されている。また、表面1aに形成された複数のボンディングパッド1cは、図12に示すように、四角形の表面1aの4つの辺それぞれに沿って表面1aの周縁部に並んで配置されている。
さらに、図13に示すように、半導体チップ1は、その裏面1bがダイパッド2dのチップ搭載面である上面2daと対向するように、この上面2daに接着材であるダイボンド材6を介して搭載されており、図12に示すように、複数のボンディングパッド1cと、これらにそれぞれ対応する複数のリード2aとが、複数のワイヤ3を介してそれぞれ電気的に接続されている。
また、QFN5は、図12〜図14に示すように、半導体チップ1、複数のワイヤ3、ダイパッド2dの一部、リード2aの一部を封止する封止体4を有している。なお、封止体4は、封止用樹脂によって形成されており、図12及び図14に示すように、封止体4の平面形状は、略四角形から成る。
なお、QFN5は、後述するその組み立てのモールド工程において、図15に示すリードフレーム2の1つのデバイス領域2jごとに図21に示す樹脂成形金型のキャビティ部8aで覆って樹脂モールドを行う、所謂個片モールド方式で組み立てられたものであり、この場合、図12及び図14に示すように封止体4の角部は面取りされた形状となっている。
また、図12及び図13に示すように、QFN5では、ダイパッド2dの上面2daと反対側の下面2dbは封止体4の下面4bに露出している。すなわち、QFN5は、ダイパッド露出型(タブ露出型)の半導体パッケージである。さらに、ダイパッド2dの上面2daが半導体チップ1の表面1aより大きく、所謂大タブ構造となっている。
また、QFN5は、周辺配置型(ペリフェラルタイプ)であるため、リード2aそれぞれの封止体4から露出する複数のアウター部2bは、図14に示すように、封止体4の下面4bの周縁部に並んで配置されている。
また、図13に示すように、各リード2aは、外部端子として封止体4の下面4bに露出するアウター部2bと、封止体4内に埋め込まれる部分であり、かつワイヤ3が接続されるインナー部2eとを有しており、各リード2aのアウター部2bのダイパッド2d側と反対側の一端は切断面として封止体4の側面4aに露出している。
また、QFN5では、複数の吊りリード2cのそれぞれは、図1に示すように、平面視において、ダイパッド2dのそれぞれの角部から封止体4のそれぞれの角部に向かって延在している。
すなわち、半導体チップ1が搭載された略四角形のダイパッド2dの4つの角部には吊りリード2cが連結されており、したがって、QFN5では、ダイパッド2dはその対角線上に配置された4本の吊りリード2cによって角部で支持されている。
これにより、複数のリード2aは、隣り合う2つの吊りリード2cによって区切られた領域、すなわち隣り合った2本の吊りリード2cの間の領域に、半導体チップ1の4つの辺それぞれに対応して並んで配置されている。
なお、4本の吊りリード2cは、図14に示すように、ダイパッド2dとともに封止体4の下面4bに露出している。
また、図13に示すように、インナー部2eにはワイヤ3が接続されている。
ここで、QFN5において、各リード2a及びダイパッド2dは、例えば、銅合金から成るが、銅合金以外の鉄−ニッケル合金等から成ってもよく、また、ワイヤ3は、例えば、金線(金ワイヤ)等である。さらに、封止体4は、例えば、エポキシ系樹脂等の封止用樹脂によって形成されている。
次に、本実施の形態1のQFN(半導体装置)5の製造方法について説明する。
まず、図15及び図16に示すようなデバイス領域2jが複数形成された多連で、かつ薄板状のリードフレーム2を準備する。デバイス領域2jは、1つのQFN5が形成される領域であり、ここでは、1つのデバイス領域2jごとに封止体4が形成される、所謂個片モールド方式を採用した組み立てについて説明する。そこで、1つのダイパッド(チップ搭載部)2dと、このダイパッド2dを支持する複数の吊りリード2cと、ダイパッド2dの周囲に配置され、かつ複数の吊りリード2cのうちの互いに隣り合う吊りリード2c間に配置された複数のリード2aとを有するリードフレーム2を準備する。
なお、各デバイス領域2jは、枠部2kによって囲まれ、複数のリード2aや複数の吊りリード2cは枠部2kによって支持されている。
その後、ダイボンドを行う。ダイボンド工程では、図17及び図18に示すように、図12及び図13に示す表面(主面)1a、表面1aに形成された複数のボンディングパッド(電極パッド)1c、及び表面1aとは反対側の裏面1bを有する半導体チップ1を準備し、この半導体チップ1を、裏面1bがダイパッド2dの上面2daと対向するように、ダイパッド2dの上面2daに搭載する。
その際、図13に示すように、ダイボンド材6を介して半導体チップ1をダイパッド2dの上面2daに搭載する。
その後、ワイヤボンディングを行う。ワイヤボンディング工程では、図19及び図20に示すように、図13の半導体チップ1の複数のボンディングパッド1cと複数のリード2aを、複数のワイヤ3を介してそれぞれ電気的に接続する。
ワイヤボンディング終了後、樹脂モールドを行う。モールド工程では、半導体チップ1及び複数のワイヤ3を樹脂で封止することにより、リードフレーム2上に封止体4を形成する。その際、複数のリード2aのそれぞれのアウター部2bが封止体4の下面4bから露出するように、樹脂で半導体チップ1及び複数のワイヤ3を封止する。
本実施の形態のQFN5の組み立ては、個片モールド方式であるため、図21に示すように、まず、ワイヤボンディング完了後のリードフレーム2を樹脂モールド用の下型9上に配置し、その後、図15に示す各デバイス領域2jをそれぞれに対応する上型8のキャビティ部8aで覆った状態で各キャビティ部8aにゲート部8bから樹脂を注入して樹脂封止を行う。
これにより、各デバイス領域2jに対応した図22及び図23に示す封止体4が複数形成される。
なお、モールド時の金型の温度は、例えば、170〜180℃である。
樹脂モールド終了後、リードフレーム2の個片化を行って、図24に示すように、各QFN5を取得し、それぞれのQFN5の組み立て完了となる。
本実施の形態1のQFN5の組み立てにおいても、レーザダイシングによって個片化されて取得した半導体チップ1を用いて組み立てる際に、半導体チップ1でのデブリ10,20の発生が低減化されていることで、デブリ10,20が改めて飛散することを防止できる。
したがって、QFN(半導体装置)5の信頼性を向上させることができる。
次に、本実施の形態1の変形例について説明する。
図25は本発明の実施の形態1の変形例における第1レーザ照射時の詳細手順を示す部分概念図である。
図25に示す変形例は、図2のステップS5のレーザダイシング工程の第1レーザ照射で、レーザ照射部15を介してレーザ光16もしくはレーザ光17を走査する際に、レーザ照射部15のレーザ走査方向(進行方向)15aに対してレーザ照射の直前(前段)に保護部材14を半導体ウエハ7に塗布可能なノズル(第1ノズル)22と、レーザ走査方向(進行方向)15aに対してレーザ照射の直後(後段)に保護部材14を塗布可能なノズル(第2ノズル)23とを有するものであり、レーザ照射部15とノズル22とノズル23とを有するレーザ照射装置を用いるものである。
その際、ノズル22およびノズル23は、レーザ照射部15と一緒に移動可能なようにレーザ照射部15と一体で形成されていることが好ましく、これにより、レーザ照射部15のレーザ走査方向15aに対してレーザ照射の直前の前方、及びレーザ照射の直後の後方に保護部材14をそれぞれ塗布して半導体ウエハ7に保護膜7r及び保護膜7uを形成することができる。
これにより、スピンコート法に比べて、半導体ウエハ7に形成する保護膜7r,7uをムラ無く形成することができる。
さらに、スピンコート法によって保護膜7rや保護膜7uを塗布するのではなく、レーザ照射時にレーザ照射の直前と直後に保護膜7rや保護膜7uを塗布するため、保護膜塗布工程を省略することができ、レーザ照射工程におけるスループットを向上させることができる。
(実施の形態2)
図26は本発明の実施の形態2の第1レーザ照射時の手順の一例を示す部分概念図である。
本実施の形態2は、実施の形態1と同様に半導体ウエハのレーザダイシング時のデブリの付着を低減化することが可能なレーザダイシング方法について説明するものである。
すなわち、図2のステップS5のレーザダイシング工程において、図26に示すように、レーザ照射時に、レーザ照射部15と一緒に移動自在な吸い込み口(吸い込み部)24がレーザ照射部15のレーザ走査方向(進行方向)15aの後段側(後方)に設けられており、レーザ光16(レーザ光17についても同様)の走査(照射)によって発生したデブリ(溶融異物)10を吸い込み口24によって吸い込む(吸引する)ものである。
つまり、レーザ照射部15と一緒に移動自在な吸い込み口24によって、レーザ照射時にその場でデブリ10を吸い込むものであり、これによってデブリ10の半導体ウエハ7への付着を低減または防止するものである。
さらに、本実施の形態2では、レーザ照射部15と一緒に移動自在なエア供給ノズル(エア吹き出しノズル)26が、レーザ照射部15のレーザ走査方向(進行方向)15aの前段側(前方)に設けられている。そのため、レーザ照射部15による半導体ウエハ7へのレーザ光16の照射時に、エア供給ノズル26から吸い込み口24に向けてエア25を噴流させることで、強制的にデブリ10の飛散方向を定めることができる。
すなわち、レーザ照射時に、エア供給ノズル26からエア25をレーザ照射箇所に吹き付けることにより、エアカーテン27が形成されてデブリ10を吸い込み口24に向けて流動させることができるため、レーザ照射によって飛散しようとするデブリ10が吸い込み口24で吸い込まれ易くなる。
なお、本実施の形態2では、吹き付けるエア25として、冷気(例えば、10℃以下)を使用しており、これにより、発生したデブリ10の気化を防ぐことができ、吸い込み口24での吸引効率をより向上することができる。
なお、レーザ照射部15と、このレーザ照射部15に追従(連動)して移動自在なエア供給ノズル26及び吸い込み口24は、一体に形成されていることが好ましい。
本実施の形態2によれば、レーザ照射時に発生したデブリ10をその場で吸い込み口24によって吸い込むことで、デブリ10が飛散することを抑制することができ、これによって、デブリ10の半導体ウエハ7への付着を低減または防止することができる。
また、レーザダイシングを行う際に、半導体ウエハ7への保護膜形成が不要になるため、保護膜塗布(形成)工程と保護膜除去工程を無くすことができ、半導体ウエハ7のダイシング工程のスループットを向上させることができる。
さらに、レーザダイシングのための保護膜は不要になるため、前記実施の形態1に比べて、製造コスト(材料費を含む)の増加を抑制することができる。
ただし、一度、付着(固着)したデブリ10は容易に除去できない場合もあるため、個片化(取得)される半導体チップ1にデブリ10が残存するのをより確実に防ぐには、前記実施の形態1のように、先のレーザ照射(第1レーザ照射)工程により露出した部分(溝7s,7t)を新たに覆ってから、次のレーザ照射(第2レーザ照射)を行うことが好ましい。
なお、本実施の形態2の組み立てでは、レーザダイシング以外の工程については、実施の形態1の図2の組み立てフローと同様である(保護膜塗布工程及び保護膜除去工程は無し)ため、その重複説明は省略する。
(実施の形態3)
図27は本発明の実施の形態3のウエハダイシングまでの組み立ての一例を示す製造フロー図、図28は図27に示す組み立てのBGテープ貼り工程におけるテープ貼り付け後の構造の一例を示す部分断面図、図29は図27に示す組み立てのレーザダイシング工程における第1レーザ照射時の構造の一例を示す部分断面図である。また、図30は図27に示す組み立ての保護フィルム除去工程における剥離テープ貼り付け状態の一例を示す部分断面図、図31は図27に示す組み立てのレーザダイシング工程における変形例の第1レーザ照射時の構造を示す部分断面図、図32は本発明の実施の形態3のウエハダイシングまでの組み立ての他の変形例を示す製造フロー図、図33は図32に示す組み立ての保護フィルム除去工程における剥離テープ貼り付け状態を示す部分断面図である。さらに、図34は本発明の第1変形例における半導体ウエハの構造を示す拡大部分断面図、図35は本発明の第2変形例における半導体ウエハの主要部の構造を示す拡大部分断面図である。
本実施の形態3は、実施の形態1では半導体ウエハに形成する保護膜が、水溶性の溶液の保護部材から成る膜であったのに対して、前記保護膜をフィルム状の膜とするものである。
まず、図27のステップS11に示すBGテープ貼りにより、図28に示すように半導体ウエハ7の表面7b側にBGテープ29を貼る。その際、BGテープ29は、保護フィルム28と一体型のものが好ましく、本実施の形態3では保護フィルム28と一体型のBGテープ29を用いる場合を説明する。すなわち、半導体ウエハ7の表面(主面)7bに保護フィルム(フィルム状の保護膜)28を介在させてBGテープ29を貼る。これにより、半導体ウエハ7の表面7bに保護フィルム28が貼り付けられ、さらにその上にBGテープ29が貼り付けられた状態となる。
なお、保護フィルム28は、透過性を有していることが好ましい。
その後、ステップS12の裏面研削に示すように、半導体ウエハ7の裏面7cを所定量研削して半導体ウエハ7の厚さを薄くする。
その後、ステップS13に示すウエハマウントにより、図29に示すダイシングテープ30への半導体ウエハ7のマウントを行い、その後、ステップS14に示すBGテープ剥離により、表面7b側に貼り付けたBGテープ29を剥離する。
その後、ステップS15に示すレーザダイシングを行う。本実施の形態3でも、レーザグルービングを適用し、また、最終的な切断をブレードダイシングで行う場合を説明する。
レーザグルービングでは、まず、スクライブ領域7fに細い2本の溝(凹部、改質層)を形成する。すなわち、図29に示すように、スクライブ領域7f内において、かつ平面視においてチップ領域7dおよびチップ領域7eに沿ってレーザ光(第1レーザ光)16およびレーザ光(第2レーザ光)17をそれぞれ走査(照射)する第1レーザ照射を行い、これにより溝(第1凹部)7sおよび溝(第2凹部)7tをそれぞれ形成する。これらの溝7s,7tは改質層となる。
その後、第2レーザ照射を行う。
つまり、本実施の形態3においても、第1レーザ照射と第2レーザ照射の2段階でレーザ照射を行うが、実施の形態1と同様に、第1レーザ照射は、小さな出力で、かつ照射幅も小さいレーザであり、このようなレーザを2回(1stパス:レーザ光16、2ndパス:レーザ光17)走査する。これにより、改質層をスクライブ領域7fの中央付近(後の第2のレーザ照射工程において第3レーザ光が照射される領域)の両側に形成することができ、第2レーザ照射で大きな出力のレーザを照射した際や、最終的にブレードダイシングを行う際に2つの溝7s,7tが改質層の壁となってチップクラックの進展を防止することができる。
さらに、小さな出力のレーザを2回走査することで、2つの溝7s,7tがスクライブ領域7fの中央付近の両側に形成されるため、最終的にブレードダイシングを行う際にブレード(図10参照)11が蛇行することを防止できる。なお、第1レーザ照射において走査するレーザ光16,17の照射条件は、実施の形態1の条件と同様である。
第1レーザ照射後、平面視において、溝7sと溝7tの間の領域に図8に示すレーザ光(第3レーザ光:3rdパス)18を走査(照射)する第2レーザ照射を行うことにより、スクライブ領域7fの一部を除去する。
ここで、第2レーザ照射において走査するレーザ光18の照射条件も、実施の形態1の条件と同様である。
第2レーザ照射後、図27のステップS16に示す保護フィルム除去を行う。ここでは、図30に示すように、剥離テープ31の接着層31aを、保護フィルム28と、溝7s,7tのそれぞれの内部(内面)に貼り付け、剥離テープ31を半導体ウエハ7から剥がすことで、保護フィルム28を除去する。その際、保護フィルム28の除去とともに、保護フィルム28上や半導体ウエハ7の表面7bに付着したデブリ(溶融異物)10(20)も除去する。
なお、半導体ウエハ7の表面7b全面に剥離テープ31を貼り付け、保護フィルム28ごと剥離する。その際、剥離テープ31の接着層31aを溝7s,7t内まで埋め込ませてから剥離することで、溝7s,7t内に付着したデブリ10(20)も保護フィルム28とともに除去することができる。すなわち、溝(改質領域)7s,7tの内部にも剥離テープ31の接着層31aを貼り付け、その後、剥離テープ31を剥がすことで、保護フィルム28と合わせてデブリ10(20)も除去することができる。
保護フィルム28を除去した後、図27のステップS17に示すブレードダイシングを行う。ここでは、実施の形態1と同様に、平面視において図10に示す溝7sおよび溝7tの間のスクライブ領域7fにブレード11を走行させ、半導体ウエハ7を切断し、図11に示すように個々の半導体チップ1に個片化して複数の半導体チップ1を取得する。さらに、ブレードダイシング後、複数の半導体チップ1を固定する図30に示すダイシングテープ30を有する治具を搬送する、もしくは複数の半導体チップ1のうちの1つをピックアップして配線基板やリードフレーム等の基材のチップ搭載部に搭載する。
以上のように本実施の形態3においても、実施の形態1と同様に、半導体ウエハ7を切断するためのレーザ照射(レーザダイシング)において、レーザ照射によって形成された溝7s,7t内に付着したデブリ10を低減することができ、さらにデブリ10の残存を低減化することができる。また、レーザ照射時の半導体ウエハ7(または半導体チップ1)の表面へのデブリ10の付着・残存を低減することができるため、実施の形態1と同様に、半導体ウエハ7もしくは個片化された半導体チップ1が次工程への搬送中に振動したり、衝撃が加わったとしても、デブリ10がウエハ表面やチップ表面から剥離したり、脱落することを低減でき、あるいは半導体チップ1のボンディングパッド1cの表面に付着することを防止できる。
さらに、保護膜をフィルム状の保護膜(保護フィルム28)とすることで、レーザダイシングを行う際に、実施の形態1のようにレーザ照射後の保護膜形成を行わなくて済むため、前記実施の形態1に比べて半導体ウエハ7のダイシング工程のスループットを向上させることができる。また、レーザ照射後の保護膜形成を行わないため、前記実施の形態1に比べて製造コスト(材料費を含む)の増加を抑制することができる。
ただし、一度、付着(固着)したデブリ10は容易に除去できない場合もあるため、個片化(取得)される半導体チップ1にデブリ10が残存するのをより確実に防ぐには、前記実施の形態1のように、先のレーザ照射(第1レーザ照射)工程により露出した部分(溝7s,7t)を新たに覆ってから、次のレーザ照射(第2レーザ照射)を行うことが好ましい。
また、保護フィルム28が、透過性を有している材料から成ることにより、ブレードダイシング時に半導体ウエハ7の上方からアライメント用マークを認識することができ、ブレードダイシング時の位置合わせのずれを抑制することができる。
次に、図31の変形例について説明する。図31の変形例は、図27のステップS14のBGテープ剥離を行わない(BGテープ未剥離)でステップS15のレーザダイシングを行うものである。
すなわち、本実施の形態3では、保護膜として保護フィルム28を使用しており、最終的に洗浄では保護フィルム28は除去できないため、剥離テープ31を使用して保護フィルム28の除去を行う。したがって、ステップS14のBGテープ剥離を実施せずに、図31に示すようにBGテープ29を残した状態でレーザ照射を行い、最終的に図30に示す剥離テープ31によってBGテープ29と保護フィルム28を一緒に除去することで、BGテープ剥離工程を無くすことができ、組み立てのスループットの向上を図ることができる。
次に、図32に示す変形例について説明すると、図32の変形例は、保護フィルム除去工程をダイシング工程の後に実施するものである。
すなわち、図32のステップS15のレーザダイシング、及びステップS16のブレードダイシングを行ってダイシングを終えた後、ステップS17の保護フィルム除去工程を実施する。つまり、レーザダイシングとブレードダイシングを行ってダイシングを終えた後に、図33に示すように、半導体ウエハ7の表面7b及び溝7s,7tの内部に剥離テープ31の接着層31aを貼り付け、その後、剥離テープ31を剥がすことで保護フィルム28とデブリ10も除去することができる。
このようにダイシング完了後に半導体ウエハ7の表面7bに剥離テープ31を貼り、その後、剥離テープ31とともに保護フィルム28とデブリ10の除去を行ってもよい。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態1,2及び3では、レーザダイシングを行う場合のデブリを低減化する対策について説明したが、図34の第1変形例及び図35の第2変形例は、ブレードダイシングのみを行う場合のデブリの低減化対策を示すものである。
まず、図34に示す第1変形例は、半導体ウエハ7の表面(主面)7bのスクライブ領域7fに、チッピング防止用の壁部32を設けたものである。すなわち、半導体ウエハ7のスクライブ領域7fの中央付近(後の工程においてブレードで切断・分離する箇所)の両側(スクライブ領域7f内の両端付近)に、ウエハ厚さ方向の基板表面から表面7b付近に至る壁部32を層間絶縁膜形成段階のプロセス工程で設けたものである。これにより、ブレードダイシング時のブレード11(図10参照)の走行による応力進展(切断領域からチップ領域に向かう進展)を防止できるとともに、ダイシングにレーザを使用しないため、デブリそのものの発生を無くすことができる。
なお、壁部32は、例えばポリイミドもしくはSiO2等から成ることが好ましい。
次に、図35の第2変形例は、半導体ウエハ7において、チップ領域35を覆う保護膜36よりもフィラの含有量が多い保護膜33でスクライブ領域34を覆い、この状態でブレード37を用いてダイシングを行うものである。
なお、スクライブ領域34を覆う保護膜33は、例えば、ポリイミド膜等であり、フィラの含有量を多くすることで、ダイシング性を良好にする硬質の保護膜33を形成できる。
保護膜33を硬くすることが困難な場合には、ダイシング時に半導体ウエハ7を冷却することで保護膜33を硬くして膜剥がれを防止する。
図35の第2変形例においても、ダイシングにレーザを使用しないため、デブリそのものの発生を無くすことができる。
また、前記実施の形態1,2及び3では、半導体装置がQFNの場合を一例として説明したが、前記半導体装置は、QFNに限定されるものではなく、他の構造の半導体装置であってもよい。
本発明は、ウエハダイシングが行われる半導体装置の製造技術に利用可能である。
1 半導体チップ
1a 表面
1b 裏面
1c ボンディングパッド
2 リードフレーム
2a リード
2b アウター部
2c 吊りリード
2d ダイパッド
2da 上面
2db 下面
2e インナー部
2j デバイス領域
2k 枠部
3 ワイヤ
4 封止体
4a 側面
4b 下面
5 QFN(半導体装置)
6 ダイボンド材
7 半導体ウエハ
7a シリコン基板(基板)
7b 表面
7c 裏面
7d,7e チップ領域
7f スクライブ領域(切断領域)
7g 層間絶縁膜
7h 表面配線
7i ボンディングパッド
7j テスト用パターン
7k シールリング
7m パッシベーション膜
7n 表面保護膜
7p 接続プラグ
7q 拡散層
7r 保護膜
7s,7t 溝(凹部)
7u 保護膜
8 上型
8a キャビティ部
8b ゲート部
9 下型
10 デブリ
11 ブレード
12 回転テーブル
13 シリンジ
14 保護部材
15 レーザ照射部
15a レーザ走査方向(進行方向)
16,17,18 レーザ光
19 ノズル
20 デブリ
21 ダイシングテープ
22,23 ノズル
24 吸い込み口(吸い込み部)
25 エア
26 エア供給ノズル(エア吹き出しノズル)
27 エアカーテン
28 保護フィルム(フィルム状の保護膜)
29 BGテープ
30 ダイシングテープ
31 剥離テープ
31a 接着層
32 壁部
33 保護膜
34 スクライブ領域
35 チップ領域
36 保護膜
37 ブレード
50 ダイシング領域
51 レーザ
52 デブリ
53 改質領域
54 保護膜
55 シールリング
56 デブリ

Claims (12)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法:
    (a)表面および前記表面とは反対側の裏面を有する基板と、前記基板の前記表面上に設けられた第1チップ領域と、前記基板の前記表面上に設けられ、かつ前記第1チップ領域の隣に配置された第2チップ領域と、前記基板の前記表面上に、かつ平面視において前記第1チップ領域と前記第2チップ領域との間に設けられた切断領域と、を備えた半導体ウエハを準備する工程;
    (b)前記工程(a)の後、前記半導体ウエハの前記表面に第1保護膜を形成する工程;
    (c)前記工程(b)の後、前記切断領域内に、かつ平面視において前記第1および第2チップ領域に沿って第1および第2レーザ光をそれぞれ走査し、第1および第2凹部をそれぞれ形成する工程;
    (d)前記工程(c)の後、前記第1および第2凹部のそれぞれに第2保護膜を配置し、平面視において前記第1および第2凹部の間の領域に第3レーザ光を走査することにより、前記切断領域の一部を除去する工程;
    (e)前記工程(d)の後、前記第1および第2保護膜を除去する工程;
    (f)前記工程(e)の後、前記工程(d)から本工程(f)までの間に取得した複数の半導体チップを搬送する工程;
    ここで、
    前記工程(d)で走査する前記第3レーザ光の出力は、前記工程(c)で走査する前記第1および第2レーザ光の出力よりも高い。
  2. 請求項1において、
    前記工程(b)で、前記半導体ウエハを回転させながら、前記半導体ウエハの前記表面に液状の保護部材を塗布することにより、前記第1保護膜を形成することを特徴とする半導体装置の製造方法。
  3. 請求項1において、
    レーザ光を走査するレーザ照射部を介して前記第1もしくは第2レーザ光を走査する際に、前記レーザ照射部の進行方向に対してレーザ照射の直前に保護部材を前記半導体ウエハに塗布可能な第1ノズルと、前記進行方向に対してレーザ照射の直後に保護部材を塗布可能な第2ノズルとを有していることを特徴とする半導体装置の製造方法。
  4. 請求項3において、
    前記第1および第2ノズルは、前記レーザ照射部と一緒に移動可能なように前記レーザ照射部と一体で形成されていることを特徴とする半導体装置の製造方法。
  5. 請求項1において、
    前記工程(e)で、前記半導体ウエハを洗浄することにより、前記第1および第2保護膜を除去することを特徴とする半導体装置の製造方法。
  6. 請求項1において、
    前記工程(e)と前記工程(f)の間で、平面視において前記第1および第2凹部の間の領域にブレードを走行させ、前記半導体ウエハを切断し、複数の半導体チップを取得することを特徴とする半導体装置の製造方法。
  7. 請求項1において、
    前記第3レーザ光の照射領域の幅は、前記第1および第2レーザ光の照射領域の幅より大きいことを特徴とする半導体装置の製造方法。
  8. 以下の工程を含むことを特徴とする半導体装置の製造方法:
    (a)表面および前記表面とは反対側の裏面を有する基板と、前記基板の前記表面上に設けられた第1チップ領域と、前記基板の前記表面上に設けられ、かつ前記第1チップ領域の隣に配置された第2チップ領域と、前記基板の前記表面上に、かつ平面視において前記第1チップ領域と前記第2チップ領域との間に設けられた切断領域と、を備えた半導体ウエハを準備する工程;
    (b)前記工程(a)の後、前記切断領域内に、かつ平面視において前記第1および第2チップ領域に沿ってレーザ光を走査することにより、前記切断領域の一部を除去する工程;
    (c)前記工程(b)の後、本工程(c)の前までに取得した複数の半導体チップを搬送する工程;
    ここで、
    前記工程(b)で前記レーザ光を走査するレーザ照射部と一緒に移動自在な吸い込み部が前記レーザ照射部の進行方向の後段側に設けられ、前記レーザ光の走査によって発生した異物を前記吸い込み部によって吸い込む。
  9. 請求項8において、
    前記レーザ照射部と一緒に移動自在なエア吹き出しノズルが、前記レーザ照射部の進行方向の前段側に設けられ、前記レーザ照射部による前記半導体ウエハへの前記レーザ光の照射時に、前記エア吹き出しノズルから前記吸い込み部に向けてエアを噴流させることを特徴とする半導体装置の製造方法。
  10. 以下の工程を含むことを特徴とする半導体装置の製造方法:
    (a)表面および前記表面とは反対側の裏面を有する基板と、前記基板の前記表面上に設けられた第1チップ領域と、前記基板の前記表面上に設けられ、かつ前記第1チップ領域の隣に配置された第2チップ領域と、前記基板の前記表面上に、かつ平面視において前記第1チップ領域と前記第2チップ領域との間に設けられた切断領域と、を備えた半導体ウエハを準備する工程;
    (b)前記工程(a)の後、前記半導体ウエハの前記表面にフィルム状の保護膜を貼り付ける工程;
    (c)前記工程(b)の後、前記切断領域内に、かつ平面視において前記第1および第2チップ領域に沿って第1および第2レーザ光をそれぞれ走査し、第1および第2凹部をそれぞれ形成する工程;
    (d)前記工程(c)の後、平面視において前記第1および第2凹部の間の領域に第3レーザ光を走査することにより、前記切断領域の一部を除去する工程;
    (e)前記工程(d)の後、剥離テープの接着層を、前記保護膜と、前記第1および前記第2凹部のそれぞれの内部に貼り付け、前記剥離テープを前記半導体ウエハから剥がすことで、前記保護膜を除去する工程;
    (f)前記工程(e)の後、本工程(f)の前までに取得した複数の半導体チップを搬送する工程。
  11. 請求項10において、
    前記工程(e)の前、もしくは前記工程(e)と前記工程(f)の間で、平面視において前記第1および第2凹部の間の領域にブレードを走行させ、前記半導体ウエハを切断し、前記複数の半導体チップを取得することを特徴とする半導体装置の製造方法。
  12. 請求項11において、
    前記フィルム状の保護膜は、透過性を有していることを特徴とする半導体装置の製造方法。
JP2011159890A 2011-07-21 2011-07-21 半導体装置の製造方法 Withdrawn JP2013026440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011159890A JP2013026440A (ja) 2011-07-21 2011-07-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011159890A JP2013026440A (ja) 2011-07-21 2011-07-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013026440A true JP2013026440A (ja) 2013-02-04

Family

ID=47784423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011159890A Withdrawn JP2013026440A (ja) 2011-07-21 2011-07-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013026440A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002116A (ko) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 배향막 형성 방법 및 이를 이용한 액정표시장치 제조 방법
JP2015207721A (ja) * 2014-04-23 2015-11-19 三菱電機株式会社 半導体デバイスの製造方法および半導体デバイスの製造装置
JP2017070961A (ja) * 2015-10-05 2017-04-13 国立大学法人埼玉大学 基板加工方法及び剥離基板製造方法
CN107414309A (zh) * 2017-07-14 2017-12-01 中国科学院微电子研究所 一种激光加工晶圆的方法及装置
CN111415863A (zh) * 2019-01-07 2020-07-14 株式会社迪思科 晶片的加工方法
JP7463035B2 (ja) 2020-07-06 2024-04-08 株式会社ディスコ 積層ウェーハの加工方法
CN111415863B (zh) * 2019-01-07 2024-05-14 株式会社迪思科 晶片的加工方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002116A (ko) * 2013-06-28 2015-01-07 엘지디스플레이 주식회사 배향막 형성 방법 및 이를 이용한 액정표시장치 제조 방법
KR102010959B1 (ko) * 2013-06-28 2019-08-14 엘지디스플레이 주식회사 배향막 형성 방법 및 이를 이용한 액정표시장치 제조 방법
JP2015207721A (ja) * 2014-04-23 2015-11-19 三菱電機株式会社 半導体デバイスの製造方法および半導体デバイスの製造装置
JP2017070961A (ja) * 2015-10-05 2017-04-13 国立大学法人埼玉大学 基板加工方法及び剥離基板製造方法
CN107414309A (zh) * 2017-07-14 2017-12-01 中国科学院微电子研究所 一种激光加工晶圆的方法及装置
CN111415863A (zh) * 2019-01-07 2020-07-14 株式会社迪思科 晶片的加工方法
JP2020109815A (ja) * 2019-01-07 2020-07-16 株式会社ディスコ ウェーハの加工方法
JP7193350B2 (ja) 2019-01-07 2022-12-20 株式会社ディスコ ウェーハの加工方法
TWI820282B (zh) * 2019-01-07 2023-11-01 日商迪思科股份有限公司 晶圓的加工方法
CN111415863B (zh) * 2019-01-07 2024-05-14 株式会社迪思科 晶片的加工方法
JP7463035B2 (ja) 2020-07-06 2024-04-08 株式会社ディスコ 積層ウェーハの加工方法

Similar Documents

Publication Publication Date Title
CN101930943B (zh) 半导体器件的制造方法
JP3446825B2 (ja) 半導体装置およびその製造方法
JP5608521B2 (ja) 半導体ウエハの分割方法と半導体チップ及び半導体装置
JP2013026440A (ja) 半導体装置の製造方法
US20050167790A1 (en) Integrated circuit package with transparent encapsulant and method for making thereof
JP3686287B2 (ja) 半導体装置の製造方法
US9240398B2 (en) Method for producing image pickup apparatus and method for producing semiconductor apparatus
JP2003234359A (ja) 半導体装置の製造方法
JP2012146892A (ja) 半導体装置の製造方法
JP2011035302A (ja) 半導体装置の製造方法
JP5732356B2 (ja) 半導体装置の製造方法
JP2004055852A (ja) 半導体装置及びその製造方法
JP2018056369A (ja) 半導体装置の製造方法
JP2013120767A (ja) 半導体装置の製造方法
JP3660854B2 (ja) 半導体装置の製造方法
TW201911477A (zh) 半導體製程及半導體結構
JP2007294715A (ja) 半導体装置の製造方法
TWI792193B (zh) 半導體裝置之製造方法及半導體裝置
JP2014165388A (ja) 半導体装置の製造方法
WO2007049356A1 (ja) 半導体装置およびその製造方法
JP2005277434A (ja) 半導体装置
JP4994148B2 (ja) 半導体装置の製造方法
JP2005317799A (ja) 半導体装置の製造方法
KR100681264B1 (ko) 전자소자 패키지 및 그의 제조 방법
US20220344231A1 (en) Flip chip package unit and associated packaging method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007