CN101930943B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101930943B
CN101930943B CN201010250697XA CN201010250697A CN101930943B CN 101930943 B CN101930943 B CN 101930943B CN 201010250697X A CN201010250697X A CN 201010250697XA CN 201010250697 A CN201010250697 A CN 201010250697A CN 101930943 B CN101930943 B CN 101930943B
Authority
CN
China
Prior art keywords
wafer
cut
chip
zone
execution mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010250697XA
Other languages
English (en)
Other versions
CN101930943A (zh
Inventor
阿部由之
宫崎忠一
武藤英生
东野朋子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101930943A publication Critical patent/CN101930943A/zh
Application granted granted Critical
Publication of CN101930943B publication Critical patent/CN101930943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02235—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

在通过隐形切割来分割半导体晶片1W的情况下，使切断区域CR的测试用焊盘1LBt和对准标线Am靠近切断区域CR的宽度方向的一侧而进行配置，将用于形成改质区域PR的激光束照射到在平面上远离测试用焊盘1LBt和对准标线Am靠近切断区域CR的位置。由此，就能够在采用了隐形切割的半导体晶片的切断处理中降低或者防止切断形状缺陷。

Description

半导体器件的制造方法
本申请是申请号为“200680039739.7”(国际申请号为PCT/JP2006/322358)，申请日为“2006年11月9日”，发明名称为“半导体器件的制造方法以及半导体器件”的发明专利申请的分案申请。 
技术领域
本发明涉及半导体器件的制造方法以及半导体器件技术，特别是涉及半导体晶片的切割(dicing)技术。 
背景技术
近年来，伴随着以便携电话及数码相机等所代表的移动式设备或者以存储卡等所代表的信息存储介质的小型轻量化，它们中所装入的半导体芯片的薄型化正在不断发展。为此，在切割工序中，通过切断较薄的半导体晶片而得到各个较薄的半导体芯片，但若在此切割工序中采用刀片切割方式，则由于半导体晶片较薄所以存在半导体芯片中易于发生崩刃，较薄的半导体芯片的抗折强度显著降低的问题。另外，从半导体器件的工作速度改善的观点来看，有使用介电常数比氧化硅还低的低介电常数膜(所谓的Low-k膜)作为半导体芯片的布线层间绝缘膜的产品，但Low-K膜较脆易于剥落以及在内部具有微少的气泡，在刀片切割方式中有时候无法很好地进行切断。 
因而，作为回避这些问题的新切割方式，隐形切割(Stealth Dicing)方式正得到人们的关注。该隐形切割方式是对半导体晶片内部照射激光束有选择地形成改质层，并将该改质层作为分割起点来切断半导体晶片的切割方式。根据这一方式，即便是厚度30μm左右的极薄半导体晶片，也能够在物理上不给与应力地直接进行切断，所以能够减少崩刃，并能够抑制半导体芯片的抗折强度的降低。另外，由于不管半导体晶片的厚 度如何，都能进行每秒300mm以上的高速切割，所以还能够使生产率提高。从而，在半导体芯片的薄型化上隐形切割方式是必须的技术。 
关于这种隐形切割技术，例如记载于日本特开2004-221286号公报(专利文献1)中。该专利文献1的0022段和图1中公开了在芯片间的区域上在测试用焊盘的两侧设置布线层的结构。此布线层不是进行电耦合而是用于使激光光线的照射区域均匀化、且、易于吸收激光光线的虚设图案。另外，该专利文献1的0023段中公开了在半导体晶片的分割上，对形成了上述布线层的区域照射激光光线以熔化半导体晶片来进行切断的方法。另外，此专利文献1的0024段中公开了在半导体晶片的分割中使激光光线的焦点位置对准于半导体晶片内部，在形成利用多格子吸收的熔化处理区域以后，通过热裂法及膨胀法使半导体晶片单片化的方法。 
另外，例如在日本特开2005-340426号公报(专利文献2)中公开了在半导体晶片的主面上的测试用接合焊盘形成了槽以后，在半导体晶片的主面上粘贴胶带，从半导体晶片的背面侧照射激光束而在半导体晶片内部形成改质层，进而，之后通过延长胶带以改质层作为起点将半导体晶片分割成单个半导体芯片的隐形切割技术。 
另外，例如在日本特开2005-32903号公报(专利文献3)中公开了通过刀片除去半导体晶片的主面上的测试用电极焊盘等以后，从半导体晶片的主面侧照射激光束而在半导体晶片内部形成改质层，进而，之后通过延长切割胶带以改质层作为起点将半导体晶片分割成单个半导体芯片的隐形切割技术。 
专利文献1：日本特开2004-221286号公报(0022段～0024段以及图1) 
专利文献2：日本特开2005-340426号公报 
专利文献3：日本特开2005-32903号公报 
发明内容
但是，在上述隐形切割方式中，本发明人发现了以下问题。 
首先，本发明人对在隐形切割方式中分割半导体晶片时采用膨胀方式的情况进行了探讨。该膨胀方式是通过将粘贴了半导体晶片的树脂片从半导体晶片的中心向朝着外周的方向拉伸而将半导体晶片分割成单个半导体芯片的方式。但是，虽然在切割区域配置有例如由铝而形成的测试用焊盘，但在膨胀方式的情况下，存在该测试用焊盘拉伸而被切断时在其切断面部分将会形成胡须状的导体线的问题。 
因而，本发明人取代膨胀方式而采用了折弯方式。该折弯方式是通过在相对于半导体晶片的主面成交叉的方向上施加力将半导体晶片折弯而将半导体晶片分割成单个半导体芯片的方式。在这种方式的情况下，上述胡须状的导体线被形成的问题将减少。但是，如图65所示那样，新产生了如下问题，即，比起检查用焊盘，检查用焊盘不存在的绝缘层部分由于机械上较弱，所以避开检查用焊盘，裂缝CRK进入而在绝缘层部分被切断，以及在切割区域的检查用焊盘间的绝缘层部分切断线不确定而蜿蜒延伸。特别是在绝缘层上使用了较脆易于剥落的上述Low-k膜的情况下，即使采用折弯方式，也会存在在Low-k膜的分割部分发生形状不良，无法很好地进行切割的问题。 
另外，在上述专利文献1的技术中，由于在芯片间的切断线上形成有用强度比绝缘层还高的金属所形成的布线层，所以存在无法很好地进行切割的问题。另外，为了易于吸收激光光线而在测试用焊盘的旁边形成布线层，所以必须相应地加宽邻接芯片的间隔，就存在可以配置在半导体晶片的面内的半导体芯片的数量将会减少的问题。 
本发明的目的在于提供一种能够在采用了隐形切割的半导体晶片的切断处理中降低或者防止切断形状不良的技术。 
本发明上述的以及其他的目的和新的特征，根据本说明书的记述以及附图将得以明确。 
如下简单地说明本申请所公开的发明之中具有代表性的发明的概要。 
本发明具有通过在半导体晶片的单个半导体芯片的分离区域中对检查用焊盘的旁边照射激光而在上述半导体晶片内部的激光照射位置形成了作为分割起点的改质区域以后，利用折弯方式使上述半导体晶片的单个半导体芯片个片化的步骤。
另外，本发明具有通过对半导体晶片的单个半导体芯片的分离区域的检查用焊盘照射激光而在上述检查用焊盘，形成在上述半导体晶片的切断步骤中作为上述检查用焊盘的分割起点的槽或者孔的步骤。 
另外，本发明具有通过对半导体晶片的单个半导体芯片的分离区域照射激光而在上述半导体晶片内部的激光照射位置形成作为分割起点的改质区域的步骤；和除去上述半导体晶片的检查用焊盘的步骤。 
如下简单地说明由本申请所公开的发明之中具有代表性的发明所得到的效果。 
即，通过在半导体晶片的单个半导体芯片的分离区域中对检查用焊盘的旁边照射激光而在上述半导体晶片内部的激光照射位置形成了作为分割起点的改质区域以后，利用折弯方式使上述半导体晶片的单个半导体芯片单片化，由此就能够在采用了隐形切割的半导体晶片的切断处理中降低或者防止切断形状不良。 
本发明提供一种半导体器件的制造方法，包括以下步骤：(a)提供具有包括主面以及与所述主面相反的背面的衬底的半导体晶片，层间绝缘膜形成于所述衬底的所述主面上，第一芯片区域形成在所述衬底的所述主面上方，第二芯片区域形成在所述衬底的所述主面上方并且被设置为与所述第一芯片区域相邻，分离区域形成于所述第一芯片区域和所述第二芯片区域之间，金属图案形成于所述衬底的所述主面上方并且在平面图中形成于所述分离区域中并且在平面图中设置在所述第一芯片区域和所述第二芯片区域之间，其中所述层间绝缘膜具有布线层以及低介电常数膜，其中所述衬底包括硅，以及其中所述低介电常数膜的介电常数低于氧化硅的介电常数；(b)在步骤(a)之后，利用激光器沿着所述分离区域以及在平面图中所述第一芯片区域和所述第二芯片区域之间进行照射，从而在所述半导体晶片的所述分离区域中形成第一改质区域，并且利用激光器沿着所述分离区域以及在平面图中在所述第二芯片区域和所述金属图案之间进行照射，从而在所述半导体晶片的所述分离 区域中形成第二改质区域，其中由所述激光器来分别照射在平面图中不与所述金属图案重叠的部分；以及(c)在步骤(b)之后，通过沿着所述分离区域以及在平面图中的所述第一改质区域和所述第二改质区域之间运行切割器来除去所述金属图案、所述层间绝缘膜以及所述衬底的一部分，其中所述切割器的宽度小于所述第一改质区域和所述第二改质区域之间的距离。 
在发明的半导体器件制造方法中，所述低介电常数膜包括有机聚合物、有机石英玻璃、完全有机类的SiOF材料、HSQ类材料、MSQ类材料、多孔HSQ类材料、多孔MSQ类材料和多孔有机类材料中的一个。 
在发明的半导体器件制造方法中，在步骤(b)中，所述改质区域形成在所述衬底中。 
在发明的半导体器件制造方法中，在步骤(a)之后，并且在步骤(b)之前，胶带附着在所述半导体的所述主面上方并且所述半导体晶片的所述背面被研磨；以及其中在步骤(b)之后，并且在步骤(c)之前，从所述半导体晶片除去所述带。 
在发明的半导体器件制造方法中，在步骤(c)之后，所述半导体晶片被折弯。 
附图说明
图1是本发明一实施方式的半导体器件的制造工序的流程图。 
图2是图1的前工序100之后的半导体晶片主面的整体俯视图。 
图3是图2的X1-X1线的剖视图。 
图4是图2的半导体晶片的主要部分放大俯视图。 
图5是图4的区域R1的扩大俯视图。 
图6是图5的X2-X2线的剖视图。 
图7是表示图6的半导体晶片截面结构的详细例的半导体晶片的主要部分剖视图。 
图8是容纳有半导体晶片的夹具的整体俯视图。 
图9是图8的X3-X3线的剖视图。 
图10是背面加工工序时的半导体晶片和夹具的剖视图。 
图11是背面加工工序后的半导体晶片和夹具的剖视图。 
图12是激光照射工序后的半导体晶片的主要部分俯视图。 
图13是图12的X4-X4线的剖视图。 
图14是激光照射工序后的半导体晶片的另一例子的主要部分俯视图。 
图15是激光照射工序后的半导体晶片的又一例子的主要部分俯视图。 
图16是分割工序前的半导体晶片的主要部分剖视图。 
图17是分割工序时的半导体晶片的主要部分剖视图。 
图18是图17的半导体晶片的主要部分放大剖视图。 
图19是分割工序中的半导体晶片的主要部分剖视图。 
图20是从半导体晶片中切割出的半导体芯片的整体俯视图。 
图21是管芯焊接(die bonding)工序后的半导体芯片和布线衬底的俯视图。 
图22是图21的X5-X5线的剖视图。 
图23是引线接合工序后的半导体芯片和布线衬底的俯视图。 
图24是图23的X6-X6线的剖视图。 
图25是密封工序后的半导体器件的剖视图。 
图26是本发明另一实施方式的半导体器件的半导体芯片的整体俯视图。 
图27是图26的半导体芯片的安装例子的俯视图。 
图28是本发明另一实施方式的半导体器件的制造工序中的半导体晶片的主要部分俯视图。 
图29是图28的X8-X8线的剖视图。 
图30是图28的X9-X9线的剖视图。 
图31是表示第一次照射激光束的情形的半导体晶片的对应于图28的X8-X8线的剖视图。 
图32是表示第一次照射激光束的情形的半导体晶片的对应于图28的X9-X9线的剖视图。 
图33是第一次激光束照射工序后的半导体晶片的主要部分俯视图。 
图34是图33的X10-X10线的剖视图。 
图35是图33的X11-X11线的剖视图。 
图36是表示第二次照射激光束的情形的半导体晶片的对应于图28的X8-X8线的剖视图。 
图37是表示第二次照射激光束的情形的半导体晶片的对应于图28的X9-X9线的剖视图。 
图38是从半导体晶片中切割出的半导体芯片的整体俯视图。 
图39是图38的X12-X12线的剖视图。 
图40是表示本发明另一实施方式的半导体器件的制造工序的流程图。 
图41是图40的WSS的装配工序后的半导体晶片的剖视图。 
图42是图40的背面研削、研磨工序后的半导体晶片的剖视图。 
图43是图40的激光照射工序中的半导体晶片的主要部分剖视图。 
图44是图40的晶片安装工序和WSS剥离工序后的半导体晶片和夹具的俯视图。 
图45是图44的X13-X13线的剖视图。 
图46是图40的TEG加工工序中的半导体晶片的主要部分剖视图。 
图47是图40的TEG加工工序后的半导体晶片的主要部分剖视图。 
图48是图40的分割工序中的半导体晶片的主要部分放大剖视图。 
图49是通过图40的分割工序从半导体晶片中切割出的半导体芯片的整体俯视图。 
图50是图49的X14-X14线的剖视图。 
图51是本发明另一实施方式的半导体器件的制造工序中的激光照射工序中的半导体晶片的主要部分剖视图。 
图52是图51之后的TEG加工工序中的半导体晶片的主要部分剖视图。 
图53是TEG加工工序后的半导体晶片的主要部分俯视图。 
图54是图53的X15-X15线的剖视图。 
图55是图53之后的分割工序中的半导体晶片的主要部分放大剖视图。 
图56是通过图55的分割工序从半导体晶片中切割出的半导体芯片的整体俯视图。 
图57是图56的X16-X16线的剖视图。 
图58是本发明又一实施方式的半导体器件的制造工序的TEG加工工序中的半导体晶片的主要部分剖视图。 
图59是图58的TEG加工工序后的半导体晶片的主要部分剖视图。 
图60是图59之后的分割工序中的半导体晶片的主要部分放大剖视图。 
图61是本发明又一实施方式的半导体器件的制造工序的TEG加工工序中的半导体晶片的主要部分剖视图。 
图62是图61之后的分割工序中的半导体晶片的主要部分放大剖视图。 
图63是TEG加工工序中的半导体晶片的主要部分放大剖视图。 
图64是表示图24的变形例的半导体芯片和布线衬底的剖视图。 
图65是表示分割半导体晶片时、裂缝进展的方向的情形的主要部分剖视图。 
图66是通过激光照射在半导体晶片内形成了破碎层以后，因使用切割器除去TEG而产生的课题的说明图。 
图67是本发明又一实施方式的半导体器件的制造工序中的半导体晶片的主要部分剖视图。 
图68是接着图67的半导体器件的制造工序中的半导体晶片的主要部分剖视图。 
图69是接着图68的半导体器件的制造工序中的半导体晶片的主要部分剖视图。 
图70是接着图69的半导体器件的制造工序中的半导体晶片的主要部分剖视图。 
图71是接着图70的半导体器件的制造工序中的半导体晶片的整体 剖视图。 
图72是接着图71的半导体器件的制造工序中的半导体晶片的整体剖视图。 
图73是使用切割器除去了TEG以后，因从半导体晶片的主面侧进行激光照射而产生的课题的说明图。 
图74是本发明又一实施方式的半导体晶片的俯视图。 
图75是图74的半导体晶片的主要部分放大俯视图。 
图76是图75的半导体晶片的TEG除去时的主要部分剖视图。 
图77是表示本发明又一实施方式的半导体晶片的分割情形的俯视图。 
图78(a)是表示图77中所说的半导体晶片的分割工序的具体情形的半导体晶片的整体俯视图，图78(b)是图78(a)的X17-X17线的剖视图。 
图79(a)和图79(b)是分割工序时的半导体晶片的主要部分放大剖视图。 
图80(a)～图80(c)是本发明又一实施方式的半导体器件的制造工序中的半导体晶片的剖视图。 
具体实施方式
在本实施方式中，为了方便起见，必要时分为多个部分或者实施方式来进行说明，但是除了特别明示的情况之外，它们相互之间并不是没有关系的，而是存在着以下关系：一方为另一方的一部分或全部的变形例、详述或补充说明等。另外，在本实施方式中，在言及要素的数等(包含个数、数值、数量、范围等)时，除了特别进行了明示的情况以及从原理上明显被限定为特定的数的情况之外，并不限定为特定的数，其既可以为特定的数以上也可以为特定的数以下。而且，在本实施方式中，无需赘言，除了特别进行了明示的情况以及从原理上显然可以认为是必要的情况之外，其构成要素(也包含要素步骤等)不一定是必要的。同样，在本实施方式中，在言及构成要素等的形状、位置关系等时，除了 特别进行了明示的情况以及从原理上显然可以认为不是那样的情况之外，设为包含实质上与其形状等近似或者类似的情况。这一点，对上述数值和范围也同样适用。另外，在用于说明本实施方式的全部附图中，原则上对同一部件标注相同的符号，省略其重复的说明。以下，根据附图详细说明本发明的实施方式。 
(实施方式1) 
按图1的流程图来说明本实施方式1的半导体器件的制造方法。 
首先，在前工序100中，准备具有沿着厚度方向互为相反一侧的主面与背面的半导体晶片(以下，称为晶片)，并在该晶片的主面(器件形成面)形成多个半导体芯片(以下，称为芯片)。该前工序100也被称为晶片处理或者晶片制作，是在晶片的主面形成芯片(集成电路(原件及布线))，直至可通过探测头等进行电试验的状态为止的工序。前工序有成膜工序、杂质导入(扩散或者离子注入)工序、光刻工序、蚀刻工序、金属喷镀(metalize)工序、清洗工序以及各工序间的检查工序等。 
图2是该前工序100之后的晶片1W的主面的整体俯视图，图3是图2的X1-X1线的剖视图，图4是图2的晶片1W的主要部分放大俯视图，图5是图4的区域R1的扩大俯视图，图6是图5的X2-X2线的剖视图，图7是表示了图6的晶片1W的截面结构的详细例的晶片1W的主要部分剖视图。此外，图2的标记N表示槽口(notch)。 
晶片1W如图2和图3所示那样，例如由直径300mm左右的平面略圆形状的半导体薄片组成，在其主面上呈矩阵配置例如平面长方形状的多个芯片1C。 
在各芯片1C上形成有例如闪速存储器等那样的存储器电路。另外，如图4以及图5所示那样，在各芯片1C的长度方向的一端，多个接合焊盘(以下、将接合焊盘称为焊盘)1LB沿着芯片1C的长度方向的一条边排列而被配置。焊盘1LB是将芯片1C上所形成的存储器电路(集成电路)的电极引出到芯片1C的外部的外部端子，通过布线与存储器电路形成用的元件电连接。此外，形成在芯片1C上的集成电路除了存储器电路以外，有时也形成如微处理器等那样的逻辑电路。 
在各芯片1C的外周配置有切断区域(芯片分离区域)CR。在该切断区域CR上如图4以及图5所示那样，配置有测试(TEG：Test Element Group测试元件组)用焊盘1LBt及对准标线Am。测试用焊盘1LBt例如形成为平面方形状，其大小例如为50μm×50μm左右。该焊盘1LBt是将TEG用元件的电极引出到芯片1C的外部的外部端子，通过布线与TEG用的元件电连接。TEG用的元件是形成在芯片1C中的元件的电特性测定及试验中所使用的元件。上述对准标线Am例如形成为平面十字状，但是除了十字形以外，有时也形成为L字形及点状。对准标线Am是例如曝光装置等那样的制造装置与晶片1W的芯片1C的对位时所用的图案。 
构成这种晶片1W的半导体衬底(以下，称为衬底)1S例如由单晶硅(Si)组成，在其主面上形成有元件以及布线层1L。该阶段的晶片1W的厚度(衬底1S的厚度与布线层1L的厚度的总和)D1(参照图3)例如为775μm左右。 
在上述布线层1L上如图6以及图7所示那样，形成有层间绝缘膜1Li、布线、焊盘(外部端子)1LB、测试用焊盘1LBt、对准标线Am以及表面保护膜(以下，称为保护膜)1Lp。层间绝缘膜1Li具有多个层间绝缘膜1Li1，1Li2，1Li3。 
在层间绝缘膜1Li1上形成有绝缘膜2a，2b。绝缘膜2a，2b交替地淀积在衬底1S上。绝缘膜2a由例如氧化硅(SiO2等)那样的无机类绝缘膜形成。绝缘膜2b例如由氮化硅(Si3N4等)那样的绝缘膜形成。绝缘膜2b比绝缘膜2a要薄，例如作为蚀刻阻挡层(etching stopper)而发挥功能。在层间绝缘膜1Li1上形成有插塞(接触插塞)PL1，PL2以及布线L1。 
插塞PL1，PL2通过在孔H1，H2内埋入导体膜而形成。形成插塞PL1，PL2的导体膜具有主导体膜、和以覆盖其外周面(底面以及侧面)的方式而形成的阻挡金属膜。主导体膜例如由钨(W)形成，形成得比阻挡金属膜还要厚。阻挡金属膜例如由氮化钛(TiN)、氮化钨(WN)、氮化钽(TaN)、钽(Ta)、钛(Ti)、钨(W)或钛钨(Tiw)或者它们 的层叠膜而形成。上述布线L1例如被作为埋入布线。即，该布线L1通过在绝缘膜2a，2b上所形成的布线槽T1内埋入导体膜而形成。布线L1的导体膜的结构与上述插塞PL1，PL2相同。 
在上述层间绝缘膜1Li2上形成有绝缘膜3a，3b，3c，3d以及布线L2，L3。绝缘膜3a例如由碳化硅(SiC)而形成，具有作为蚀刻阻挡层的功能。绝缘膜3a形成得比绝缘膜3b，3c，3d还要薄。 
从半导体器件的工作速度的提高的观点来看，绝缘膜3b例如通过有机聚合物或者有机石英玻璃那样的、介电常数比氧化硅的介电常数(例如3.9～4.0)还要低的低介电常数膜(Low-k膜)而形成。绝缘膜3b形成得比绝缘膜3a，3c，3d还要厚。 
作为上述有机聚合物(完全有机类低介电性层间绝缘膜)，例如有SiLK(美国The Dow Chemical Co制造、相对介电常数＝2.7、耐热温度＝490℃以上、绝缘破坏耐压＝4.0～5.OMV/Vm)或者聚烯丙基醚(PAE)类材料的FLARE(美国Honeywell Electronic Materials制造、相对介电常数＝2.8、耐热温度＝400℃以上)等。该PAE类材料具有基本性能高、机械强度、热稳定性以及低成本性优异等特点。 
作为上述有机石英玻璃(SiOC类材料)，例如有HSG-R7(日立化成工业制造、相对介电常数＝2.8、耐热温度＝650℃)、Black Diamond(美国Applied Materials，Inc制造、相对介电常数＝3.0～2.4、耐热温度＝450℃)和p-MTES(日立开发制造、相对介电常数＝3.2)等。作为其他的SiOC类材料，例如有CORAL(美国Novellus Systems，lnc制造、相对介电常数＝2.7～2.4、耐热温度＝500℃)、Aurora2.7(日本ASM公司制造、相对介电常数＝2.7、耐热温度＝450℃)等。 
另外，作为其他低介电常数膜的材料，也能使用例如FSG等那样的完全有机类的SiOF类材料、HSQ(hydrogen silsesquioxane)类材料、MSQ(methyl silsesquioxane)类材料、多孔HSQ类材料、多孔MSQ材料或者多孔有机类材料。 
作为上述HSQ类材料，例如有OCDT-12(东京应化工业制造、相对介电常数＝3.4～2.9、耐热温度＝450℃)、FOx(美国Dow Coming Corp. 制造、相对介电常数＝2.9)和OCLT-32(东京应化工业制造、介电常数＝2.5、耐热温度＝450℃)等。 
作为上述MSQ类材料，例如有OCDT-9(东京应化工业制造、相对介电常数＝2.7、耐热温度＝600℃)、LKD-T200(JSR制造、相对介电常数＝2.7～2.5、耐热温度＝450℃)、HOSP(美国Honeywell Electronic Materials制造、相对介电常数＝2.5、耐热温度＝550℃)、HSG-RZ25(日立化成工业制造、相对介电常数＝2.5、耐热温度＝650℃)、OCLT-31(东京应化工业制造、相对介电常数＝2，3、耐热温度＝500℃)和LKD-T400(JSR制造、相对介电常数＝2.2～2、耐热温度＝450℃)等。 
作为上述多孔HSQ类材料，例如有XLK(美国Dow Coming Corp.制造、相对介电常数＝2，5～2)、OCLT-72(东京应化工业制造、相对介电常数＝2.2～1.9、耐热温度＝450℃)、Nanoglass(美国Honeywell Electronic Materials制造、相对介电常数＝2.2～1.8、耐热温度＝500℃以上)和MesoELK(美国Air Productsand Chemicals，Inc、相对介电常数＝2以下)等。 
作为上述多孔MSQ类材料，例如有HSG-6211X(日立化成工业制造、相对介电常数＝2.4、耐热温度＝650℃)、ALCAP-S(旭化成工业制造、相对介电常数＝2.3～1.8、耐热温度＝450℃)、OCLT-77(东京应化工业制造、相对介电常数＝2.2～1.9、耐热温度＝600℃)、HSG-6210X(日立化成工业制造、相对介电常数＝2.1、耐热温度＝650℃)或者silica aerogel(神户制钢所制造、相对介电常数1.4～1.1)等。 
作为上述多孔有机类材料，例如有PolyELK(美国Air Productsand Chemicals，lnc、相对介电常数＝2以下、耐热温度＝490℃)等。 
上述SiOC类材料、SiOF类材料例如通过CVD法(Chemical Vapor Deposition)而形成。例如，上述Black Diamond通过使用了三甲基硅烷(trimethysilane)与氧气的混合气体的CVD法等而形成。另外，上述p-MTES例如通过使用了甲基三乙氧基硅烷(methyltriethoxysilane)与N2O的混合气体的CVD法等而形成。除此以外的上述低介电常数的绝缘材料例如用涂敷法而形成。 
上述绝缘膜3c例如由氧化硅而形成。该绝缘膜3c具有例如确保化学机械研磨处理(CMP；Chemical Mechanical Polishing)时的低介电常数膜的机械强度、表面保护以及确保耐湿性等这样的功能。该绝缘膜3c以与绝缘膜3d大致相同的厚度而形成。绝缘膜3c的材料不限定于上述的氧化硅膜，可以进行各种各样变更，例如还可以使用氮化硅(SixNy)膜、碳化硅膜或碳氮化硅(SiCN)膜。这些氮化硅膜、碳化硅膜、碳氮化硅膜例如能够通过等离子CVD法而形成。作为用等离子CVD法所形成的碳化硅膜，例如有BLOk(AMAT公司制造、相对介电常数＝4.3)。 
上述绝缘膜3d例如由碳氮化硅而形成。该绝缘膜3d除了作为蚀刻阻挡层的功能以外，还具有抑制或者防止形成布线L2，L3的主导体膜的铜的扩散的功能。 
上述布线L2，L3被作为上述埋入布线。即，布线L2，L3通过在布线槽T2，T3中埋入导体膜而形成。布线L2，L3的导体膜与上述布线L3同样地具有主导体膜、和覆盖其外周面(底面以及侧面)而形成的阻挡金属膜。主导体膜例如由铜(Cu)而形成，形成得比阻挡金属膜厚。阻挡金属膜的材料与上述插塞PL1，PL2相同。布线L3通过孔H3与布线L2电连接。布线L3的布线槽T3的导体膜与孔H3的导体膜一体地形成。 
上述层间绝缘膜1Li3例如由氧化硅而形成。在层间绝缘膜1Li3上形成有插塞PL3。此插塞PL3通过在孔H4内埋入导体膜而形成。形成插塞PL3的导体膜与上述插塞PL1，PL2相同。 
在该层间绝缘膜1Li3上形成有布线、上述焊盘1LB，1LBt以及上述对准标线Am。该布线、焊盘1LB，1LBt以及对准标线Am例如由铝等那样的金属膜而形成。这种最上层的布线以及焊盘1LB，1LBt等由形成在布线层1L的最上层的保护膜1Lp所覆盖。保护膜1Lp由例如氧化硅那样的无机类的绝缘膜1Lp1和、在被淀积在其之上的例如氮化硅那样的无机类的绝缘膜1Lp2、进而被淀积在其上的例如聚酰亚胺树脂那样的有机类的绝缘膜1Lp3的层叠膜而形成。在该保护膜1Lp的一部分处形成有开口部5，焊盘1LB，1LBt的一部分从该处露出来。 
但是，在本实施方式1中，使上述测试用焊盘1LBt(包含TEG用元件及布线)及对准标线Am靠近切断区域CR的宽度方向(短方向)的一侧而进行配置。即，上述测试用焊盘1LBt及对准标线Am偏离切断区域CR的宽度方向的中央而进行配置。然后，在隐形切割时被照射激光束的切断线CL不通过上述测试用焊盘1LBt及对准标线Am的配置线上，而是通过上述测试用焊盘1LBt及对准标线Am的旁边。即，切断线CL不跨过测试用焊盘1LBt及对准标线Am，而是通过离开测试用焊盘1LBt及对准标线Am的位置。 
在切断线CL重合于测试用焊盘1LBt及对准标线Am等那样的金属图案的情况下，因在存在该金属图案的地方和不存在该金属图案的地方机械强度产生差异及上述低介电常数膜较脆易于从金属图案剥离等，而无法很好地进行分割。另外，在切断线CL重合于焊盘1LBt及对准标线Am等那样的金属图案的情况下，在切断时胡须状的导体异物残留于上述金属图案的切断部，该导体异物接触接合线及电极等引起短路故障，而有薄型的半导体器件的可靠性及成品率降低的问题。 
而在本实施方式1中，由于切断线CL不重合于测试用焊盘1LBt及对准标线Am，所以能够很好地切断晶片1W。另外，由于测试用焊盘1LBt及对准标线Am等金属图案不被切断，所以能够防止上述那样的胡须状的导体异物的发生。从而，能够使薄型的半导体器件的可靠性及成品率提高。 
另外，在切断线CL重合于测试用焊盘1LBt及对准标线Am等那样的金属图案的情况下，若在隐形切割处理时从晶片1W的主面侧照射激光束，则焊盘1LBt及对准标线Am等成为妨碍而难以在衬底1S上形成改质区域。而在本实施方式1中，由于切断线CL不重合于测试用焊盘1LBt及对准标线Am，所以在隐形切割处理时即便从晶片1W的主面照射激光束也能够在衬底1S上良好地形成后述的改质区域。从而，能够使激光照射的自由度提高。 
其次，在图1的测试工序101中，将探测头放在晶片1W的各芯片1C的焊盘1LB以及切断区域CR的测试用焊盘1LBt上来进行各种电特 性检查。这一测试工序还被称为G/W(Good chip/Wafer)检查工序，是主要以电方式来判断晶片1W上所形成的各芯片1C良好与否的试验工序。 
紧接着的图1的后工序102，是直到将上述芯片1C容纳在密封体(封装)完成为止的工序。具有背面加工工序102A、芯片分割工序102B以及组装工序102C。以下，按顺序对背面加工工序102A、芯片分割工序102B以及组装工序102C进行说明。 
背面加工工序102A是使晶片1W薄型化的工序。首先，在背面加工工序中将晶片1W容纳在夹具中。图8表示被容纳有晶片1W的夹具7的整体俯视图；图9表示图8的X3-X3线的剖视图。此外，在图8中用虚线来表示晶片1W主面的芯片1C。 
夹具7具有胶带7a和环状物(框体)7b。胶带7a的胶带底座7a1例如由具有柔软性的塑料材料所组成，在其主面上形成有粘结层7a2。胶带7a通过该粘结层7a2被结实地粘贴在晶片1W的主面(芯片形成面)上。胶带7a的厚度(胶带底座7a1的厚度与粘结层7a2的厚度之总和)若太厚的话则其后的工序中的安装及胶带7a的剥离将变得困难，所以使用例如130～210μm左右的较薄的厚度。作为此胶带7a例如最好是使用UV胶带。UV胶带是使用了紫外线(UV)硬化性树脂作为粘结层7a2的材料的粘着胶带，具有强有力的粘着力，同时具有若照射紫外线则粘结层7a2的粘着力迅速变弱的性质(工序102A1)。 
在本实施方式1中，在该胶带7a的主面(晶片1W的粘贴面)的外周粘贴有具有刚性的环状物7b。环状物7b是具有使胶带7a不会弯曲地进行支撑的功能的加强部件。从这一加强的观点来看，环状物7b最好是例如由不锈钢等那样的金属而形成，但也可以由设定了厚度的以具有与金属相同程度的硬度的塑料材料而形成。在环状物7b的外周形成有切口部7b1，7b2。该切口部7b1，7b2除了在夹具7的安装时及夹具7与载置它的制造装置对位时进行使用外，还作为在制造装置上固定夹具7时的卡紧部使用。此外，环状物7b还可以粘贴在胶带7a的背面(与晶片1W的粘贴面相反侧的面)。另外，环状物7b还可以在胶带37上粘 贴晶片1W前进行粘贴，也可以在胶带7a上粘贴了晶片1W后进行粘贴。 
接着，在将晶片1W容纳于夹具7的状态下对晶片1W的厚度进行测定，基于该测定结果计算出研削量以及研磨量后(工序102A2)，转移到背面研削(工序102A3)、研磨工序(工序102A4)。图10表示背面加工工序时的晶片1W以及夹具7的剖视图，图11表示背面加工工序后的晶片1W以及夹具7的剖视图。在此，如图10所示那样，使研削研磨工具8以及吸附工作台9旋转，并基于上述研削量以及研磨量，对晶片1W的背面按顺序实施研削处理以及研磨处理。由此，如图11所示那样，使晶片1W的厚度成为例如100μm以下(在此，例如90μm左右)的非常薄的厚度(极薄)。作为上述研磨处理，除了采用研磨焊盘和硅石进行研磨的方法及化学机械研磨(Chemical Mechanical Polishing：CMP)法以外，还可以采用例如使用了硝酸和氟酸的蚀刻法。在此，若芯片1C的厚度变薄成为100μm以下，则因上述研削处理在晶片1W的背面发生的损伤及应力为原因而使芯片的抗折强度降低，由于安装芯片1C时的压力而易于发生芯片破裂的故障。因而，通过在研削处理后实施研磨处理，就能够使因研削处理而在晶片1W的背面发生的损伤及应力降低或者变无，所以能够使较薄的芯片1C的抗折强度提高。 
在如以上那样的背面加工工序后，解除吸附工作台9的真空吸引状态，并将保持晶片1W的夹具7从背面加工装置取出。此时，在本实施方式1中，即便晶片1W被做得极薄也能够通过环状物7b结实地支撑胶带7a，所以能够使极薄的晶片1W的装卸及搬运变得容易。另外，还能够防止在其装卸及搬运时晶片1W破裂或弯曲。从而，就能够确保晶片1W的品质。为此，在本实施方式1中，还可以在该背面加工后的阶段以使极薄的晶片1W保持于夹具7原封不动的状态，搬运发货到其他制造工厂(例如装配制造)，委托背面加工后的切割以及组装。 
接着，转移到芯片分割工序102B。在此，首先，将保持着极薄晶片1W的夹具7原样搬运到切割装置，并载置于切割装置的吸附工作台。即，通常需要在背面加工时将晶片1W的主面上所粘贴的胶带剥离，并在晶片1W的背面粘贴切割胶带(晶片装载)的工序，在本实施方式1 中由于能够削减该晶片装载工序，所以能够简化半导体器件的制造工序。从而，能够缩短半导体器件的制造时间。另外，由于能够不需要切割胶带，所以能够减少材料费用，降低半导体器件的成本。 
接着，在本实施方式1中，以将夹具7真空吸引的状态从晶片1W的背面通过红外线相机(以下，称为IR相机)对晶片1W的主面图案(除了芯片1C及切断区域CR的图案以外，配置在切断区域CR的焊盘1LBt及对准标线Am等这样的金属图案及配置在芯片1C内的焊盘1LB等这样的金属图案)进行识别(工序102B1)。此时，在本实施方式1中由于晶片1W非常薄所以能够充分地观测晶片1W的主面图案的情形。 
然后，在基于上述IR相机所得到的图案信息而实施了切断线CL的对位(位置校正)后，将从激光发生部放射的激光束(第1激光)LB1从晶片1W的背面侧对衬底1S内部以使聚光点(焦点)对准的状态进行照射，并且基于上述图案信息使其移动沿着经过了对位的切断线CL(工序102B2)。图12表示上述激光照射工序后的晶片1W的主要部分俯视图，图13表示图12的X4-X4线的剖视图。通过激光照射工序，在晶片1W的切断区域CR中的衬底1S内部形成基于多光子吸收的改质区域(光学损伤部或者破碎层)PR。在图12中示例出通过沿着切断区域CR连续地照射激光束LB1，改质区域PR以沿着切断线CL连续延伸的状态而形成的情况。 
该改质区域PR是通过晶片1W内部因多光子吸收而被加热熔化来形成的，并成为以后的芯片分割工序时的晶片1W的切断起点区域。该熔化处理区域是暂时熔化后再次固化了的区域、或正当熔化状态的区域、以及从熔化状态再次固化的状态的区域，也可以称为经过了相变的区域及结晶结构发生变化的区域。另外，熔化处理区域也称为，能够在单结晶结构、非晶质结构、多结晶结构中、某一结构变成另外的结构的区域。例如在衬底1S部分，意味着从单结晶结构变化成非晶质结构的区域、从单结晶结构变化成多结晶结构的区域、以及从单结晶结构变化成包含非晶质结构和多结晶结构的结构的区域。在此，改质层PR例如为非晶质硅。另外，在此，使激光束LB1透过晶片1W的背面以在晶片 1W内部发生多光子吸收而形成改质区域PR，由于在晶片1W的背面激光束LB1几乎未被吸收，所以晶片1W的背面不会熔化。 
在此，在如上述那样的激光束LB1的照射时，在本实施方式1中对切断区域CR的测试用焊盘1LBt的旁边照射激光束LB1。即，不在平面上重合焊盘1LBt及对准标线Am而照射激光束LB1。即，使晶片1W的分割起点(改质区域PR)对焊盘1LBt及对准标线Am在平面上不重合。由此，在晶片1W的切断时，测试用焊盘1LBt及对准标线Am等的金属图案不被切断，所以能够很好地切断晶片1W。即，能够降低或者防止晶片1W的切断形状不良。另外，还能够防止在切断之处发生如上述那样的胡须状的导体异物。从而，能够使薄型的半导体器件的可靠性及成品率提高。 
另外，在通过切割刀片切断晶片1W的刀片切割方式的情况下，若晶片1W变薄则切断时易于发生崩刃而使芯片的抗折强度降低，所以从确保芯片1C的品质的观点来看，不得不以低速(例如每秒60mm左右或者按照晶片1W的厚度为其以下)来进行处理。而在本实施方式1的情况下，由于不对晶片1W的表面造成损伤而仅割断内部，所以能够将芯片1C表面存在的崩刃抑制到最小。因此，能够使芯片1C的抗折强度提高。另外，由于能够进行例如每秒300mm这样的高速切断处理，所以能够使生产率提高。 
另外，如上述那样在晶片1W主面的切断区域CR，若从晶片1W的主面侧照射激光束LB1，则有时测试用焊盘1LBt成为妨碍而使该部分的加工(改质区域PR的形成)无法很好地进行。而在本实施方式1中，从测试用焊盘1LBt等那样不存在金属的晶片1W的背面侧照射激光束LB1，所以能够良好地形成改质区域PR而不会产生如上述那样的问题，能够良好地切断晶片1W。 
上述改质区域PR还可以如图14以及图15所示那样，形成为虚线状(点状)。图14示例出改质区域PR沿着切断线CL呈虚线状(点状)进行配置的情况。即，改质区域PR沿着切断线CL间歇地等间隔进行配置。由于层间绝缘膜1Li上所使用的上述低介电常数膜(绝缘膜3b) 其热传导率较低热量易于聚集，所以有时候因激光束LB1的照射时的热量而变色。为此，通过断续地照射激光束LB1，就能够减小激光束LB1的照射面积，并能够极力抑制因激光束LB1的照射而造成的热量的产生，所以能够抑制或者防止由热量引起的低介电常数膜的变色。另外，图15示例出改质区域PR被集中配置在例如彼此正交的切断线CL的交点部分及TEG的细微图案集中配置着的地方等难以分割的地方的情况。由此，就使难以分割的部分也变得能够容易地进行分割，所以能够很好地分割晶片1W。此外，图14以及图15的X4-X4线的截面与图13相同。另外，虽然未特别地进行限定，但激光束LB1的照射条件为例如以下那样的条件。即，光源是例如波长为1064nm的YAG激光，激光光斑直径例如为1～2μm、照射速度为300mm/s，以0.7μm的间隔进行照射。此外，上述聚光点是指激光束LB1进行了聚光的地方。 
接着，转移到晶片1W的分割工序(工序102B3)。图16表示分割工序前的晶片1W的主要部分剖视图，图17表示分割工序时的晶片1W的主要部分剖视图，图18表示图17的晶片1W的主要部分放大剖视图，图19表示分割工序中的晶片1W的主要部分剖视图。 
首先，如图16所示那样，通过IR相机12来识别晶片1W主面的图案(除芯片1C及切断区域CR的图案以外，配置在切断区域CR的焊盘1LBt及对准标线Am等那样的金属图案及配置在芯片1C内的焊盘1LB等那样的金属图案)及改质区域PR。 
接着，在夹具7的胶带7a背面配置一对线真空吸盘13，基于上述IR相机12所得到的位置信息使该线真空吸盘13的位置对准，并在该状态下通过一对线真空吸盘13来吸引胶带7a。一对线真空吸盘13从晶片1W一端向一端(垂直于纸面的方向)延伸。一对线真空吸盘13的相对的侧面的一方倾斜地形成。 
然后，如图17以及图18所示那样，通过使一个线真空吸盘13(图17以及图18的左侧)旋转直到其侧面(倾斜面)接触另一个线真空吸盘13的相对的侧面这样进行移动，从而将晶片1W折弯。由此，将改质区域PR作为分割起点对晶片1W进行切断(分割)。然后，如图19所 示那样，在将上述一个线真空吸盘13返回到原位置以后，将一对线真空吸盘13移动到下一切断位置。然后，与上述同样地切断晶片1W。以后，反复这种作业直到晶片1W的所有芯片1C的周围被切断为止。在本实施方式1中，切断线CL不重合于测试用焊盘1LBt及对准标线Am。由此，即便采用膨胀方式作为分割方法，测试用焊盘1LBt及对准标线Am等的金属图案也不会被切断，所以能够防止发生如上述那样的胡须状的导体异物。但是，如上述那样，在膨胀方式的情况下，由于从晶片1W的中心在朝向外周(放射线状)的方向上树脂片被拉伸，所以芯片1C在相对于切断线CL交叉的方向(垂直方向)上不被拉开。换言之，不会向相对于切断线CL交叉的方向上传导用于切断的负荷(应力)。其结果就有可能无法很好地切断晶片1W。根据不同情况有时也可能在芯片的外周发生崩刃。而如果采用折弯方式就可以在相对于切断线CL交叉的方向上传导用于切断的负荷，所以能很好地切断晶片1W。 
图20表示如上述那样从晶片1W切割出的芯片1C的整体俯视图。在此，示例出了仅沿着芯片1C长度方向的一端的一边配置有多个焊盘1LB的情况。在本实施方式1的情况下，在芯片1C的外周(彼此交叉(正交)的两边)残留切断区域CR的一部分，在该切断区域CR内残留测试用焊盘1LBt。此外，在本实施方式1中，还可以在如上述那样的隐形切割后，将放置了极薄的多个芯片1C的夹具7搬运发货到其他制造工厂(例如装配制造)，委托切割工序后的组装。 
接着，转移到组装工序102C。在此，将保持了多个芯片1C的夹具7搬运到拾取装置上。在拾取装置中，以真空吸引胶带7a的背面的状态，通过推起销从胶带7a的背面推起芯片1C。此时，在使用上述UV胶带作为胶带7a的情况下，通过对胶带7a的粘结层7a2照射紫外线使粘结层7a2硬化以减弱粘结力。通过在该状态下利用筒夹真空吸引芯片1C来拾取芯片1C(工序102C1)。 
接着，将如上述那样所拾取的芯片1C通过现有的反转单元使芯片1C的主面向上进行反转以后，将芯片1C安装在布线衬底等上(管芯焊接工序102C2)。图21表示管芯焊接工序后的芯片1C以及布线衬底15 的俯视图，图22表示图21的X5-X5线的剖视图。在布线衬底15的主面上例如三个芯片1C以其主面向上被叠层了的状态进行安装。三个芯片1C以在平面上错开的状态被堆积起来以使各芯片1C的焊盘1LB被露出来。布线衬底15通过印制布线衬底而形成，但也可以取代其而使用引线框。此外，还可以将所拾取的芯片1C容纳在搬运托盘上搬运发货到其他制造工厂(例如装配制造)，委托该工序后的组装(工序103A)。 
接着，转移到引线接合工序(工序102C3)。图23表示引线接合工序后的芯片1C以及布线衬底15的俯视图，图24表示图23的X6-X6线的剖视图。在该工序中，通过接合线(以下，简称为引线)17将芯片1C主面的焊盘1LB和布线衬底15的电极进行电连接。在此，还可以如图64所示那样，采用通过引线17将上层芯片1C的焊盘1LB和下层芯片1C的焊盘1LB进行电连接的方式，即，采用将共用焊盘彼此进行电连接的步进接合方式。 
接着，转移到密封工序(工序102C4)。图25表示密封工序后的半导体器件的剖视图。在该工序中，采用压注模(transfer mold)法通过由环氧树脂等那样的塑料材料组成的密封体18将芯片1C以及引线17进行密封。然后，在布线衬底15的背面形成凸起电极19，并制造半导体器件。 
在芯片1C具有凸起电极(突起电极)的情况下，例如处理如下。首先，在上述拾取工序102C1中将芯片1C移送到布线衬底15的芯片安装区域。此时，通过凸起电极连接到焊盘1LB以及测试用焊盘1LBt而能够使芯片不会倾斜地安装在布线衬底15上。接着，以将芯片1C的主面(凸起电极形成面)朝向布线衬底15的芯片安装面的状态，使用涂膏材料将芯片1C的凸起电极和芯片安装区域的电极进行临时固定。然后，通过回流处理将芯片1C的凸起电极和印制布线衬底15的电极粘结(倒装片接合：工序102C2)。然后，在芯片1C与布线衬底15的相对面之间填充了底部填充底层填料(underfill)以后，与上述同样地对芯片1C进行密封(工序104C4)。 
(实施方式2) 
在本实施方式2中，对芯片1C内的焊盘1LB的配置的变形例进行说明。图26表示本实施方式2的芯片1C的整体俯视图。在本实施方式2中，沿着芯片1C的相互交叉(正交)的两边分别配置有多个焊盘1LB。除此以外与上述实施方式1相同，在芯片1C的外周(相互交叉(正交)的两边)残留切断区域CR的一部分，在该切断区域CR内残留测试用焊盘1LBt。 
图27表示图26的芯片1C安装例的俯视图。图27的X7-X7线的剖视图与上述图22相同。在布线衬底15的主面上例如三个芯片1C以其主面向上进行了层叠的状态而被安装。三个芯片1C以在平面上错开的状态被堆积起来以使沿着各芯片1C的两边所配置的多个焊盘1LB被露出来。 
(实施方式3) 
首先，在实施方式3的说明之前就发明者最初发现的课题进行说明。如上述那样在晶片1W的分割中，有以下问题，即在切断区域CR上存在的测试用焊盘1LBt及对准标线Am等这样的金属图案的切断部分产生上述胡须状的导体异物。为了避免这一问题，本发明人在切断区域CR的焊盘1LBt及对准标线Am等这样的金属图案上形成缝纫机线状或者直线状的槽。但是，在采用了上述膨胀方式作为分割方式的情况下，存在着即便在上述金属图案上形成缝纫机线状或者直线状的槽，也无法很好地抑制胡须状导体异物的发生之类的问题。另外，还存在着仅在切断区域CR的邻接金属图案之间的绝缘膜的部分切断线蜿蜒延伸而无法很好地进行切断这样的问题。 
为此，当尝试采用通过折弯晶片1W而分割成单个芯片1C的折弯方式时，与膨胀方式相比能够减少上述胡须状导体异物的发生。但是，即便在折弯方式的情况下，切断线也在金属图案之间蜿蜒延伸。特别是在如上述那样层间绝缘膜使用低介电常数膜的情况下，由于低介电常数膜较脆、裂缝易于进入，所以在上述金属图案邻接之间的切断部分，大幅蜿蜒那样的裂缝进入，导致存在无法充分地很好地进行切断这样的问题。在此，本发明人尝试对上述金属图案邻接之间的层间绝缘膜部分照 射激光束以形成用于分割起点的槽，在本实施方式3中将说明解决这种问题的方案。图28表示本实施方式3的晶片1W的主要部分俯视图，图29表示图28的X8-X8线的剖视图，图30表示图28的X9-X9线的剖视图。 
图28～图30所示的晶片1W表示在经过上述图1的前工序100以及测试工序101后且在后工序102前的晶片1W。在本实施方式3中，在切断区域CR的切断线CL上配置有测试用焊盘1LBt以及对准标线Am等那样的金属图案。即，切断线CL重合于测试用焊盘1LBt以及对准标线Am等那样的金属图案。另外，在切断线CL上形成有金属图案20，以填埋相互邻接的测试用焊盘1LBt的间隙及测试用焊盘1LBt与对准标线Am的间隙。但是，金属图案20未与测试用焊盘1LBt及对准标线Am等那样的金属图案相接而成为电浮置的状态。另外，金属图案20是在与测试用焊盘1LBt以及对准标线Am同一工序时用同一材料而形成。但是，在此，金属图案20的宽度(短方向的尺寸)比测试用焊盘1LBt的一边的长度小，例如设为5～10μm左右。由此，就能够降低材料费用。这种金属图案20的上表面的一部分通过在保护膜1Lp上所开口的开口部5而露出来。 
其次，在对这种晶片1W与上述实施方式1同样地实施背面加工工序102A并薄型化以后，转移到芯片分割工序102B。在芯片分割工序中，与上述实施方式1同样地经过晶片主面的图案识别工序102B1以后，转移到激光照射工序102B2。在本实施方式3中进行两次激光束照射。 
第一次激光束照射是用于在切断区域CR的金属图案上形成分割起点。图31以及图32是表示照射第一次激光束LB2的情形的晶片1W的主要部分剖视图。图31对应于图28的X8-X8线，图32对应于图28的X9-X9线。在第一次激光束照射中，在基于由上述IR相机所获得的图案信息而实施了切断线CL的对位(位置校正)以后，使从激光发生部放射的激光束LB2从晶片1W的背面侧对测试用焊盘1LBt、对准标线Am以及金属图案20对准焦点进行照射，并且使其沿着基于上述图案信息而经过了对位的切断线进行移动。本实施方式3的切断线为切断区域 CR的宽度方向(短方向)的大致中央并重合于测试用焊盘1LBt、对准标线Am以及金属图案20。激光束LB2的照射条件例以下。即，光源是例如波长为1064nm的YAG激光，照射速度为300mm/s。 
图33表示上述激光束LB2的照射工序后的晶片1W的主要部分俯视图，图34以及图35表示图33的X10-X10线以及X11-X11线的剖视图。通过如上述那样照射激光束LB2，在测试用焊盘1LBt、对准标线Am以及金属图案20上沿着切断线呈平面缝纫机线状(虚线状、点状)形成多个孔21。该孔21在晶片1W的分割(切断)工序时成为分割起点。即，在本实施方式3中，通过在相互邻接的测试用焊盘1LBt之间及测试用焊盘1LBt与对准标线Am之间设置金属图案20，就能够在相互邻接的测试用焊盘1LBt之间及测试用焊盘1LBt与对准标线Am之间也形成作为分割起点的多个孔21的阵列。在激光束LB2照射时，由于熔化异物附着于测试用焊盘1LBt等，所以从抑制或者防止该熔化异物飞散的观点来看，使胶带7a紧贴于切断区域CR的凹凸是很重要的。 
第二次的激光束照射是用于形成上述实施方式1中所述的改质区域PR。图36以及图37是表示照射第二次激光束LB1的情形的晶片1W的主要部分剖视图。图36与图28的X8-X8线对应，图37与图28的X9-X9线对应。在此，与上述实施方式1同样地将激光束LB 1从晶片1W的背面侧对衬底1S内部对准焦点来进行照射。这样在衬底1S上形成改质区域PR。但是，在本实施方式3中将激光束LB1对切断区域CR的宽度方向(短方向)的中央进行照射。即，激光束LB1的发生部的工作轨迹与上述激光束LB2的发生部的工作轨迹相同。但是，改质区域PR的平面形状如上述实施方式1中所说的那样在平面上有时呈直线状而形成，有时呈虚线状而形成。在将激光束LB1，LB2从晶片1W的同一背面侧进行照射的情况下，在照射了激光束LB2以后，照射激光束LB 1。这是因为若比激光束LB2的照射先进行激光束LB1的照射，则在激光束LB2的照射时，因激光束LB1的照射而形成在衬底1S上的改质区域PR成为妨碍，将无法在切断区域CR的金属图案上形成孔21的缘故。 
接着，在分割工序102B3中，与上述实施方式1同样地通过折弯方 式来分割(切断)晶片1W。图38表示从晶片1W切割出的芯片1C的整体俯视图，图39表示图38的X12-X12线的剖视图。在本实施方式3的情况下，能够沿着孔21的阵列很好地切断晶片1W。即，即便在层间绝缘膜上使用低介电常数膜的情况下，另外在相互邻接的测试用焊盘1LBt之间及测试用焊盘1LBt与对准标线Am之间，也不会沿着多个孔21的阵列蜿蜒，而能将晶片1W进行分割(切断)。因此，能降低或者防止晶片1W的切断形状不良，所以能使半导体器件的成品率以及可靠性提高。此外，在芯片1C的外周残留测试用焊盘1LBt、对准标线Am以及金属图案20的一部分。另外，关于组装工序102C，由于与上述实施方式1相同所以省略说明。 
(实施方式4) 
在上述实施方式1～3中，由于在芯片1C的外周残留测试用焊盘1LBt及TEG用元件，所以就有TEG信息泄漏到外部之类的问题。本实施方式4是说明用于回避这种问题的方案的例子。以下，沿着图40的流程图通过图41～图50来说明本实施方式4的半导体器件的制造方法例。 
首先，与上述实施方式1相同，在经过前工序200、测试工序201以后，转移到后工序202。在后工序202的背面加工工序202A中，在晶片1W的主面上经由粘结层而粘贴支承衬底(工序202A1)。图41表示支承衬底24装上后的晶片1W的剖视图。 
该支承衬底24是在之后的工序中作为晶片1W的加强部件而发挥功能的晶片支承系统(Wafer Support System：WSS)。由此，在晶片1W的搬运时，就能够以稳定的状态来装卸极薄且大径的晶片1W，而且还能够保护晶片1W不受外部的冲击，所以能够抑制或者防止晶片1W的破裂及缺口。另外，在之后的各工序时，能够抑制或者防止晶片1W的弯曲及挠曲，并能够改善极薄且大径的晶片1W的平坦性，所以能改善各工序中的处理稳定性及控制性。 
作为支承衬底24的材料使用例如透明玻璃那样的硬质支承衬底(Hard-WSS或者Glass-WSS)。但是，作为支承衬底24的其他材料还 可以使用例如不锈钢那样的其他硬质支承衬底(Hard-WSS)。另外，作为支承衬底24的另外其他的材料还可以使用例如PET(PolyethyleneTerephthalate)及PEN(Polyethylene Naphthalate)等那样的将绝缘支承衬底粘贴在胶带基材上的胶带WSS。 
此外，在将支承衬底24粘贴在晶片1W的主面时，通过将支承衬底24的剥离层24a的形成面挤压在晶片1W主面侧的粘结层25上而将支承衬底24固定在晶片1W的主面上。该剥离层24a是在从晶片1W剥离支承衬底24时用于使剥离容易的功能层。还可以取代支承衬底而使用所谓的BG胶带。 
接着，与上述实施方式1相同，在对晶片1W的厚度进行了测定后，基于该测定结果对晶片1W的背面按顺序实施研削处理以及研磨处理(平坦加工)(工序202A2，202A3)。图42表示晶片1W的薄型化工序后的剖视图。图42的虚线表示薄型化处理前的衬底1S。 
接着，转移到芯片分割工序202B。芯片分割工序202B的激光照射工序202B2是用于在上述实施方式1中所说的改质区域PR的形成。图43是表示照射激光束LB1的情形的晶片1W的主要部分剖视图。 
在本实施方式4中，与上述实施方式1同样地也通过将激光束LB1从晶片W1的背面侧对衬底1S内部对准焦点来进行照射，从而在衬底1S上形成改质区域PR。但是，在本实施方式4中，将激光束LB1对测试用焊盘1LBt等那样的金属图案的两侧且接触芯片1C与切断区域CR的边界或者之间的平面位置进行照射。改质区域PR的平面形状如上述实施方式1中所说明那样在平面上有时候呈直线状而形成，有时候呈虚线状而形成。 
然后，在晶片装载工序202B2中，将晶片1W改贴在夹具上。图44表示晶片装载工序202B2以及WSS剥离工序202B3后的晶片1W以及夹具7的俯视图，图45表示图44的X13-X13线的剖视图。 
在晶片装载工序202B2中，以在晶片1W的主面(器件形成面)粘贴着支承衬底24的状态将晶片1W的背面粘贴在夹具7的胶带7a上。晶片1W通过胶带7a的粘结层7a2而牢固固定。由此，晶片1W就以其 主面作为表面而露出来的状态被容纳在夹具7中。 
接着，在WSS剥离工序202B3中，使激光束焦点对准晶片1W主面上的粘结层25的状态经由透明的支承衬底24从晶片1W的主面一端扫描到一端进行照射。由此，在将支承衬底24从晶片1W剥离后，除去晶片1W的主面上的粘结层25。该工序的激光束的条件是例如波长1064nm的红外线激光、输出：20W、照射速度：2000mm/s、光斑直径：f200μm左右。在例如通过紫外线硬化树脂(UV树脂)而形成粘结层25的情况下，上述激光束使用紫外线激光而取代红外线激光。由此，就能够减弱粘结层25的粘着力，所以能够容易地剥离支承衬底24。 
接着，在本实施方式4中，转移到TEG加工工序202B4。在TEG加工工序202B4中通过切割器(刀片切割方式)来除去TEG，该切割器是将容纳有晶片1W的夹具7置于切割装置的切割工作台上进行旋转的。图46表示该TEG加工工序中的晶片1W的主要部分剖视图。切割器26使用了其截面为矩形状的切割器。在使该切割器26与切断区域CR吻合后，使其旋转的状态下降以与晶片1W的主面相接。由此，除去TEG的测试用焊盘1LBt及对准标线Am等那样的金属图案。图47表示TEG加工工序后的晶片1W的主要部分剖视图。在此，切断区域CR中的测试用焊盘1LBt等那样的金属图案被完全除去，在晶片1W的主面的切断区域CR上形成有槽27。槽27的深度被设为布线层1L的中途，但也可以到达衬底1S。但是，不要将衬底1S完全切断。 
接着，在分割工序202B5中，与上述实施方式1同样地通过折弯方式来分割(切断)晶片1W。图48表示分割工序202B5中的晶片1W的主要部分放大剖视图。在这种情况下，一般而言，在切断区域CR内的两处改质区域PR之中的机械强度较弱的某一侧，裂缝进入而使晶片1W被切断。在本实施方式4的情况下，由于测试用焊盘1LBt及对准标线Am等那样的金属图案被除去，所以不会产生上述胡须状的导体异物。 
图49表示从晶片1W切出的芯片1C的整体俯视图，图50表示图49的X14-X14线的剖视图。在本实施方式4的情况下，由于在芯片1C的外周没有残留测试用焊盘1LBt及对准标线Am等那样的金属图案， 所以能够防止TEG信息的泄漏。 
关于之后的组装工序202C(202C1～202C4，203A)，由于与上述实施方式1的组装工序102C(102C1～102C4，103A)相同所以省略说明。 
(实施方式5) 
在上述实施方式4中，能够防止TEG信息的泄漏，但是有在上述实施方式3中所说的切断线蜿蜒的问题。在本实施方式5中说明用于回避该问题的方案。 
首先，与上述实施方式4相同，在经过前工序200、测试工序201以及后工序202的背面加工工序202A后，转移到芯片分割工序202B的激光照射工序202B1。图51表示本实施方式5时的激光照射工序中的晶片1W的主要部分剖视图。在此，与上述实施方式1～4相同，将激光束LB1从晶片1W的背面对准焦点衬底1S内部来进行照射，在衬底1S上形成改质区域PR。但是，在本实施方式5中，将激光束LB1对切断区域CR的宽度方向(短方向)的中央进行照射。即，将激光束LB1对与测试用焊盘1LBt及对准标线Am等那样的金属图案在平面上重合的位置进行照射。改质区域PR的平面形状与在上述实施方式1中所说明那样在平面上有时候呈直线状形成，有时候呈虚线状形成。 
接着，与上述实施方式4相同，在经过晶片装载工序202B2、WSS的剥离工序202B3后，转移到TEG加工工序202B4。图52表示TEG加工工序202B4中的晶片1W的主要部分剖视图。在该TEG加工工序中，与上述实施方式4相同，将旋转状态的切割器26放在晶片1W主面的切断区域CR上除去测试用焊盘1LBt及对准标线Am等那样的金属图案。但，在本实施方式5中使用其外周前端的截面形状被形成为楔形(截面V字状)的切割器作为切割器26。 
图53表示TEG加工工序后的晶片1W的主要部分俯视图，图54表示图53的X15-X15线的剖视图。在此，测试用焊盘1LBt及对准标线Am等那样的金属图案被完全除去，在晶片1W主面的切断区域CR的层间绝缘膜1Li(布线层1L)上表面形成有槽27。该槽27的深度与上述实施方式4相同。但是，在本实施方式5中随着槽27变深宽度逐渐 变窄。即，槽27的截面形状呈V字状而形成。槽27的最深部分是在分割工序202B5时作为层间绝缘膜1Li的分割起点而起作用的部分。槽27被形成为作为其分割起点起作用的部分的平面位置位于切断区域CR的宽度方向(短方向)的中央，即，与上述改质区域PR的平面位置(即，切断线CL)一致。 
接着，在分割工序202B5中，上述实施方式1同样地通过折弯方式来分割(切断)晶片1W。图55表示分割工序202B5中的晶片1W的主要部分放大剖视图。在这种情况下，晶片1W以衬底1S的改质区域PR以及布线层1L的槽27为分割起点而进行分割(切断)。 
在本实施方式5的情况下，由于测试用焊盘1LBt及对准标线Am等那样的金属图案被除去，所以不会产生上述胡须状的导体异物。另外，通过使槽27呈截面V字状而形成，即便使用低介电常数膜作为层间绝缘膜，也能够将晶片1W(特别是晶片1W的主面侧的层间绝缘膜1Li)很好地进行分割(切断)而不会沿着槽27蜿蜒。从而，就能够提高半导体器件的成品率和可靠性。 
图56表示从晶片1W切出的芯片1C的整体俯视图，图57表示图56的X16-X16线的剖视图。在本实施方式5的情况下，由于在芯片1C的外周没有残留测试用焊盘1LBt及对准标线Am等那样的金属图案，所以能够防止TEG信息的泄漏。另外，在本实施方式5中芯片1C的主面侧的外周角倾斜。即，在芯片1C的主面侧的外周角上形成有锥度。由此，在芯片1C的搬运时等就能够减少芯片1C的外周角出现缺口。从而，能够使半导体器件的成品率以及可靠性提高。另外，还能够减少异物的发生。 
关于之后的组装工序202C(202C1～202C4，203A)，由于与上述实施方式1的组装工序102C(102C1～102C4，103A)相同所以省略说明。 
(实施方式6) 
在本实施方式6中说明为了防止TEG信息的泄漏而通过激光束除去TEG的方法例。 
首先，与上述实施方式5相同，在经过前工序200～WSS的剥离工 序203B3以后，在TEG加工工序202B4中通过激光束除去TEG。图58表示该TEG加工工序中的晶片1W的主要部分剖视图。通过将激光束(第2激光)LB3从晶片1W的主面侧对测试用焊盘1LBt及对准标线Am等那样的金属图案进行照射，将该金属图案熔化而除去。激光束LB3使用例如波长为355nm的紫外光等那样比上述改质区域PR形成时的激光束LB1的波长还要短的短波长的激光束。通过对各金属图案多次照射激光束LB3而除去金属图案。图59表示本实施方式6的TEG加工工序后的晶片1W的主要部分剖视图。在此，切断区域CR中的测试用焊盘1LBt等那样的金属图案被完全除去。在本实施方式6的情况下，由于通过激光束LB3除去切断区域CR的金属就能够不对晶片1W施加机械应力而除去金属图案，所以能够防止在芯片1C的外周发生崩刃等损伤。由此，就能够使较薄的半导体芯片的抗折强度与上述实施方式4，5相比而提高。 
接着，在分割工序202B5中，与上述实施方式1同样地通过折弯方式分割(切断)晶片1W。图60表示分割工序202B5中的晶片1W的主要部分放大剖视图。在这种情况下，晶片1W以衬底1S的改质区域PR作为分割起点进行分割(切断)。在本实施方式5的情况下，由于测试用焊盘1LBt及对准标线Am等那样的金属图案被除去，所以不会发生上述胡须状的导体异物。 
本实施方式6的从晶片1W切出的芯片1C的整体俯视图与图49大致相同。在本实施方式6的情况下，在芯片1C的外周没有残留测试用焊盘1LBt及对准标线Am等那样的金属图案，所以也能够防止TEG信息的泄漏。 
关于之后的组装工序202C(202C1～202C4，203A)，由于与上述实施方式1的组装工序102C(102C1～102C4，103A)相同所以省略说明。 
(实施方式7) 
在上述实施方式6中，能够防止TEG信息的泄漏，但是有在上述实施方式3中所说的切断线蜿蜒的问题。本实施方式7说明用于回避该问题的方案。 
首先，与上述实施方式5，6相同，在经过前工序200～WSS的剥离工序203B3以后，转移到TEG加工工序202B4。在该TEG加工工序202B4中对TEG照射激光束。图61表示TEG加工工序202B4中的晶片1W的主要部分剖视图。另外，图63表示TEG加工工序202B4中的晶片1W的主要部分放大剖视图。在此，与上述实施方式6相同，通过将激光束LB3从晶片1W的主面侧对测试用焊盘1LBt及对准标线Am等那样的金属图案进行照射，在该切断区域CR的测试用焊盘1LBt及对准标线Am等那样的金属图案的上表面，在金属图案的一部分处形成槽30。槽30通过利用激光束LB3的热量熔化而形成，但已熔化的部分进展到层间绝缘膜1L1(布线层1L)的界面。其结果，从槽30向改质区域PR形成裂缝CRK。槽30的平面位置以位于切断区域CR的宽度方向(短方向)的中央，即与上述改质区域PR的平面位置(即，切断线CL)一致的方式而形成。在此，在本实施方式7的情况下，由于仅除去切断区域CR的金属图案的一部分，所以即使是实施该激光束加工处理也不会在芯片1C的外周发生崩刃等损伤。由此，能够使较薄的半导体芯片的抗折强度与上述实施方式4，5相比有所提高。 
接着，在分割工序202B5中与上述实施方式1同样地通过折弯方式分割(切断)晶片1W。图62表示分割工序202B5中的晶片1W的主要部分放大剖视图。在这种情况下，晶片1W以衬底1S的改质区域PR、裂缝CRK以及布线层1L的槽30为分割起点进行分割(切断)。 
在本实施方式7的情况下，由于测试用焊盘1LBt及对准标线Am等那样的金属图案的切断部分(槽30形成部分)被切断，所以不会产生上述胡须状的导体异物。另外，槽30到达层间绝缘膜1Li，由此即便是使用低介电常数膜作为层间绝缘膜，也能够很好地分割(切断)晶片1W(特别是晶片1W主面侧的层间绝缘膜1Li)而不会沿着槽30蜿蜒。从而，能够使半导体器件的成品率以及可靠性提高。 
本实施方式7的从晶片1W切出的芯片1C与图56以及图57大致相同。本实施方式7的情况也是虽然在芯片1C的外周残留测试用焊盘1LBt及对准标线Am等那样的金属图案的一部分，但被切断又被熔化而 无法取得TEG的信息。从而，能够防止TEG信息的泄漏。另外，在本实施方式7中，芯片1C主面侧的外周角因槽30的形成而倾斜，由此就能在芯片1C的搬运时等减少芯片1C的外周角出缺口。从而，能够使半导体器件的成品率以及可靠性提高。另外，还能够减少异物发生。 
关于之后的组装工序202C(202C1～202C4，203A)，由于与上述实施方式1的组装工序102C(102C1～102C4，103A)相同所以省略说明。 
(实施方式8) 
在上述实施方式4以及5中，通过利用切割器(刀片切割方式)除去TEG，就能防止TEG信息的泄漏、以及由TEG的胡须状导体异物(胡须不良)引起的安装不良，但伴随着半导体器件的进一步薄型化的要求，例如在晶片的厚度变薄为70μm厚以下的情况下，如图66所示那样，易于发生芯片裂纹的问题。这一原因在于作为TEG的除去方法采用切割器26、伴随晶片1W的薄型化从破碎层(改质区域PR)到TEG的距离(间隔)变近(短)、以及晶片1W(芯片1C)的抗折强度降低。由于刀片切割方式是通过将高速旋转的切割器26接触晶片1W而将晶片1W切断(断裂)，所以与隐形切割方式相比施加在晶片1W上的切断应力(断裂应力)较大。即，如实施方式4以及5中所说明那样，若在对晶片1W预先照射激光束并形成了破碎层(改质区域PR)后使用切割器26除去TEG，则从破碎层到TEG的距离(间隔)变近、进而晶片1W的抗折强度降低，所以切割器26的切断应力易于进展到破碎层，将会发生裂缝(裂纹)CRK。因而，在本实施方式8中说明用于回避该问题的方案。 
首先，如图67所示那样，使用切割器26将晶片1W主面的切断区域上所配置的测试用焊盘1LBt及对准标线Am除去。由此，在晶片1W的主面上形成槽27。 
接着，如图68所示那样，在晶片1W的主面上粘贴BG胶带35。BG胶带35的胶带底座35a例如由具有柔软性的塑料材料所组成，在其主面上形成有粘结层35b。BG胶带35通过该粘结层35b被结实地粘贴在晶片1W的主面(芯片形成面)上。 
接着，在使晶片1W反转后，如图69所示那样，使用上述研削研磨 工具(磨具)8从晶片1W的背面侧进行背面研削工序、进而进行用于除去因背面研削工序而在晶片1W的背面上所形成的微小凹凸的研磨工序(应力释放)，使晶片1W成为所希望的厚度。 
接着，如图70所示那样，从晶片1W的背面照射激光束LB1，与上述同样地在晶片1W内部(厚度方向上的中心附近)形成改质区域(光学损伤部或者破碎层)PR。 
接着，如图71所示那样，在晶片1W的背面粘贴夹具7的胶带7a，反转后将晶片1W主面的BG胶带35剥下(晶片装载工序)。接着，如图72所示那样，通过利用膨胀方式将晶片1W分开而取得多个芯片1C。 
这样，根据本实施方式8，由于在将晶片1W变薄的背面研削工序以及改质区域PR的形成工序之前，预先通过切割器26分别除去测试用焊盘1LBt及对准标线Am，所以即便例如晶片1W的厚度变薄为70μm以下，也可以抑制芯片裂纹的问题。 
在此，当仅仅着眼于当在形成了破碎层(改质区域PR)后使用切割器26而将TEG除去，则因切割器26的切断应力而发生芯片裂纹的问题这种情况时，还考虑在从晶片1W的主面侧使用切割器26将TEG除去以后，同样从晶片1W的主面侧照射激光束LB1在晶片1W上形成破碎层(改质区域PR)之类的方案。 
但是，如图73所示那样，由于利用切割器26切削的晶片的表面(即，槽27的底面)形成有细微的凹凸，所以若照射激光束LB1将引起漫反射，使激光束LB1的焦点对准晶片1W的内部将变得困难。 
另外，还考虑在使用切割器26除去TEG后，将晶片1W反转，从晶片1W的背面侧照射激光束并形成了破碎层(改质区域PR)后，进行将晶片1W的厚度变薄的背面研削工序以及研磨工序的方案。 
但是，若在背面研削工序以及研磨工序之前，预先在晶片1W上形成破碎层(改质区域PR)，则因用于背面研削的磨具的应力，而有可能从晶片1W的背面朝向破碎层(改质区域PR)发生裂缝(裂纹CRK)。根据以上情况，如本实施方式8那样，在借助于切割器26将TEG除去后，通过背面研削工序以及研磨工序将晶片1W变薄到所希望的厚度， 并从晶片1W的背面侧照射激光束LB 1而形成破碎层(改质区域PR)的方案在芯片裂纹的问题对策上是有效的。 
(实施方式9) 
在通过刀片切割方式来分割半导体晶片的情况下，需要宽度比使用的切割器的宽度还要宽的切断区域。而在隐形切割方式的情况下，由于在半导体晶片内部形成破碎层(改质区域PR)，并将该破碎层作为起点来分割半导体晶片，所以与刀片切割方式相比可以使切断区域的宽度变窄。 
但是，由于在切断区域CR中配置有测试用焊盘1LBt及对准标线Am，所以需要至少将切断区域CR的宽度设置得比测试用焊盘1LBt及对准标线Am的宽度还要宽。为此，就难于提高从一个晶片取得的芯片个数。因而，在本实施方式9中，通过图74、图75以及图76来说明用于提高从一个晶片得到的芯片个数的方法例。图74是本实施方式9的晶片1W的俯视图，图75是图74的晶片1W主面的主要部分放大俯视图，图76是图75的晶片1W的TEG除去时的主要部分剖视图。 
首先，如图74以及图75所示那样，在晶片1W的主面上，仅在沿着X方向以及Y方向(与X方向交叉的方向)所设置的切断区域CR(CR1，CR2)之中的沿着X方向所设置的切断区域(第1切断区域)CR1上配置测试用焊盘1LBt及对准标线Am。即，在沿着Y方向所设置的切断区域(第2切断区域)CR2上一概不配置测试用焊盘1LBt及对准标线Am，仅在沿着X方向所设置的切断区域CR1上汇集配置测试用焊盘1LBt及对准标线Am。由此，就能够使在Y方向上延伸的切断区域CR2的宽度比测试用焊盘1LBt及对准标线Am的宽度还要窄。因此，就能够使相邻的芯片1C(芯片区域)彼此的间隔更加狭窄，所以可用提高从一个晶片1W得到的芯片1C的个数。在此，在Y方向上延伸的切断区域CR2的宽度例如为5μm。 
但是，在将测试用焊盘1LBt及对准标线Am汇集于在X方向延伸的切断区域CR1的情况下，如图75所示那样，在沿着X方向延伸的切断区域CR1，测试用焊盘1LBt及对准标线Am遍及多列(在本实施方 式9中为2列)进行配置。为此，在如实施方式4，5以及8所示那样的使用了宽度与TEG的宽度大致相同的切割器的情况下，为了将TEG完全除去，对一个切断区域CR就需要使切割器行走两次。因此，在TEG除去处理上将花费时间。 
因而，在本实施方式9中，如图76所示那样，在TEG图案的除去工序时，最好是使用与两个TEG的宽度总和大致相同宽度的切割器26。由此，即便TEG在切断区域CR2内遍及多列进行配置，也能够仅使切割器26行走一次就将该切断区域CR2中的TEG全部除去。虽然在此以切割器26的宽度与两个TEG的宽度的总和大致相同进行了说明，但由于最好是至少使切割器26行走一次就将该切断区域CR2中的所有TEG完全除去，所以最好是为两个TEG的宽度的总和以上且不足切断区域CR2的宽度。 
在本实施方式9的情况下，由于用于除去TEG图案的切割器26的移动方向仅为单方向，所以能够缩短TEG图案的除去处理时间。此外，通过使本实施方式9中所说的宽幅的切割器26多片同时并列进行工作，还能进一步缩短除去TEG图案的处理时间。 
(实施方式10) 
伴随着半导体器件的小型化，芯片的尺寸还要求更加小型化。在作为被小型化的芯片的分割方法采用了还能够对应晶片薄型化的隐形切割方式的情况下，通过在对晶片照射激光束后进行膨胀工序就能够实现将一个晶片分割成单个芯片。 
但是，在形成例如一边的宽度(长度)为3mm以下这种芯片的情况下，如实施方式8的图72所示那样，若将切割胶带整体通过一次膨胀工序从中心朝向外周进行拉长，则易于发生在多个芯片1C(芯片区域)之中、相邻的芯片区域彼此没有完全分割的、所谓的分割不良的问题。若一个芯片的尺寸变小则即便切割胶带被拉长，对于多个芯片区域各自张力也难以传导，这就成为多个芯片相连的状态。因而，本实施方式10说明用于回避该问题的方案。 
在一个晶片1W上设置得多个切断区域CR向X方向以及Y方向延 伸。但在本实施方式10中，不是通过一次膨胀工序将该多个切断区域CR全部同时进行分割，而是通过一次膨胀工序将多个切断区域CR之中的一个进行分割。 
利用图77的晶片1W的俯视图来对其进行说明。即，如图72所示那样，在第一次膨胀工序中，首先对a的切断区域(第1切断区域)CR进行分割。然后，在将a的切断区域进行了分割以后，通过第二次膨胀工序对b的切断区域(第2切断区域)CR进行分割。然后，按c，d，e，f的切断区域CR的顺序，反复膨胀工序直到所有的切断区域CR被分割。由此，即使芯片1C的一边的宽度(长度)变小，但如果采用本实施方式10的方案，就能向每一个切断区域CR(一行切断区域CR)可靠地传导切割胶带的张力。因此，就可以抑制分割不良的问题。在此，由于在晶片1W上以朝X方向以及Y方向延伸的方式而设置有多个切断区域CR，所以将以朝X方向延伸的方式所设置的多个切断区域CR全部进行分割后再将以向Y方向延伸的方式所设置的多个切断区域CR按顺序进行分割，由于这能够简化分割机构故为最好。 
接着，使用图78以及图79更加具体地说明本实施方式10的分割方法。 
图78(a)是表示了图77中所说的晶片1W的分割工序的具体情形的晶片1W的整体俯视图，(b)是(a)的X17-X17线的剖视图。另外，图79(a)以及(b)是分割工序时的晶片1W的主要部分放大剖视图。 
如图78所示那样，切割用夹具7的胶带7a上所粘贴的晶片1W被载置在隐形切割装置的工作台上。沿着图78(a)的Y方向从晶片1W一端延伸到一端的平面带状的两个拉伸条40以相互邻接的状态平行设置在此工作台上。各拉伸条40的宽度为晶片1W的芯片1C的图78(a)的X方向的宽度左右。另外，在各拉伸条40上如图79所示那样设置有真空吸引孔41。由此，就可以经由切割用夹具7的胶带7a将拉伸条40结实地粘在晶片1W上，同时可以固定晶片1W。 
首先，为了仅瞄准一个切断区域CR(一行切断区域CR)进行分割，如图78以及图79所示那样，在对晶片1W进行定位以使得晶片1W的 一行切断区域CR与两个拉伸条40的邻接间(切断槽)在平面上重合以后，通过真空吸引将2个拉伸条40粘在晶片1W上。即，将两个拉伸条40以分割区域(一行切断区域CR)为界配置在其两侧并进行固定。 
接着，在将晶片1W用两个拉伸条40真空吸引的状态下，将两个拉伸条40如图78以及图79的箭头PA，PB(沿着晶片1W主面的方向)所示那样，在相互离开的方向上进行移动。即，将两个拉伸条40在从其邻接间朝向外侧分离的方向上进行移动。由此，如图79(b)所示那样，拉伸条40上所固定的晶片1W就以切断区域(的改质区域PR)为起点进行分割。 
如果一个切断区域CR(一行部分的切断区域CR)的分割结束，就移动晶片1W以使下一想进行分割的切断区域CR与两个拉伸条40的邻接间在平面上重合。然后，与上述同样地对晶片1W进行分割。通过反复以上的工作直到多行的切断区域CR之中全部被分割为止，就可以取得多个芯片1C而不会发生分割不良。 
在此，在本实施方式10中，就拉伸条40两个为一组的情况进行了说明，但并不限定于此，还可以按与晶片1W的多行切断区域CR相对应的数量来配置拉伸条40。由此，就不需要每当一次膨胀工序结束就将晶片1W挪动的工序。图80(a)～(c)表示其一例。CL1表示第1分割处，CL2表示第2分割处，CL3表示第3分割处。通过以分割处CL1，CL2，CL3为界，将其两侧的拉伸条40在相互离开的方向(箭头PA，PB的方向)上进行移动，对晶片1W与上述同样地进行分割。 
以上，基于实施方式具体地说明了由本发明人所完成的发明，但本发明并不限于上述实施方式，不言而喻在不脱离其主旨的范围内可以进行各种各样变更。 
例如虽然在上述实施方式1中设测试用焊盘1LBt的平面形状为正方形，但并不限于此，可以进行各种各样变更，例如还可以将测试用焊盘1LBt的平面形状设为长方形(切断区域CR的延伸方向(长度方向)的长度比切断区域CR的宽度方向的长度还要长)。由此，就能够较大地确保焊盘1LBt的面积而不使切断区域CR的宽度太宽。即，能够抑制芯 片1C的面积增大的同时还确保探测针对于测试用焊盘1LBt的接触容易性。 
另外，在上述实施方式3中，为了在晶片1W主面的切断区域CR的金属图案上形成孔21，从晶片1W的背面照射激光束LB2，但如图40的流程图所说明那样在进行晶片装载工序的情况下，还能够从晶片1W的主面照射激光束LB2。在这种情况下，取代图40的TEG加工工序202B4而进行激光束LB2的照射工序即可。即，通过将激光束LB2从晶片1W的主面侧对晶片1W主面的切断区域CR的测试用焊盘1LBt、对准标线Am以及金属图案20进行照射，在测试用焊盘1LBt、对准标线Am以及金属图案20上形成孔21。在这种情况下，还可以取代孔21而在测试用焊盘1LBt、对准标线Am以及金属图案20上形成槽。该槽的平面形状既可以是直线状也可以是虚线状。除此以外的工序与上述实施方式1～7中所说的相同。 
在以上的说明中，主要就由本发明人所完成的发明应用于其背景技术的利用领域即半导体器件的制造方法的情况进行了说明，但本发明并不限定于此，它还可以有各种各样的应用，例如还能够应用于微型机械的制造方法。 
工业可利用性 
本发明能够应用于具有通过隐形切割来分割晶片的工序的产品制造业。 

Claims (5)

1.一种半导体器件的制造方法，包括以下步骤：
(a)提供具有包括主面以及与所述主面相反的背面的衬底的半导体晶片，层间绝缘膜形成于所述衬底的所述主面上，第一芯片区域形成在所述衬底的所述主面上方，第二芯片区域形成在所述衬底的所述主面上方并且被设置为与所述第一芯片区域相邻，分离区域形成于所述第一芯片区域和所述第二芯片区域之间，金属图案形成于所述衬底的所述主面上方并且在平面图中形成于所述分离区域中并且在平面图中设置在所述第一芯片区域和所述第二芯片区域之间，
所述层间绝缘膜具有布线层和低介电常数膜，
所述衬底包括硅，以及
所述低介电常数膜的介电常数低于氧化硅的介电常数；
(b)在步骤(a)之后，利用激光器沿着所述分离区域以及在平面图中所述第一芯片区域和所述第二芯片区域之间进行照射，从而在所述半导体晶片的所述分离区域中形成第一改质区域，并且利用激光器沿着所述分离区域以及在平面图中在所述第二芯片区域和所述金属图案之间进行照射，从而在所述半导体晶片的所述分离区域中形成第二改质区域，
其中由所述激光器来分别照射在平面图中不与所述金属图案重叠的部分；以及
(c)在步骤(b)之后，通过沿着所述分离区域以及在平面图中的所述第一改质区域和所述第二改质区域之间运行切割器，来除去所述金属图案、所述层间绝缘膜以及所述衬底的一部分，
其中所述切割器的宽度小于所述第一改质区域和所述第二改质区域之间的距离。
2.根据权利要求1所述的半导体器件制造方法，其中：
所述低介电常数膜包括有机聚合物、有机石英玻璃、完全有机类的SiOF材料、HSQ类材料、MSQ类材料、多孔HSQ类材料、多孔MSQ类材料和多孔有机类材料中的一个。
3.根据权利要求2所述的半导体器件制造方法，其中：
在步骤(b)中，所述改质区域形成在所述衬底中。
4.根据权利要求3所述的半导体器件制造方法，其中：
在步骤(a)之后且在步骤(b)之前，胶带附着在所述半导体的所述主面上方，并且所述半导体晶片的所述背面被研磨；以及
在步骤(b)之后且在步骤(c)之前，从所述半导体晶片除去所述胶带。
5.根据权利要求4所述的半导体器件制造方法，其中：
在步骤(c)之后，所述半导体晶片被折弯。
CN201010250697XA 2005-11-10 2006-11-09 半导体器件的制造方法 Active CN101930943B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2005/020615 WO2007055010A1 (ja) 2005-11-10 2005-11-10 半導体装置の製造方法および半導体装置
JPPCT/JP2005/020615 2005-11-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006800397397A Division CN101297394B (zh) 2005-11-10 2006-11-09 半导体器件的制造方法以及半导体器件

Publications (2)

Publication Number Publication Date
CN101930943A CN101930943A (zh) 2010-12-29
CN101930943B true CN101930943B (zh) 2012-08-29

Family

ID=38023021

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010250697XA Active CN101930943B (zh) 2005-11-10 2006-11-09 半导体器件的制造方法
CN2006800397397A Expired - Fee Related CN101297394B (zh) 2005-11-10 2006-11-09 半导体器件的制造方法以及半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2006800397397A Expired - Fee Related CN101297394B (zh) 2005-11-10 2006-11-09 半导体器件的制造方法以及半导体器件

Country Status (4)

Country Link
US (7) US7892949B2 (zh)
JP (1) JP4796588B2 (zh)
CN (2) CN101930943B (zh)
WO (2) WO2007055010A1 (zh)

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
US8598490B2 (en) * 2008-03-31 2013-12-03 Electro Scientific Industries, Inc. Methods and systems for laser processing a workpiece using a plurality of tailored laser pulse shapes
US8258629B2 (en) 2008-04-02 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Curing low-k dielectrics for improving mechanical strength
US7925949B2 (en) * 2008-10-15 2011-04-12 Micron Technology, Inc. Embedded processor
JP5231165B2 (ja) * 2008-10-24 2013-07-10 株式会社ディスコ 貼り合わせウエーハの分割方法
JP5231167B2 (ja) * 2008-10-28 2013-07-10 株式会社ディスコ 貼り合わせウエーハの分割方法及び該分割方法により製造されるデバイス
US20110300692A1 (en) * 2008-10-29 2011-12-08 Oerlikon Solar Ag, Trubbach Method for dividing a semiconductor film formed on a substrate into plural regions by multiple laser beam irradiation
US8017942B2 (en) 2008-11-25 2011-09-13 Infineon Technologies Ag Semiconductor device and method
JP5414486B2 (ja) * 2009-12-01 2014-02-12 シチズン電子株式会社 半導体製造装置
JP5558128B2 (ja) * 2010-02-05 2014-07-23 株式会社ディスコ 光デバイスウエーハの加工方法
TWI508327B (zh) * 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
JP2012043953A (ja) * 2010-08-18 2012-03-01 Renesas Electronics Corp 電子部品および電子部品の製造方法
JP2012089709A (ja) * 2010-10-20 2012-05-10 Disco Abrasive Syst Ltd ワークの分割方法
JP5608521B2 (ja) * 2010-11-26 2014-10-15 新光電気工業株式会社 半導体ウエハの分割方法と半導体チップ及び半導体装置
US8809120B2 (en) 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
US8575758B2 (en) * 2011-08-04 2013-11-05 Texas Instruments Incorporated Laser-assisted cleaving of a reconstituted wafer for stacked die assemblies
US8569086B2 (en) * 2011-08-24 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of dicing semiconductor devices
US8704338B2 (en) 2011-09-28 2014-04-22 Infineon Technologies Ag Chip comprising a fill structure
US8624348B2 (en) 2011-11-11 2014-01-07 Invensas Corporation Chips with high fracture toughness through a metal ring
CN102543960A (zh) * 2012-02-10 2012-07-04 上海宏力半导体制造有限公司 一种测试用集成电路
CN103378250B (zh) * 2012-04-17 2016-07-27 上海蓝光科技有限公司 一种发光二极管的制造方法
JP6011002B2 (ja) * 2012-04-23 2016-10-19 セイコーエプソン株式会社 液体噴射ヘッドの製造方法、及び、液体噴射装置の製造方法
JP5146618B1 (ja) * 2012-05-30 2013-02-20 富士ゼロックス株式会社 発光素子の製造方法
TWI467272B (zh) * 2012-06-08 2015-01-01 E Ink Holdings Inc 接合結構
JP5943742B2 (ja) * 2012-07-04 2016-07-05 三菱電機株式会社 半導体試験治具およびそれを用いた半導体試験方法
TWI583195B (zh) 2012-07-06 2017-05-11 新力股份有限公司 A solid-state imaging device and a solid-state imaging device, and an electronic device
JP2014053510A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 端面加工方法及び端面加工装置
JP2014063813A (ja) * 2012-09-20 2014-04-10 Disco Abrasive Syst Ltd 加工方法
US9040389B2 (en) * 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
US10090214B2 (en) * 2012-10-15 2018-10-02 Infineon Technologies Ag Wafer and method for processing a wafer
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
WO2014078320A1 (en) * 2012-11-16 2014-05-22 Electro Scientific Industries, Inc. Method and apparatus for processing a workpiece and an article formed thereby
US20140145294A1 (en) * 2012-11-28 2014-05-29 Nxp B.V. Wafer separation
JP6150375B2 (ja) * 2012-12-06 2017-06-21 ルネサスエレクトロニクス株式会社 半導体装置
US8809166B2 (en) * 2012-12-20 2014-08-19 Nxp B.V. High die strength semiconductor wafer processing method and system
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
JP6062315B2 (ja) * 2013-04-24 2017-01-18 株式会社ディスコ ウエーハの加工方法
US20150061156A1 (en) * 2013-09-03 2015-03-05 Globalfoundries Singapore Pte. Ltd. Pad solutions for reliable bonds
JP6017388B2 (ja) * 2013-09-09 2016-11-02 株式会社東芝 半導体装置の製造方法
JP2015056605A (ja) 2013-09-13 2015-03-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN105848841B (zh) * 2013-12-27 2017-07-28 旭硝子株式会社 脆性板的加工方法及脆性板的加工装置
CN103839956A (zh) * 2014-01-29 2014-06-04 苏州兰叶光电科技有限公司 采用晶圆级封装方式的图像传感器芯片晶圆的切割方法
JP2014112719A (ja) * 2014-02-24 2014-06-19 Lintec Corp 半導体ウエハ
JP2015207604A (ja) * 2014-04-17 2015-11-19 株式会社ディスコ ウェーハの加工方法
JP2015221739A (ja) * 2014-05-23 2015-12-10 株式会社ジャパンディスプレイ 表示装置の製造方法
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
CN105336685A (zh) * 2014-07-21 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种具有测试图形的晶圆切割方法
KR102288381B1 (ko) * 2014-08-20 2021-08-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9601437B2 (en) * 2014-09-09 2017-03-21 Nxp B.V. Plasma etching and stealth dicing laser process
JP6360411B2 (ja) * 2014-10-09 2018-07-18 株式会社ディスコ ウエーハの加工方法
JP6558213B2 (ja) * 2014-11-19 2019-08-14 株式会社デンソー 半導体ウェハおよび半導体装置の製造方法
CN105826286B (zh) * 2015-01-07 2019-07-02 中芯国际集成电路制造(上海)有限公司 芯片结构及其制作方法
DE102015100827A1 (de) * 2015-01-21 2016-07-21 Infineon Technologies Ag Verfahren zum Bearbeiten eines Halbleitersubstrats und Halbleiterchips
JP6395632B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395633B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6425606B2 (ja) 2015-04-06 2018-11-21 株式会社ディスコ ウエーハの生成方法
JP6494382B2 (ja) * 2015-04-06 2019-04-03 株式会社ディスコ ウエーハの生成方法
JP6429715B2 (ja) 2015-04-06 2018-11-28 株式会社ディスコ ウエーハの生成方法
CN106206544B (zh) * 2015-05-05 2018-11-16 中芯国际集成电路制造(上海)有限公司 芯片测试结构及硅片
JP6472333B2 (ja) * 2015-06-02 2019-02-20 株式会社ディスコ ウエーハの生成方法
CN106252347B (zh) * 2015-06-13 2019-04-02 中芯国际集成电路制造(上海)有限公司 掩模板图形结构及半导体芯片的制作方法
US9633960B2 (en) * 2015-06-30 2017-04-25 Sunasic Technologies Inc. Chip with I/O pads on peripheries and method making the same
JP6482423B2 (ja) 2015-07-16 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6482425B2 (ja) 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
JP6472347B2 (ja) 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
JP2017054888A (ja) * 2015-09-08 2017-03-16 株式会社ディスコ ウエーハの加工方法
KR102520042B1 (ko) 2015-11-25 2023-04-12 삼성전자주식회사 3차원 반도체 장치
JP2017162856A (ja) * 2016-03-07 2017-09-14 株式会社ディスコ ウエーハの加工方法
JP6577899B2 (ja) * 2016-03-31 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6690983B2 (ja) 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第２のオリエンテーションフラット検出方法
JP6633447B2 (ja) * 2016-04-27 2020-01-22 株式会社ディスコ ウエーハの加工方法
JP6633446B2 (ja) 2016-04-27 2020-01-22 株式会社ディスコ ウエーハの加工方法
JP6730891B2 (ja) * 2016-09-15 2020-07-29 株式会社ディスコ ウエーハの加工方法
JP6707290B2 (ja) * 2016-10-11 2020-06-10 株式会社ディスコ ウェーハの加工方法
JP6821245B2 (ja) * 2016-10-11 2021-01-27 株式会社ディスコ ウェーハの加工方法
JP6815692B2 (ja) * 2016-12-09 2021-01-20 株式会社ディスコ ウェーハの加工方法
CN108206169B (zh) * 2016-12-20 2020-06-02 晟碟半导体（上海）有限公司 包含在裸芯边缘处的裸芯接合垫的半导体装置
CN108206161B (zh) * 2016-12-20 2020-06-02 晟碟半导体（上海）有限公司 包含角部凹陷的半导体装置
US10490493B2 (en) 2016-12-30 2019-11-26 Innolux Corporation Package structure and manufacturing method thereof
JP6770443B2 (ja) * 2017-01-10 2020-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体ウェハ
JP6817822B2 (ja) * 2017-01-18 2021-01-20 株式会社ディスコ 加工方法
JP6858587B2 (ja) 2017-02-16 2021-04-14 株式会社ディスコ ウエーハ生成方法
US20180254257A1 (en) * 2017-03-06 2018-09-06 Innolux Corporation Package structure and method of manufacturing package structure
CN108538812A (zh) * 2017-03-06 2018-09-14 群创光电股份有限公司 封装结构
JP6832755B2 (ja) * 2017-03-14 2021-02-24 エイブリック株式会社 半導体装置および半導体装置の製造方法
JP2018160623A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体装置の製造方法
DE102017205955A1 (de) * 2017-04-07 2018-10-11 Robert Bosch Gmbh Verfahren zum Herstellen von mindestens einem Bauteil und zum Separieren von mindestens einem Substrat und mindestens einer auf dem Substrat angeordneten Bauteilschicht.
CN108788486B (zh) * 2017-05-05 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP6980421B2 (ja) * 2017-06-16 2021-12-15 株式会社ディスコ ウエーハの加工方法
JP6935131B2 (ja) * 2017-07-13 2021-09-15 株式会社ディスコ 板状の被加工物の切断方法
JP6981800B2 (ja) 2017-07-28 2021-12-17 浜松ホトニクス株式会社 積層型素子の製造方法
JP6945924B2 (ja) * 2017-08-21 2021-10-06 株式会社ディスコ チップの製造方法
JP6976647B2 (ja) * 2017-08-21 2021-12-08 株式会社ディスコ チップの製造方法
JP6987437B2 (ja) * 2017-08-21 2022-01-05 株式会社ディスコ チップの製造方法
JP6987436B2 (ja) * 2017-08-21 2022-01-05 株式会社ディスコ チップの製造方法
JP6945923B2 (ja) * 2017-08-21 2021-10-06 株式会社ディスコ チップの製造方法
JP6941405B2 (ja) * 2017-08-21 2021-09-29 株式会社ディスコ 分割方法
KR102492053B1 (ko) * 2017-08-23 2023-01-25 삼성전자주식회사 반도체 제조 장치 및 이를 이용한 반도체 장치 제조 방법
TWM555065U (zh) * 2017-09-05 2018-02-01 恆勁科技股份有限公司 電子封裝件及其封裝基板
US10347534B2 (en) 2017-09-12 2019-07-09 Nxp B.V. Variable stealth laser dicing process
JP2019054172A (ja) 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
JP2019057575A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
CN107680937B (zh) * 2017-09-30 2024-03-26 长鑫存储技术有限公司 晶圆结构、晶圆结构切割方法及芯片
CN108133928B (zh) * 2017-12-25 2020-04-10 豪威科技(上海)有限公司 划片槽及图像传感器晶圆
CN110060979B (zh) * 2018-01-18 2021-05-28 华邦电子股份有限公司 半导体装置
CN110071093B (zh) * 2018-01-23 2020-11-27 瀚宇彩晶股份有限公司 显示面板
FR3077423B1 (fr) * 2018-01-30 2020-11-27 Commissariat Energie Atomique Structure de manipulation pour amincir un substrat et procede d'amincissement d'un substrat utilisant une telle structure
JP7043129B2 (ja) * 2018-02-14 2022-03-29 株式会社ディスコ ウェーハの加工方法
SG11202008663VA (en) * 2018-03-30 2020-10-29 Tokyo Electron Ltd Laser processing device and laser processing method
JP7013092B2 (ja) * 2018-04-12 2022-01-31 株式会社ディスコ チップの製造方法
WO2020004011A1 (ja) * 2018-06-29 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
JP7343271B2 (ja) * 2018-11-06 2023-09-12 ローム株式会社 半導体素子、および半導体素子の製造方法
JP2020088262A (ja) * 2018-11-29 2020-06-04 株式会社ディスコ パッケージ基板の分割方法
JP2020150224A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置
US11289378B2 (en) * 2019-06-13 2022-03-29 Wolfspeed, Inc. Methods for dicing semiconductor wafers and semiconductor devices made by the methods
WO2020248215A1 (zh) * 2019-06-14 2020-12-17 深圳市汇顶科技股份有限公司 芯片封装结构和电子设备
EP3780095A1 (en) * 2019-06-14 2021-02-17 Shenzhen Goodix Technology Co., Ltd. Chip encapsulation structure and electronic device
WO2020255944A1 (ja) * 2019-06-17 2020-12-24 ローム株式会社 ＳｉＣ半導体装置およびその製造方法
US11682600B2 (en) * 2019-08-07 2023-06-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Protection layer for panel handling systems
CN110491827B (zh) * 2019-08-13 2021-02-12 北京工业大学 一种半导体薄膜层的转移方法及复合晶圆的制备方法
KR20210020683A (ko) * 2019-08-16 2021-02-24 삼성전자주식회사 반도체 기판 및 이의 절단 방법
US11735487B2 (en) * 2019-10-30 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
KR20210089498A (ko) * 2020-01-08 2021-07-16 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
US20210305095A1 (en) * 2020-03-24 2021-09-30 Nxp B.V. Method for forming a packaged semiconductor device
US11749572B2 (en) * 2020-05-19 2023-09-05 Macronix International Co., Ltd. Testing bonding pads for chiplet systems
DE102020115687B4 (de) 2020-06-15 2024-05-16 Infineon Technologies Ag Herstellung von halbleitervorrichtungen durch dünnen und zerteilen
JP7463035B2 (ja) 2020-07-06 2024-04-08 株式会社ディスコ 積層ウェーハの加工方法
KR20220006818A (ko) * 2020-07-09 2022-01-18 에스케이하이닉스 주식회사 반도체 웨이퍼, 이 반도체 웨이퍼의 분리 방법, 반도체 칩 및 이 반도체 칩을 포함하는 반도체 패키지
JP2022024547A (ja) 2020-07-28 2022-02-09 株式会社ソシオネクスト 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法
KR20220070641A (ko) 2020-11-23 2022-05-31 삼성전자주식회사 반도체 장치
CN113299591B (zh) * 2021-04-15 2022-09-13 山西高科华兴电子科技有限公司 一种微小芯片快速巨量转移方法
CN113192852B (zh) * 2021-04-29 2023-12-15 长沙新雷半导体科技有限公司 一种芯片的封装方法
KR20230021211A (ko) 2021-08-04 2023-02-14 삼성전자주식회사 가장자리 영역에서 매립 절연 패턴을 포함하는 반도체 칩, 이 칩을 포함하는 반도체 패키지 및 이 칩의 제조 방법
US20230217598A1 (en) * 2021-12-30 2023-07-06 X Display Company Technology Limited Transfer printing high-precision devices
TWI810862B (zh) * 2022-03-24 2023-08-01 南茂科技股份有限公司 工件載具

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117235A (ja) 1982-12-24 1984-07-06 Hitachi Yonezawa Denshi Kk ウエハブレ−キング方法および装置
JPS59218750A (ja) 1983-05-27 1984-12-10 Hitachi Yonezawa Denshi Kk ペレツト分離方法および装置
JPH06275713A (ja) 1993-03-19 1994-09-30 Hitachi Ltd 半導体ウエハおよび半導体チップならびにダイシング方法
EP0678904A1 (en) 1994-04-12 1995-10-25 Lsi Logic Corporation Multicut wafer saw process
JPH0919918A (ja) 1995-07-07 1997-01-21 Sony Corp 分割装置
JPH09298339A (ja) 1996-04-30 1997-11-18 Rohm Co Ltd 半導体レーザの製法
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
KR100660310B1 (ko) * 1999-07-30 2006-12-22 닛폰 이타가라스 가부시키가이샤 반도체 웨이퍼로부터 칩을 다이싱하는 방법 및 다이싱 영역에 설치된 홈의 구조
JP2001250800A (ja) * 2000-03-06 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置及び電気光学装置の製造方法
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP2002124554A (ja) * 2000-10-18 2002-04-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイの製造方法
JP2002184825A (ja) 2000-12-19 2002-06-28 Mitsubishi Electric Corp 半導体装置およびテスト方法
JP2002329851A (ja) 2001-05-01 2002-11-15 Canon Inc 撮像モジュールとその製造方法、および撮像モジュールを備えた撮像機器
JP3530158B2 (ja) 2001-08-21 2004-05-24 沖電気工業株式会社 半導体装置及びその製造方法
EP2216128B1 (en) * 2002-03-12 2016-01-27 Hamamatsu Photonics K.K. Method of cutting object to be processed
JP2004022936A (ja) * 2002-06-19 2004-01-22 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法および分割装置
KR100468748B1 (ko) * 2002-07-12 2005-01-29 삼성전자주식회사 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
JP3912223B2 (ja) * 2002-08-09 2007-05-09 富士通株式会社 半導体装置及びその製造方法
JP2004079654A (ja) 2002-08-13 2004-03-11 Toshiba Corp 不揮発性半導体記憶装置
JP2004179302A (ja) 2002-11-26 2004-06-24 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004193382A (ja) 2002-12-12 2004-07-08 Toshiba Corp 半導体ウェーハ及びその製造方法、半導体チップ
JP3825753B2 (ja) * 2003-01-14 2006-09-27 株式会社東芝 半導体装置の製造方法
JP3778445B2 (ja) * 2003-03-27 2006-05-24 富士通株式会社 半導体装置
US7041578B2 (en) * 2003-07-02 2006-05-09 Texas Instruments Incorporated Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside
JP2005032903A (ja) 2003-07-10 2005-02-03 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
EP1649965B1 (en) * 2003-07-18 2012-10-24 Hamamatsu Photonics K. K. Method of laser beam machining a machining target
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP3842769B2 (ja) 2003-09-01 2006-11-08 株式会社東芝 レーザ加工装置、レーザ加工方法、及び半導体装置の製造方法
JP2005116844A (ja) * 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7005317B2 (en) * 2003-10-27 2006-02-28 Intel Corporation Controlled fracture substrate singulation
JP3970833B2 (ja) 2003-10-27 2007-09-05 沖電気工業株式会社 半導体装置，半導体装置の製造方法及び、半導体装置の検査方法
JP4422463B2 (ja) * 2003-11-07 2010-02-24 株式会社ディスコ 半導体ウエーハの分割方法
JP4385746B2 (ja) 2003-11-28 2009-12-16 三菱化学株式会社 窒化物系半導体素子の製造方法
JP2005228892A (ja) 2004-02-12 2005-08-25 Toshiba Corp 半導体ウェーハと半導体素子およびその製造方法
JP2005252196A (ja) * 2004-03-08 2005-09-15 Toshiba Corp 半導体装置及びその製造方法
JP4536407B2 (ja) 2004-03-30 2010-09-01 浜松ホトニクス株式会社 レーザ加工方法及び加工対象物
US7220630B2 (en) * 2004-05-21 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively forming strained etch stop layers to improve FET charge carrier mobility
JP4617721B2 (ja) 2004-05-26 2011-01-26 ソニー株式会社 半導体装置および半導体回路の供給電圧制御方法
JP2006032419A (ja) * 2004-07-12 2006-02-02 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP4447392B2 (ja) 2004-07-23 2010-04-07 株式会社ディスコ ウエーハの分割方法および分割装置
US7550367B2 (en) * 2004-08-17 2009-06-23 Denso Corporation Method for separating semiconductor substrate
JP4511903B2 (ja) 2004-10-20 2010-07-28 株式会社ディスコ ウエーハの分割装置
JP4809632B2 (ja) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US20110124180A1 (en) 2011-05-26
JPWO2007055270A1 (ja) 2009-04-30
CN101297394B (zh) 2010-10-13
WO2007055270A1 (ja) 2007-05-18
US7892949B2 (en) 2011-02-22
US8084334B2 (en) 2011-12-27
WO2007055010A1 (ja) 2007-05-18
US20180277456A1 (en) 2018-09-27
JP4796588B2 (ja) 2011-10-19
US20170092554A1 (en) 2017-03-30
CN101297394A (zh) 2008-10-29
US20150235973A1 (en) 2015-08-20
US9070560B2 (en) 2015-06-30
US20120077332A1 (en) 2012-03-29
US8772135B2 (en) 2014-07-08
US10002808B2 (en) 2018-06-19
CN101930943A (zh) 2010-12-29
US20090121337A1 (en) 2009-05-14
US20140252643A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
CN101930943B (zh) 半导体器件的制造方法
KR101182083B1 (ko) 반도체 장치의 제조 방법
JP5608521B2 (ja) 半導体ウエハの分割方法と半導体チップ及び半導体装置
CN100568473C (zh) 半导体器件及其制造方法
JP4769429B2 (ja) 半導体装置の製造方法
JP5352624B2 (ja) 半導体装置の製造方法
TW201822273A (zh) 裁切半導體晶圓的方法
TWI381485B (zh) Semiconductor device manufacturing method and semiconductor device
JP2013080972A (ja) 半導体装置の製造方法
JP2014146829A (ja) 半導体チップおよび半導体装置
JP5297491B2 (ja) 半導体装置
JP5223215B2 (ja) ウェハー構造体及びその製造方法
JP2012028664A (ja) 半導体装置の製造方法
KR20070018713A (ko) 반도체 장치의 제조 방법 및 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation