CN107680937B - 晶圆结构、晶圆结构切割方法及芯片 - Google Patents

晶圆结构、晶圆结构切割方法及芯片 Download PDF

Info

Publication number
CN107680937B
CN107680937B CN201710944935.9A CN201710944935A CN107680937B CN 107680937 B CN107680937 B CN 107680937B CN 201710944935 A CN201710944935 A CN 201710944935A CN 107680937 B CN107680937 B CN 107680937B
Authority
CN
China
Prior art keywords
chip
pad
pads
peripheral region
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710944935.9A
Other languages
English (en)
Other versions
CN107680937A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201710944935.9A priority Critical patent/CN107680937B/zh
Publication of CN107680937A publication Critical patent/CN107680937A/zh
Application granted granted Critical
Publication of CN107680937B publication Critical patent/CN107680937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明涉及一种晶圆结构、晶圆结构切割方法及芯片，晶圆结构包括晶圆本体，晶圆本体具有主动表面，芯片设置在晶圆本体中；主动表面包括第一周边区域，第一焊垫排列于每个芯片的安装面，第二焊垫排列于第一周边区域；每个芯片更具有一外凸结构，在外凸结构上的第二焊垫与相邻芯片的第一焊垫相邻近。切割方法包括规划切割路径，切割路径位于第一周边区域的第一间隙中；沿切割路径切割晶圆，获得芯片。芯片包括安装面以及外凸结构，外凸结构位于安装面具有第一焊垫位置处一侧，外凸结构上设置第二焊垫。本发明采用等离子切割，芯片间距减小，从而布置更多芯片，第一周边区域上的第二焊垫能够扩展相邻芯片的接口数量。

Description

晶圆结构、晶圆结构切割方法及芯片
技术领域
本发明涉及半导体技术领域，特别涉及一种晶圆结构、晶圆结构切割方法及芯片。
背景技术
在现有技术中，晶圆上的各芯片多采用切刀进行切割分离，但由于切刀具有一定厚度，因此需要在相邻的芯片间预留出一定厚度的间隔空隙供切刀移动。但由于晶圆的大小和面积是一定的，因此增加间隔空隙的宽度就意味着减小了晶圆上能够设置芯片的可用面积，从而使得晶圆的使用率降低，并且增加了晶圆的成本。进一步的，在切割过程中切刀的快速旋转会产生一定的切屑，切屑飞溅到芯片上会对芯片造成损伤，同时由于切刀转速过快，容易出现脱离间隔空隙而将芯片切断的风险，从而降低了芯片的成品率，严重情况会使整个晶圆破裂报废，不仅造成经济损失还降低了产量。另一方面，如图1所示，切刀尺寸较大且灵活性差，无法实现灵活转动，切割路径11只能为直线，因此切割出的芯片20只能为矩形，无法根据工作需求进行灵活调整，并且受切割形状的限制，每个芯片20的四周无法有效率利用，降低了晶圆本体100的利用率，增加了制造成本。
在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
有鉴于此，本发明实施例希望提供一种晶圆结构、晶圆结构切割方法及芯片，以至少解决现有技术中存在的技术问题。
本发明实施例的技术方案是这样实现的：
根据本发明的一个实施例，提供一种晶圆结构，包括一晶圆本体，所述晶圆本体具有主动表面，多个芯片设置在所述晶圆本体中，所述主动表面包括所述芯片的多个安装面以及位于相邻所述芯片的所述安装面之间的第一周边区域，在所述晶圆本体的所述主动表面上设置有多个第一焊垫和第二焊垫，所述第一焊垫排列于每个所述芯片的所述安装面的中间位置，所述第二焊垫排列于所述第一周边区域；其中，每个所述芯片更具有一外凸结构，位于所述第一周边区域中，在所述外凸结构上的所述第二焊垫至少为一个，且所述第二焊垫与相邻所述芯片的所述第一焊垫相邻近。
在一些实施例中，所述主动表面还包括第二周边区域，围绕所述芯片的所述安装面，至少一所述第二焊垫还设置在所述第二周边区域，所述第二周边区域为多个所述芯片周边排除所述第一周边区域以外的区域。
在一些实施例中，在所述晶圆本体的所述主动表面上还设置有至少一检测垫，排列于所述第一周边区域。
在一些实施例中，同一所述第一周边区域中的所述第二焊垫和邻近的所述检测垫之间具有第一间隙；且同一所述第一周边区域中的各所述第二焊垫、各所述检测垫与两侧邻近的所述芯片之间也具有所述第一间隙。
在一些实施例中，在所述晶圆本体的所述主动表面上还设置有至少一检测垫，排列于所述第二周边区域。
在一些实施例中，同一所述第二周边区域中的各所述第二焊垫和邻近的所述检测垫之间具有第二间隙，且同一所述第二周边区域中的各所述第二焊垫、各所述检测垫与邻近的所述芯片之间也具有所述第二间隙。
在一些实施例中，每个所述第一周边区域上的各所述第二焊垫均与其相邻的所述芯片的内部电路电连接。
在一些实施例中，各所述芯片间的所述外凸结构在所述晶圆本体的所述第一周边区域中形成锯齿状结构。
根据本发明的另一个实施例，提供一种晶圆结构的切割方法，包括：
将所述晶圆本体固定；
规划切割路径在所述第一周边区域中；
控制切割设备沿规划的所述切割路径对所述晶圆本体进行切割，获得分离的所述芯片；
其中，所述切割路径位于所述第一周边区域的第一间隙中，所述第一间隙包括所述第一周边区域中各所述第二焊垫间，以及各所述第二焊垫与所述芯片之间的间隙。
在一些实施例中，所述第一间隙还包括所述第一周边区域中所述第二焊垫、所述检测垫、所述芯片之间的间隙。
在一些实施例中，所述切割路径还位于所述第二周边区域的第二间隙中，所述第二间隙包括所述第二周边区域中所述第二焊垫、所述检测垫、所述芯片之间的间隙。
在一些实施例中，位于同一所述第一周边区域上的各所述第二焊垫可同时分配至邻近的同一所述芯片，或将其中的任意数量的所述第二焊垫分别分配至邻近的任一所述芯片。
在一些实施例中，所述切割设备通过等离子射线对所述晶圆本体进行切割。
根据本发明的另一个实施例，提供一种由所述切割方法制成的芯片，所述芯片具有安装面以及突出于所述安装面的外凸结构，在所述安装面上设置有第一焊垫，所述外凸结构位于所述安装面具有所述第一焊垫位置处的一侧，所述外凸结构上设置有至少一个第二焊垫。
在一些实施例中，所述外凸结构呈阶梯状一体设置在所述安装面的外缘，所述第二焊垫与所述第一焊垫相邻近。
本发明实施例由于采用以上技术方案，其具有以下优点：
1、本发明实施例由于采用等离子切割芯片，因此等离子射线的切割厚度小于刀具的厚度，使得相邻近的芯片间距能够相对减小至15μm以下，从而增加晶圆本体的可用面积，能够在晶圆本体上设置更多的芯片。
2、本发明实施例由于在第一周边区域上设置有与邻近芯片的第一焊垫相邻近的第二焊垫，因此能够扩种芯片的接口。
3、本发明实施例的第二焊垫与相邻近的芯片、检测垫之间均有间隙，因此在切割时能够根据工作需要调整每个芯片需要增加几个第二焊垫进行接口扩展，并通过等离子射线沿规划好的切割路径进行切割。
4、本发明实施例的等离子射线切割技术，能够使切割路径更加灵活，从而能够切割出不同形状的芯片，不再局限于现有的切割方式，只能够切割出矩形芯片。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为现有技术中晶圆结构及切割路径示意图。
图2为本发明实施例的圆晶的整体结构图。
图3为本发明实施例的等离子射线切割路径局部放大示意图。
图4为本发明实施例的等离子射线切割线路局部放大示意图。
图5为本发明实施例的切割方法的流程图。
图6为本发明实施例的一种芯片切割形状的示意图。
图7为本发明实施例的另一种芯片切割形状的示意图。
附图标号说明：
100-晶圆本体； 101-主动表面； 10-第一周边区域；
11-切割路径； 12-切割路径； 20-芯片；
21-基板； 22-安装面； 23-外凸结构；
30-第一焊垫； 40-检测垫； 50-第二焊垫；
60-间隙； 70-第二周边区域。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
实施例一
如图2所示，本实施例提供了一种晶圆结构，包括晶圆本体100，具有主动表面101；芯片20数量为多个，多个为至少两个且设置在晶圆本体100中，主动表面101包括各芯片20的安装面22以及位于相邻芯片20的安装面22之间的第一周边区域10，在晶圆本体100的主动表面101上设置有多个第一焊垫30和第二焊垫50，第一焊垫30排列于每个芯片20的安装面22的中间位置，第二焊垫50排列于第一周边区域10；其中，每个芯片20更具有一外凸结构23，位于第一周边区域10中，在外凸结构23上的第二焊垫50至少为一个，且第二焊垫50与相邻芯片20的第一焊垫30相邻近。
需要说明的是，当第一焊垫30为多个时，各第一焊垫30间隔设置。第一周边区域10为相邻芯片20之间所夹的区域。各芯片20可间隔设置。
在本实施例中，每个第一焊垫30与其所在芯片20的内部电路电连接，第二焊垫50由于作为芯片20的辅助拓展接口，因此每个第一周边区域10上的各第二焊垫50均与位于该第一周边区域10两侧的芯片20的内部电路电连接，不论该第二焊垫50被分配至相邻的两芯片20中的任一个，均可与被分配到的芯片20内部电路电连接，进而根据工作需要随时调整芯片20形状和第二焊垫50数量。
在本实施例中，为了使芯片20的实用性更高，主动表面101还包括第二周边区域70，围绕芯片20的安装面22，至少一第二焊垫50还设置在第二周边区域70，第二周边区域70为多个芯片20周边排除第一周边区域10以外的区域。其中，设置在第二周边区域70上的第二焊垫50与相邻的芯片20的内部电路电连接。
在本实施例中，在晶圆本体100的主动表面101还设置有至少一检测垫40，检测垫40设置在每个芯片20的第一周边区域10中。检测垫40还可设置在一个或多芯片20的第二周边区域70中。
如图3、图4所示，同一第一周边区域10中的各第二焊垫50和邻近的检测垫40之间具有间隙60，且同一第一周边区域10中的各第二焊垫50、各检测垫40与两侧邻近的芯片20之间也具有间隙60。
同一第二周边区域70中的各第二焊垫50和邻近的检测垫40之间具有间隙60，且同一第二周边区域70中的各第二焊垫50、各检测垫40与邻近的芯片20之间也具有间隙60。
为了增加芯片20的可用面积，因此将间隙60的宽度限制在15μm(微米)以下，包括15μm。当然，实际应用中在牺牲一定的可用面积的情况下，间隙60的宽度也可设置中15μm以上。
为了合理利用晶圆本体100的使用面积最大化，第二焊垫50与相邻近的第一焊垫30可以位于同一直线上，或与相邻近的第一焊垫30相错布置，具体布局方式可根据工作需要进行适应性调整，并不限于上述记载，只要保证晶圆本体100上的各芯片20布局合理即可。其中，第二焊垫50与第一焊垫30相错布置，即为第二焊垫50水平方向的轴线与第一焊垫30水平方向的轴线不位于同一直线上。
需要说明的是，各第一焊垫30间隔设置在一条直线上形成一排第一焊垫组，第一焊垫组为至少一排，中心垫30包括至少一排第一焊垫组；同一第一周边区域10上第二焊垫50的数量可大于或等于第一焊垫组的排数，例如，当中心垫30的第一焊垫组为一排时，邻近的第一周边区域10上的第二焊垫50至少为一个，且与中心垫30端部的第一焊垫30邻近；当中心垫30的第一焊垫组为两排时，邻近的第一周边区域10上的第二焊垫50至少为两个，且与中心垫30端部的第一焊垫30邻近。其中，中心垫30的第一焊垫组的排数与第二焊垫50的数量可根据工作需要进行适应性调整，并不限于上述限制的数量，在一些情况下，第二焊垫50的数量可小于中心垫30的第一焊垫组的排数，例如，中心垫30的第一焊垫组为两排，邻近第一周边区域10中的第二焊垫50为一个。
为了便于切割，同一第一周边区域10中的各检测垫40和各第二焊垫50排布于同一直线上，可以减少切割时的不必要移动，使芯片20切割更为准确、效率更高，避免芯片20损坏。
本实施例中，各芯片20间的第一周边区域10在晶圆本体100的主动表面101形成网格状结构。
本实施例中，各芯片20间的外凸结构23在晶圆本体100的第一周边区域10中形成锯齿状结构，或形成阶梯状结构。
在上述实施例中，各第一焊垫30可组成第一焊垫组，第一焊垫组为多排时，各第一焊垫组可间隔设置在芯片20安装面22的横向或纵向轴线上。
实施例二
如图5所示，本实施例还提供了一种晶圆结构的切割方法，用于对图2所示的晶圆结构进行切割，同时参见图3、4所示的局部放大图，该切割方法包括：
步骤S501，晶圆本体100被固定于操作台上(图中未示出)，晶圆本体100的主动表面101朝上设置。
步骤S502，规划针对晶圆本体100的切割路径11在第一周边区域10中，切割路径11具有起始端和结束端。
其中，切割路径11位于晶圆本体100的主动表面101上的第一周边区域10和第二周边区域70内，且切割路径11规划于所述第一周边区域10和第二周边区域70内的间隙60中，所述间隙60包括：第一周边区域10中第二焊垫50、检测垫40、芯片20之间的间隙，和/或，第二周边区域70中第二焊垫50、检测点40、芯片20之间的间隙。
步骤S503，控制切割设备沿规划的切割路径11对晶圆本体100进行切割，获得分离的芯片20。
在步骤S503中，控制切割设备沿规划的切割路径11对晶圆本体100进行切割，包括：控制切割设备的等离子射线沿切割路径11的起始端移动到结束端，以完成切割。
在步骤S503中，位于同一第一周边区域10上的各第二焊垫50可同时分配至邻近的同一芯片20，或将其中的任意数量的第二焊垫50分别分配至邻近的任一芯片20(如图3所示)。
在上述步骤中，等离子射线切割过程采用干法工艺。
在本切割方法的一个具体实施例中，当等离子射线移动接近第二焊垫50时，等离子射线移动路径为第二焊垫50与邻近芯片20之间；
如图3、图4所示，当需要将位于第一周边区域10上的第二焊垫50分配至邻近的芯片20时，等离子射线偏转90°，从第二焊垫50与邻近的芯片20之间的切割路径11调整为在该第二焊垫50与邻近的检测垫40之间移动，然后等离子射线再偏转90°，从第二焊垫50与邻近的另一芯片20之间行进，直至最后将需要的第二焊垫50完全切割分配至所需切割芯片20上；
当晶圆本体100上所有芯片20及各第二焊垫50切割分配完毕，切割作业结束。最终切割形成如图5、图6所示的不规则形状的芯片20。
在上述步骤中，等离子射线可沿第一周边区域10向左、右任意偏转90°后继续行进，用于将需要的第二焊垫50分配至芯片20，切割出的芯片20四周具有阶梯形(如图6、图7所示)。
需要说明的是，当需要切割芯片20并分配第二焊垫50时，等离子射线在第二焊垫50与邻近芯片20之间、第二焊垫50与检测垫40之间、第二焊垫50与邻近另一芯片20之间来回移动和切换，以保证在芯片20上保留出足够的第二焊垫50，供芯片20后续连接使用。
实施例三
如图6、图7所示，本实施例提供了一种芯片20，芯片20具有安装面22以及突出于安装面22的外凸结构23，在安装面22上设置有第一焊垫30，外凸结构23位于安装面22具有第一焊垫30位置处的一侧，外凸结构23上设置有至少一个第二焊垫50。
在本实施中，外凸结构23呈阶梯状一体设置在安装面22的外缘。外凸结构23的形状是由实施例二中所述的切割方法切割获得。第二焊垫50与第一焊垫30相邻近。
在本实施中，第一焊垫30、第二焊垫50均与芯片20内部电路电连接。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种晶圆结构，其特征在于，包括一晶圆本体，所述晶圆本体具有主动表面，多个芯片设置在所述晶圆本体中，所述主动表面包括所述芯片的多个安装面以及位于相邻所述芯片的所述安装面之间的第一周边区域，在所述晶圆本体的所述主动表面上设置有多个第一焊垫和第二焊垫，所述第一焊垫排列于每个所述芯片的所述安装面的中间位置，所述第二焊垫排列于所述第一周边区域；其中，每个所述芯片更具有一外凸结构，位于所述第一周边区域中，在所述外凸结构上的所述第二焊垫至少为一个，且所述第二焊垫与相邻所述芯片的所述第一焊垫相邻近；
在所述晶圆本体的所述主动表面上还设置有至少一检测垫，排列于所述第一周边区域，同一第一周边区域中的各检测垫和各第二焊垫排布于同一直线上。
2.如权利要求1所述的晶圆结构，其特征在于，所述主动表面还包括第二周边区域，围绕所述芯片的所述安装面，至少一所述第二焊垫还设置在所述第二周边区域，所述第二周边区域为多个所述芯片周边排除所述第一周边区域以外的区域。
3.如权利要求1所述的晶圆结构，其特征在于，同一所述第一周边区域中的所述第二焊垫和邻近的所述检测垫之间具有第一间隙；且同一所述第一周边区域中的各所述第二焊垫、各所述检测垫与两侧邻近的所述芯片之间也具有所述第一间隙。
4.如权利要求2所述的晶圆结构，其特征在于，在所述晶圆本体的所述主动表面上还设置有至少一检测垫，排列于所述第二周边区域。
5.如权利要求4所述的晶圆结构，其特征在于，同一所述第二周边区域中的各所述第二焊垫和邻近的所述检测垫之间具有第二间隙，且同一所述第二周边区域中的各所述第二焊垫、各所述检测垫与邻近的所述芯片之间也具有所述第二间隙。
6.如权利要求1所述的晶圆结构，其特征在于，每个所述第一周边区域上的各所述第二焊垫均与其相邻的所述芯片的内部电路电连接。
7.如权利要求1至6中任一项所述的晶圆结构，其特征在于，各所述芯片间的所述外凸结构在所述晶圆本体的所述第一周边区域中形成锯齿状结构。
8.一种应用于权利要求1所述晶圆结构的切割方法，包括：
将所述晶圆本体固定；
规划切割路径在所述第一周边区域中；
控制切割设备沿规划的所述切割路径对所述晶圆本体进行切割，获得分离的所述芯片；
其中，所述切割路径位于所述第一周边区域的第一间隙中，所述第一间隙包括所述第一周边区域中各所述第二焊垫间，以及各所述第二焊垫与所述芯片之间的间隙。
9.如权利要求8所述的切割方法，其特征在于，所述第一间隙还包括所述第一周边区域中所述第二焊垫、所述检测垫、所述芯片之间的间隙。
10.如权利要求8所述的切割方法，其特征在于，所述切割路径还位于第二周边区域的第二间隙中，所述第二间隙包括所述第二周边区域中所述第二焊垫、所述检测垫、所述芯片之间的间隙。
11.如权利要求8所述的切割方法，其特征在于，位于同一所述第一周边区域上的各所述第二焊垫可同时分配至邻近的同一所述芯片，或将其中的任意数量的所述第二焊垫分别分配至邻近的任一所述芯片。
12.如权利要求8所述的切割方法，其特征在于，所述切割设备通过等离子射线对所述晶圆本体进行切割。
13.一种芯片，其特征在于，所述芯片具有安装面以及突出于所述安装面的外凸结构，所述外凸结构的形状是由权利要求8至12中任一项所述的切割方法切割获得，在所述安装面上设置有第一焊垫，所述外凸结构位于所述安装面具有所述第一焊垫位置处的一侧，所述外凸结构上设置有至少一个第二焊垫。
14.如权利要求13所述的芯片，其特征在于，所述外凸结构呈阶梯状一体设置在所述安装面的外缘，所述第二焊垫与所述第一焊垫相邻近。
CN201710944935.9A 2017-09-30 2017-09-30 晶圆结构、晶圆结构切割方法及芯片 Active CN107680937B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710944935.9A CN107680937B (zh) 2017-09-30 2017-09-30 晶圆结构、晶圆结构切割方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710944935.9A CN107680937B (zh) 2017-09-30 2017-09-30 晶圆结构、晶圆结构切割方法及芯片

Publications (2)

Publication Number Publication Date
CN107680937A CN107680937A (zh) 2018-02-09
CN107680937B true CN107680937B (zh) 2024-03-26

Family

ID=61140213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710944935.9A Active CN107680937B (zh) 2017-09-30 2017-09-30 晶圆结构、晶圆结构切割方法及芯片

Country Status (1)

Country Link
CN (1) CN107680937B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065790A (ja) * 1992-06-17 1994-01-14 Canon Inc 半導体ウエハー、チップ、該チップのピックアップ方法、半導体装置、及び半導体装置の作製方法
JPH10303259A (ja) * 1997-04-28 1998-11-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW200807656A (en) * 2006-07-17 2008-02-01 Chipmos Technologies Inc Chip structure
CN101297394A (zh) * 2005-11-10 2008-10-29 株式会社瑞萨科技 半导体器件的制造方法以及半导体器件
CN101996991A (zh) * 2009-08-25 2011-03-30 精准类比有限责任公司 可快速测试的圆片以及圆片测试方法
CN102130025A (zh) * 2009-11-16 2011-07-20 三星电子株式会社 晶片及其处理方法和制造半导体装置的方法
CN203277367U (zh) * 2012-03-08 2013-11-06 瑞萨电子株式会社 半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487530B1 (ko) * 2002-07-26 2005-05-03 삼성전자주식회사 테스트 소자 그룹이 구비된 반도체 소자
JP5226228B2 (ja) * 2007-03-06 2013-07-03 オリンパス株式会社 半導体装置の製造方法、及び、半導体装置
KR20090024408A (ko) * 2007-09-04 2009-03-09 삼성전자주식회사 스크라이브 래인 내의 금속 버를 제거하는 노즐을 갖는웨이퍼 소잉 장치, 웨이퍼 소잉 방법 및 이를 이용하여제작된 반도체 패키지
JP6215755B2 (ja) * 2014-04-14 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置
US9748187B2 (en) * 2014-12-19 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer structure and method for wafer dicing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065790A (ja) * 1992-06-17 1994-01-14 Canon Inc 半導体ウエハー、チップ、該チップのピックアップ方法、半導体装置、及び半導体装置の作製方法
JPH10303259A (ja) * 1997-04-28 1998-11-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
CN101297394A (zh) * 2005-11-10 2008-10-29 株式会社瑞萨科技 半导体器件的制造方法以及半导体器件
TW200807656A (en) * 2006-07-17 2008-02-01 Chipmos Technologies Inc Chip structure
CN101996991A (zh) * 2009-08-25 2011-03-30 精准类比有限责任公司 可快速测试的圆片以及圆片测试方法
CN102130025A (zh) * 2009-11-16 2011-07-20 三星电子株式会社 晶片及其处理方法和制造半导体装置的方法
CN203277367U (zh) * 2012-03-08 2013-11-06 瑞萨电子株式会社 半导体装置

Also Published As

Publication number Publication date
CN107680937A (zh) 2018-02-09

Similar Documents

Publication Publication Date Title
US20050282360A1 (en) Semiconductor wafer and manufacturing process for semiconductor device
US8956955B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
US9870938B2 (en) Semiconductor element producing method by flattening protective tape
CN103084950A (zh) 晶片加工方法
CN107680937B (zh) 晶圆结构、晶圆结构切割方法及芯片
US8193613B2 (en) Semiconductor die having increased usable area
CN104916586A (zh) 半导体装置的制造方法
CN108859415A (zh) 打印头基板和半导体基板及其制造方法以及喷墨打印设备
TWI377629B (en) Package method for flip chip
US20110095399A1 (en) Method For Manufacturing Semiconductor Chips From A Wafer
CN101286498B (zh) 半导体结构及半导体晶圆
CN105023877B (zh) 半导体晶片、封装结构与其制作方法
CN104576350A (zh) 晶圆减薄方法
US20080164469A1 (en) Semiconductor device with measurement pattern in scribe region
JP5658983B2 (ja) 半導体装置の製造方法
JP2009016420A (ja) 半導体装置の製造方法
JP2008034783A (ja) 半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法
CN102569209A (zh) 防裂结构
US7402502B2 (en) Method of manufacturing a semiconductor device by using a matrix frame
CN111029331A (zh) 一种晶圆及其切割方法
JP2013157429A (ja) パッケージ基板の分割方法及び切削ブレード
US11037850B2 (en) Passivation structure and methods of manufacturing a semiconductor device including the same
JPH0393251A (ja) 半導体装置およびその製造方法
CN219873489U (zh) 具外护层的芯片封装单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181008

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: INNOTRON MEMORY CO.,Ltd.

GR01 Patent grant
GR01 Patent grant