JP5658983B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5658983B2
JP5658983B2 JP2010268448A JP2010268448A JP5658983B2 JP 5658983 B2 JP5658983 B2 JP 5658983B2 JP 2010268448 A JP2010268448 A JP 2010268448A JP 2010268448 A JP2010268448 A JP 2010268448A JP 5658983 B2 JP5658983 B2 JP 5658983B2
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor device
region
manufacturing
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010268448A
Other languages
English (en)
Other versions
JP2012119516A (ja
Inventor
幸雄 片村
幸雄 片村
泰雄 種
泰雄 種
芳村 淳
淳 芳村
文宏 岩見
文宏 岩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010268448A priority Critical patent/JP5658983B2/ja
Priority to TW100108170A priority patent/TWI494980B/zh
Priority to CN2011100667149A priority patent/CN102487045A/zh
Publication of JP2012119516A publication Critical patent/JP2012119516A/ja
Application granted granted Critical
Publication of JP5658983B2 publication Critical patent/JP5658983B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明の実施の形態は、半導体装置の製造方法および製造プログラムに関する。
半導体装置の製造工程は、半導体ウェーハの表面側に半導体回路や配線層等を形成する工程と、半導体ウェーハをチップ形状に応じて切断(個片化)する工程とに大別される。近年、半導体装置の高性能化、高集積化、小型・薄型化等に伴って、半導体ウェーハは薄厚化される傾向にある。このような半導体ウェーハを加工するにあたって、ウェーハの薄厚化と半導体装置の個片化とを兼ねる加工工程として、先ダイシングと呼ばれる工程が適用されている。先ダイシング工程においては、個片化されたチップを半導体ウェーハからばらす前に、チップの一面に接着剤を塗布して接着層が形成される場合がある。
特開2009−170455号公報
このような従来技術においては、塗布された接着剤でのいわゆるヒケの発生の抑制が望まれている。
本発明の実施の形態は、上記に鑑みてなされたものであって、塗布した接着剤のヒケの発生を抑えることできる半導体装置の製造方法を提供することを目的とする。
実施の形態の半導体装置の製造方法は、平面視において略方形形状を呈する複数のチップ領域がダイシング領域を介して第1の面に形成された半導体ウェーハのダイシング領域に溝を形成する。また、チップ領域の第1の面の反対側の第2の面に接着剤を塗布する。この塗布工程において、平面視におけるチップ領域の少なくとも1の角部では、平面視においてダイシング領域との境界となる辺から溝に接着剤がはみ出す。
実施の形態にかかる半導体装置の製造方法を説明するためのフローチャート。 半導体ウェーハを第1の面側から見た図。 図2に示すA−A線に沿った矢視断面図。 実施の形態にかかる半導体装置の製造方法の一工程を示す図。 図2に示すA−A線に沿った矢視断面図であって、図4の工程を経た状態を示す図。 実施の形態にかかる半導体装置の製造方法の一工程を示す図。 図2に示すA−A線に沿った矢視断面図であって、図6の工程を経た状態を示す図。 実施の形態にかかる半導体装置の製造方法の一工程を示す図。 図2に示すA−A線に沿った矢視断面図であって、図8の工程を経た状態を示す図。 半導体ウェーハを第2の面側から見た図であって、図8の工程を経た状態を示す図。 半導体ウェーハに対する接着剤の塗布領域を示す図。 図11に示すB−B線に沿った矢視断面図。 図11に示すC−C線に沿った矢視断面図。 塗布装置の側面図。 図14に示すD−D線に沿った矢視図。 変形例にかかる半導体装置の製造方法における接着剤の塗布領域を示す図。 変形例にかかる半導体装置の製造方法で製造されたチップの積層状態を例示する図。 半導体ウェーハに対する接着剤の塗布領域を示す図。 接着剤の塗布領域の他の例を示す図。
以下に添付図面を参照して、実施の形態にかかる半導体装置の製造方法および製造プログラムを詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
(第1の実施の形態)
図1は、実施の形態にかかる半導体装置の製造方法を説明するためのフローチャートである。図2は、半導体ウェーハを第1の面側から見た図である。図3は、図2に示すA−A線に沿った矢視断面図である。図4は、実施の形態にかかる半導体装置の製造方法の一工程を示す図である。図5は、図2に示すA−A線に沿った矢視断面図であって、図4の工程を経た状態を示す図である。図6は、実施の形態にかかる半導体装置の製造方法の一工程を示す図である。図7は、図2に示すA−A線に沿った矢視断面図であって、図6の工程を経た状態を示す図である。図8は、実施の形態にかかる半導体装置の製造方法の一工程を示す図である。図9は、図2に示すA−A線に沿った矢視断面図であって、図8の工程を経た状態を示す図である。図10は、半導体ウェーハを第2の面側から見た図であって、図8の工程を経た状態を示す図である。
図2および図3に示すように、表面側に半導体回路等が形成された半導体ウェーハ1を用意する。半導体ウェーハ1は複数のチップ領域2が設けられた第1の面(表面)1aとそれとは反対側の第2の面(裏面)1bとを有している。
チップ領域2には半導体回路や配線層を含む半導体素子部が形成されている。複数のチップ領域2間にはダイシング領域3が設けられており、このダイシング領域3に沿って半導体ウェーハ1を切断することによって、複数のチップ領域2をそれぞれ個片化して半導体装置を製造する。
半導体装置を製造するにあたって、まず図4および図5に示すように、半導体ウェーハ1に第1の面1a側からダイシング領域3に沿って溝4を形成する(ステップS1)。半導体ウェーハ1の溝4は、例えばダイシング領域3の幅に応じた刃厚を有するブレード5を用いて形成される。
溝4の深さは半導体ウェーハ1の厚さより浅く、かつ半導体装置の完成時の厚さより深く設定される。なお溝4はエッチング等で形成してもよい。このような深さの溝4を半導体ウェーハ1に形成することによって、複数のチップ領域2はそれぞれ半導体装置の完成厚さに応じた状態に区分される。
次に、図6および図7に示すように、溝4を形成した半導体ウェーハ1の第1の面(表面)1aに保護シート6を貼付する(ステップS2)。保護シート6は後工程で半導体ウェーハ1の第2の面(裏面)1bを研削する際に、チップ領域2に設けられた半導体素子部を保護する。また、保護シート6は、第2の面1bの研削工程でチップ領域2を個片化した後の半導体ウェーハ1の形状を維持するものである。保護シート6としては、例えば粘着層を有するポリエチレンテレフタレート(PET)シートのような樹脂シートが用いられる。
次に、図8および図9に示すように、保護シート6を貼付した半導体ウェーハ1の第2の面(裏面)1bを研削する(ステップS3)。半導体ウェーハ1の第2の面(裏面)1bは、例えば図8に示すようにラッピング定盤7を用いて機械的に研削される。さらに、半導体ウェーハ1の研削・研磨工程後に、保護シート6に紫外線等を照射して粘着層を硬化させる(ステップS4)。
半導体ウェーハ1の第2の面(裏面)1bの研削工程は、第1の面(表面)1a側から形成した溝4が、第2の面(裏面)から露出するまで実施される。このように、半導体ウェーハの第2の面(裏面)1bを研削することによって、各チップ領域2が分割されて半導体装置9が個片化される(図10も参照)。
この段階においては、保護シート6で保持されることで、各半導体装置9はばらされておらず、全体的にはウェーハ形状が維持されている。すなわち、半導体ウェーハ1の形状を保護シート6で維持しつつ、半導体装置9をそれぞれ個片化する。個片化された半導体装置9間には溝4が存在している。
次に、半導体ウェーハ1の第2の面(裏面)1bに接着剤を塗布する(ステップS5)。接着剤の塗布は、例えば、後に詳説する塗布装置によって行われる。図11は、半導体ウェーハ1に対する接着剤の塗布領域を示す図である。ここで、塗布領域とは、実際の半導体ウェーハ1に対して接着剤が塗布された領域だけでなく、後に説明する制御部38で接着剤を塗布するように指定した領域である場合も含める。図12は、図11に示すB−B線に沿った矢視断面図である。図13は、図11に示すC−C線に沿った矢視断面図である。
接着剤の塗布領域D1は、チップ領域2の裏面1bの略全域にわたる。また、図11および図12に示すように、平面視において略方形形状を呈するチップ領域2の角部2aの近傍では、ダイシング領域3との境界となる辺2bから溝4に塗布領域D1がはみ出している。一方、角部2aから離れた部分、例えば角部2aから延びる辺2bの中央部分では、図11および図13に示すように、接着剤の塗布領域D1が辺2bからはみ出さないようになっている。なお、接着剤は、半導体装置9を配線基板等に実装する際に接着層として機能する。
接着剤のヒケはチップ領域2の角部2aで発生しやすい。これは、接着剤を球状で塗布し、チップ領域2に接したときに円状に広がるようなインクジェット法で塗布する場合に顕著である。接着剤が円状に広がるため、辺2bに比べて、2つの辺2bが接する角部2aでは接着剤が十分に塗布できずヒケが生じやすい。
ここで、本第1の実施の形態においては、チップ領域2の角部2aのヒケの発生を防止するため、チップ領域2の角部2aの近傍において、接着剤をダイシング領域3との境界となる辺2bから溝4に塗布領域D1をはみ出すように塗布している。その結果、角部2aにおいてヒケの発生を効果的に防止することができる。
次に、半導体ウェーハ1をダイシングテープ(図示せず)に貼付け後、保護シート6を剥離する(ステップS6)、溝4にはみ出した接着剤を除去して、チップ領域2の辺2bに沿って切断することで、半導体装置9を個片化する(ステップS7)。溝4にはみ出した接着剤の除去は、例えばレーザやブレードを用いて行われる。なお、はみ出した接着剤の領域が小さい場合、接着剤を除去する必要が無いこともある。残存する接着剤の領域が小さいので、半導体チップから分離せずダストになることも無いため、接着剤を除去しなくてもそれぞれの半導体チップを個片化できるからである。その結果、製造工程を簡略化することができる。
次に、半導体ウェーハ1に接着剤を塗布するための塗布装置について説明する。図14は、塗布装置の側面図である。図15は、図14に示すD−D線に沿った矢視図である。塗布装置30は、上述した半導体装置9の製造工程において、ステップS5に示す接着剤の塗布工程を行う半導体の製造装置である。塗布装置30には、基台31、移動部32、載置部33、支持部34、吐出部35などが設けられている。
基台31は、略直方体形状を呈し、その底面には脚部31aが設けられている。また、底面に対向する側の面にはベース板31bが設けられている。移動部32には、軌道レール32a、移動ブロック32b、取付部32c、駆動部32dなどが設けられている。
軌道レール32aは、略矩形の断面形状を呈し、ベース板31bの上面に設けられている。また、軌道レール32aは、図14に示すようにベース板31bの長手方向に延在しており、図15に示すように基台31の両端側にそれぞれ設けられている。
移動ブロック32bは、略逆U字状の断面形状を呈し、図示しない複数のボールを介して軌道レール32aに取り付けられている。そして、移動ブロック32bが軌道レール32aを跨るようにして軌道レール32a上を往復自在に移動できるようになっている。取付部32cは、平板状を呈し、移動ブロック32bの上面に設けられている。
駆動部32dには、ボールネジ部32e、ナット部32f、駆動モータ32gなどが設けられている。ボールネジ部32eは、図14に示すようにベース板31bの長手方向に延在して設けられ、その両端部が基台31に回転自在に取り付けられている。ナット部32fは、図15に示すように取付部32cの下面に設けられ、ボールネジ部32eと螺合するようになっている。ボールネジ部32eの一端には、サーボモータなどの駆動モータ32gが接続されている。そのため、駆動モータ32gによりボールネジ部32eが回転駆動されれば、取付部32cが図14に示す矢印Xの方向に往復駆動されるようになっている。
載置部33には図示しない静電チャックや真空チャックなどが内蔵され、その載置面に半導体ウェーハ1を載置、保持することができるようになっている。また、載置部33にはヒータなどの加熱部33aが内蔵され、保持された半導体ウェーハ1に塗布した接着剤を加熱することができるようになっている。なお、加熱部33aは接着剤を加熱することができるものであればよく、例えば、熱媒体を循環させて加熱を行うようにしたものであってもよい。また、載置部33と離隔させて加熱部33aを設けるようにすることもできる。例えば、載置部33に保持された半導体ウェーハ1を照射可能な位置に赤外線ヒータなどを設けるようにすることもできる。すなわち、加熱部は、半導体ウェーハ1上に塗布された接着剤を加熱することができるものであればよい。
支持部34は、略逆U字状を呈し、一対の軌道レール32aを跨ぐようにしてベース板31b上から立設されている。また、支持部34の架設部34aからは取付部34bが突出するようにして設けられている。この取付部34bには吐出部35が取り付けられる。
吐出部35は、樹脂と溶媒とを含む接着剤を半導体ウェーハ1に向けて吐出させる。吐出部35は、インクジェット法により接着剤を半導体ウェーハ1に向けて吐出させるものである。インクジェット法には、加熱により気泡を発生させ膜沸騰現象を利用して液体を吐出させる「サーマル式」と、圧電素子の屈曲変位を利用して液体を吐出させる「圧電式」などがあるが、どちらの方式を採用してもよい。なお、吐出部35としては、インクジェット法により液体を吐出させる既知のインクジェットヘッドを採用することができる。そのため、その詳細な構成については説明を省略する。
吐出部35には、配管35bを介して収納部35aが接続されており、接着剤が吐出部35に供給可能となっている。収納部35aには、粘度が調整された接着剤が収納されている。この場合、前述したように、吐出ノズルの目詰まりを抑制するためには接着剤の25℃における粘度を低くすることが好ましい。収納部35aから吐出部35への接着剤の供給は、位置水頭などを利用したものであってもよいし、ポンプなどの送液手段を用いたものであってもよい。
また、吐出部35からの吐出タイミング、吐出量や接着剤を塗布する領域などを制御する制御部38が設けられている。例えば、「圧電式」の吐出部35の場合には、圧電素子に印加する電圧を変えて圧電素子の作動量を制御することで、各圧電素子が対向する吐出ノズルから吐出される接着剤の液滴の大きさ、つまり接着剤の吐出量を制御するようになっている。そのため、接着剤を膜状に付着させた際の厚みを1μm(マイクロメートル)以下とすることができる。また、制御部38は、駆動モータ32gの駆動や吐出部35からの接着剤の吐出タイミングを制御することで、半導体ウェーハ1上の所望の領域に接着剤を塗布させる。本実施の形態では、図11に示す領域D1に接着剤を塗布させる。
制御部38は、記憶部39に格納されたプログラムにしたがって、上述した接着剤の塗布を塗布装置に実行させる。例えば、記憶部39に格納されたプログラムには、チップ領域2やダイシング領域3の範囲を示す情報や、接着剤の吐出量を示す情報が記述されていてもよい。または、チップ領域2やダイシング領域3や吐出量を示すテーブル情報が記憶部39に格納され、プログラムの記述にしたがって制御部38から指定された塗布領域D1に接着剤を塗布するように記憶部39から必要な情報を読み出して、駆動モータ32gや吐出部35を制御してもよい。
辺2bからはみ出す接着剤の塗布は、辺2bよりも内側への接着剤の塗布と一括して行われる。これにより、塗布工程の短縮化や、接着剤の厚さの管理の容易化を図ることができる。なお、辺2bからはみ出す接着剤の塗布を、辺2bよりも内側への接着剤の塗布と別々に行っても構わない。
以上説明したように、接着剤の塗布領域D1を、平面視において略方形形状を呈するチップ領域2の角部2aの近傍では、チップ領域2の平面視における辺2bよりも溝4まではみ出すようにしているので、角部2aでの接着剤のヒケの発生を抑えることができる。
接着剤にヒケが発生すると、半導体装置9を基板にマウントした場合や、半導体装置9同士を積層した場合に、基板や下段の半導体装置9との間に隙間が生じやすくなる。そのため、モールド樹脂封止時にヒケ部分で口開きが発生したり、下段に積層された半導体装置9にダメージを与えてしまったりする場合がある。一方、本実施の形態では、接着剤のヒケの発生を抑えることができるので、口開きの発生や半導体装置9へのダメージを抑えることができる。また、角部2aがより確実に接着剤で保護されるので、半導体装置9の角部2aが欠けにくくなる。
また、角部2aから離れた部分では、塗布領域D1が辺2bからはみ出さないようにしているので、接着剤の使用量を抑え資源を有効に活用することが出来る。また、コストの抑制を図ることができる。接着剤のヒケは、半導体装置9の角部2aから離れた部分では発生しにくいので、辺2bからはみ出さないように接着剤を塗布している。また、辺2bの全体に接着剤をはみ出させた場合に比べて、半導体装置9を個片化するための接着剤の除去にかかる時間の短縮化を図ることができ、製造効率の向上に寄与することができる。
また、インクジェット法によって接着剤を塗布する塗布装置30を用いることで、接着剤が塗布される領域の形状を様々に設定可能となり、塗布領域D1のような複雑な形状を容易に設定することができる。
図16は、変形例にかかる半導体装置の製造方法における接着剤の塗布領域を示す図である。図17は、変形例にかかる半導体装置の製造方法で製造されたチップの積層状態を例示する図である。
本変形例では半導体装置9(チップ領域2)の表面1a側に対して、1の辺2bに沿って複数の電極パッド40が並べて形成されている。電極パッド40は、金属ワイヤ41によるワイヤボンディングによって、基板に形成された接続パッドや、他の半導体装置9に形成された電極パッド40と電気的に接続される。
そして、接着剤の塗布領域D2は、電極パッド40が形成された辺2bの両端に位置する角部2a部分で、辺2bからはみ出すようになっている。一方、電極パッド40が形成された辺2bとは反対側の辺2bの両端に位置する角部2a部分では、接着剤の塗布領域D2が辺2bからはみ出さないようになっている。
図17に示すように、半導体装置9は、基板上に階段状に積層される場合がある。この場合、電極パッド40が形成された辺2bとは反対側の辺2bでは、下段に積層された半導体装置9と重ならないため、接着剤にヒケが発生していても、口開きの発生や半導体装置9へのダメージが生じにくい。
そこで、本変形例のように、電極パッド40が形成された辺2bとは反対側の辺2bの両端では、接着剤がはみ出さないようにすることで、接着剤の使用量を抑えることができ資源を有効に活用することが出来る。また、より一層のコスト抑制を図ることができる。
このように、平面視において4箇所あるチップ領域2の角部2aのうち、いずれの角部2a部分で接着剤を辺2bから溝4まではみ出させるかは、半導体装置9の最終的な使用形態などに合わせて様々に選択可能である。例えば、1の角部2a部分でのみ接着剤をはみ出させてもよいし、3箇所の角部2a部分で接着剤をはみ出させてもよい。
なお、上記実施形態は例示であり、発明の範囲はそれらに限定されない。例えば、図18に示すように、チップ領域2からはみ出した接着剤同士が一体とならないように隙間を設けて塗布してもよい。はみ出した接着剤同士が一体となっていないので、接着剤を除去しなくてもそれぞれの半導体チップを個片化できる。その結果、製造工程を簡略化することができる。
また、図19のように、角部2aの少なくとも一部において塗布領域D2から溝4へ接着剤がはみ出していても良い。角部2aにおいて接着剤が少なくとも一部はみ出していればヒケの発生を防止することができるからである。また、はみ出した接着剤同士が一体とならないように塗布することで、接着剤を除去しなくてもそれぞれの半導体チップを個片化できる。その結果、製造工程を簡略化することができる。
また、制御部38で指定した領域では接着剤が角部2aからはみ出しているが、実際の塗布領域Dでは接着剤が角部2aからはみ出していない場合もある。すなわち、記憶部39に格納されたプログラムによって、角部2aにヒケを発生させないように、かつ、接着剤が角部2aからはみ出さないように接着剤を塗布する場合も含まれる。その結果、接着剤の使用量を抑えることができ資源を有効に活用することが出来る。また、より一層のコスト抑制を図ることができる。
1 半導体ウェーハ、1a 第1の面(表面)、1b 第2の面(裏面)、2 チップ領域、2a 角部、2b 辺、3 ダイシング領域、4 溝、5 ブレード、6 保護シート、7 ラッピング定盤、9 半導体装置、30 半導体製造装置、33 載置部、35 吐出部、38 制御部、39 記憶部、40 電極パッド、41 金属ワイヤ、D1,D2 塗布領域。

Claims (3)

  1. 平面視において略方形形状を呈する複数のチップ領域がダイシング領域を介して第1の面に形成された半導体ウェーハの前記ダイシング領域に溝を形成し、
    前記チップ領域の前記第1の面の反対側の第2の面に接着剤を塗布し、
    前記塗布工程において、平面視における前記チップ領域の少なくとも1の角部では、平面視において前記ダイシング領域との境界となる辺から前記溝に前記接着剤がはみ出し、
    前記1の角部から延びる前記辺の中央部分では、前記辺から前記溝に前記接着剤がはみ出さない半導体装置の製造方法。
  2. 前記チップ領域の1の辺の両端に位置する角部で前記溝にはみ出して前記接着剤を塗布する請求項1に記載の半導体装置の製造方法。
  3. 前記チップ領域の第1の面上には、前記1の辺に沿って電極パッドが形成されている請求項に記載の半導体装置の製造方法。
JP2010268448A 2010-12-01 2010-12-01 半導体装置の製造方法 Expired - Fee Related JP5658983B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010268448A JP5658983B2 (ja) 2010-12-01 2010-12-01 半導体装置の製造方法
TW100108170A TWI494980B (zh) 2010-12-01 2011-03-10 Semiconductor device manufacturing method
CN2011100667149A CN102487045A (zh) 2010-12-01 2011-03-18 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010268448A JP5658983B2 (ja) 2010-12-01 2010-12-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012119516A JP2012119516A (ja) 2012-06-21
JP5658983B2 true JP5658983B2 (ja) 2015-01-28

Family

ID=46152519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010268448A Expired - Fee Related JP5658983B2 (ja) 2010-12-01 2010-12-01 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP5658983B2 (ja)
CN (1) CN102487045A (ja)
TW (1) TWI494980B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102506441B1 (ko) 2017-12-04 2023-03-06 삼성전자주식회사 반도체 발광 어레이의 제조 방법 및 반도체 발광 어레이
WO2021260833A1 (ja) * 2020-06-24 2021-12-30 日本電信電話株式会社 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4301694B2 (ja) * 2000-05-02 2009-07-22 東京応化工業株式会社 塗布装置
JP2004273528A (ja) * 2003-03-05 2004-09-30 Shinkawa Ltd ダイピックアップ装置
JP2006079709A (ja) * 2004-09-09 2006-03-23 Ricoh Co Ltd 記録媒体
JP2006179709A (ja) * 2004-12-22 2006-07-06 Sanyo Electric Co Ltd 半導体装置の製造方法
US7648891B2 (en) * 2006-12-22 2010-01-19 International Business Machines Corporation Semiconductor chip shape alteration
JP4818187B2 (ja) * 2007-04-16 2011-11-16 株式会社東芝 半導体装置の製造方法
JP2009152493A (ja) * 2007-12-21 2009-07-09 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2009259999A (ja) * 2008-04-16 2009-11-05 Panasonic Corp 熱硬化接着剤付き半導体チップの製造方法
JP2010177456A (ja) * 2009-01-29 2010-08-12 Toshiba Corp 半導体デバイス
JP4900397B2 (ja) * 2009-01-29 2012-03-21 東京エレクトロン株式会社 液処理装置

Also Published As

Publication number Publication date
CN102487045A (zh) 2012-06-06
TWI494980B (zh) 2015-08-01
TW201225166A (en) 2012-06-16
JP2012119516A (ja) 2012-06-21

Similar Documents

Publication Publication Date Title
JP5665511B2 (ja) 半導体装置の製造方法、製造プログラム、および製造装置
JP4751634B2 (ja) 半導体装置の製造方法
US8404567B2 (en) Manufacturing method of semiconductor device
KR102214510B1 (ko) 기판 씨닝 장치, 이를 이용한 기판의 씨닝 방법, 및 반도체 패키지의 제조 방법
US10297501B2 (en) Method for dividing wafer into individual chips
JP6956788B2 (ja) 基板処理方法及び基板処理システム
TWI377629B (en) Package method for flip chip
JP5658983B2 (ja) 半導体装置の製造方法
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
US10366907B2 (en) Manufacturing method of semiconductor package
JP2010283204A (ja) 半導体装置の製造方法
JP5492100B2 (ja) 半導体装置の製造方法
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
KR20120060129A (ko) 반도체 장치의 제조 방법 및 제조 프로그램을 기억한 기록 매체
JP2012156258A (ja) 半導体チップの製造方法および半導体装置
JP3949665B2 (ja) 半導体装置の製造方法
KR101902365B1 (ko) 광 디바이스 및 그 제조방법
JP2008183766A (ja) インクジェット記録ヘッド、及びインクジェット記録装置
JP2006108254A (ja) 半導体チップの製造方法および半導体装置の製造方法
CN110931427A (zh) 用于制造半导体器件的方法
JP2006165278A (ja) ウエハのダイシング方法および液体吐出ヘッド
JP2010147355A (ja) 半導体装置の製造方法
JP2010147354A (ja) 半導体装置の製造方法
KR20160057963A (ko) 막을 구비한 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141201

R151 Written notification of patent or utility model registration

Ref document number: 5658983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees