JP2008034783A - 半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法 - Google Patents
半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法 Download PDFInfo
- Publication number
- JP2008034783A JP2008034783A JP2006310867A JP2006310867A JP2008034783A JP 2008034783 A JP2008034783 A JP 2008034783A JP 2006310867 A JP2006310867 A JP 2006310867A JP 2006310867 A JP2006310867 A JP 2006310867A JP 2008034783 A JP2008034783 A JP 2008034783A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- pad
- wafer according
- semiconductor
- process control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】ダイシングの際に発生するパッド部分の金属のめくれ上がりによるバリを低減することができるとともに、プロセスコントロールモニタを通じてのプローブ検査を問題なく実行することができる半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法を提供する。
【解決手段】プロセスコントロールモニタを通じて半導体チップの製造プロセスに対してプローブ検査する際にプロセスコントロールモニタの電極として用いるパッド5を、複数の配線層7により積層構造にして、各配線層7をビア6で接続し、各配線層7の密着強度を増加させた状態で、ビア6部分を残してダイシングする。
【選択図】図1
【解決手段】プロセスコントロールモニタを通じて半導体チップの製造プロセスに対してプローブ検査する際にプロセスコントロールモニタの電極として用いるパッド5を、複数の配線層7により積層構造にして、各配線層7をビア6で接続し、各配線層7の密着強度を増加させた状態で、ビア6部分を残してダイシングする。
【選択図】図1
Description
本発明は、半導体ウエハおよび半導体チップの製造方法に関し、特に半導体ウエハ上の半導体チップ領域間に存在するスクライブ領域におけるプロセスコントロールモニタの電極として用いられるパッドの構造、および半導体ウエハに対して半導体テスタ等によって外部からパッドを通じてプローブ検査する半導体ウエハプローブ検査方法に関するものである。
図7に示すように、例えば円盤状の基板の一主面に、半導体チップとして切り出される複数の半導体チップ領域2と、複数の半導体チップ領域2をそれぞれ半導体チップに切り出すためのスクライブ領域3とを有する従来の半導体ウエハ1は、スクライブ領域3に、半導体チップの製造プロセスの電気的な出来映えを正確に測定するために、プロセスコントロールモニタ4と、半導体チップの製造プロセスに対して例えば半導体テスタによって外部からプローブ検査するために、プロセスコントロールモニタ4の電極として用いられるパッド5とが形成されており、そのような半導体ウエハ1に対して電気特性検査を行う際には、図示しないが半導体テスタ等に電気接続されたプローブ針を用いて、外部から電極パッド5を通じてプローブ検査する半導体ウエハプローブ検査方法が用いられている。
このようなプロセスコントロールモニタ4の電極用パッド5の形状は、例えば基板上方から見て略平面四角形状でその全面が金属で形成された構造や、パッド5の部分が3分割された構造であった(例えば、特許文献1を参照)。また、パッド5の他の形状として、パッドにスリットを形成しているものもある(例えば、特許文献2を参照)。
特開2005−158832号公報
特開平1−186652号公報
しかしながら、上記のようにパッド部分を3分割する従来技術では、ダイシングブレードの幅によってその分割幅をかえる必要があり、またパッドにスリットを設ける方法では、スリットの位置を変える必要があった。
また、ダイシング時のダイシングブレードの位置ずれによっても、依然としてパッド部分の金属がめくれ上がるため、そのめくれ上がりによるバリが発生し、半導体チップの実装工程におけるボンディングワイヤー等の配線材料と接触することにより、ボンディングワイヤーのショート不良となるという問題点を有していた。
また、プロセスコントロールモニタを通じて半導体チップの製造プロセスに対してプローブ検査する際に、金属製のパッドのない絶縁膜の部分にプローブ針が当たった場合は、プロセスコントロールモニタを通じてのプローブ検査ができないという問題点も有していた。
本発明は、上記従来の問題点を解決するもので、ダイシングの際に発生するパッド部分の金属のめくれ上がりによるバリを低減することができるとともに、プロセスコントロールモニタを通じてのプローブ検査を問題なく実行することができる半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法を提供する。
上記の課題を解決するために、本発明の請求項1に記載の半導体ウエハは、基板の一主面に、半導体チップとして切り出される複数の半導体チップ領域と、前記複数の半導体チップ領域をそれぞれ半導体チップに切り出すためのスクライブ領域とを設け、前記スクライブ領域に、前記半導体チップの製造プロセスに対して特性検査を行うための複数のプロセスコントロールモニタと、前記特性検査を行うために前記プロセスコントロールモニタの電極として用いられるパッドとを形成した半導体ウエハにおいて、前記パッドは、配線層と層間絶縁膜とが交互に重なる積層構造とし、各配線層の間は前記層間絶縁膜を貫通するビアで電気接続したことを特徴とする。
また、本発明の請求項2に記載の半導体ウエハは、請求項1に記載の半導体ウエハであって、前記パッドは、前記配線層および前記層間絶縁膜を前記基板上方から見て略平面四角形状に形成し、前記ビアは、少なくとも各層間絶縁膜の角4隅に1個ずつ配置したことを特徴とする。
また、本発明の請求項3に記載の半導体ウエハは、請求項2に記載の半導体ウエハであって、前記ビアは、各層間絶縁膜において、前記角4隅に配置したビアの幅を1ピッチとして、前記1ピッチだけずらして交互にパッド領域の全面に配置したことを特徴とする。
また、本発明の請求項4に記載の半導体ウエハは、請求項1に記載の半導体ウエハであって、前記パッドは、前記配線層および前記層間絶縁膜を前記基板上方から見て略平面四角形状に形成し、前記ビアは、少なくとも各層間絶縁膜の相対する2辺にライン形状で1個ずつ配置したことを特徴とする。
また、本発明の請求項5に記載の半導体ウエハは、請求項1〜請求項4のいずれかに記載の半導体ウエハであって、前記パッドは、前記積層構造における最上層より下層を少なくとも2分割したことを特徴とする。
また、本発明の請求項6に記載の半導体ウエハは、請求項5に記載の半導体ウエハであって、前記プロセスコントロールモニタは、前記下層における2分割された間の領域を、配線領域として使用するよう構成したことを特徴とする。
また、本発明の請求項7に記載の半導体ウエハは、請求項1〜請求項6のいずれかに記載の半導体ウエハであって、前記パッドは、前記積層構造における前記配線層が、下層になるに従い最上層より前記半導体チップ領域側にはみ出すように形成したことを特徴とする。
また、本発明の請求項8に記載の半導体チップの製造方法は、請求項2〜請求項7のいずれかに記載の半導体ウエハに対し、前記ビアの一部または全部を残して、その間をダイシングし、前記複数の半導体チップ領域をそれぞれ前記半導体チップとして切り出すことを特徴とする。
また、本発明の請求項9に記載の半導体ウエハは、請求項1に記載の半導体ウエハであって、前記パッドとしてプロセスコントロールモニタ用パッドを具備し、その形状は、プロセスコントロールモニタ用パッドをプローブ検査する際のプローブ針の進入方向と平行な方向に短冊状の突き出し部を相対する2辺に有することを特徴とする。
また、本発明の請求項10に記載の半導体ウエハは、請求項9に記載の半導体ウエハであって、前記プロセスコントロールモニタ用パッドは、前記短冊状の部分を除いた部分の幅をダイシングのブレード幅よりも狭くしたことを特徴とする。
また、本発明の請求項11に記載の半導体ウエハは、請求項9に記載の半導体ウエハであって、前記プロセスコントロールモニタ用パッドは、前記短冊状の部分の間隔を、プローブ検査で使用するプローブ針の径より狭くしたことを特徴とする。
また、本発明の請求項12に記載の半導体ウエハプローブ検査方法は、請求項9〜請求項11に記載の半導体ウエハに対して、前記短冊状のプロセスコントロールモニタ用パッドを用いて、ダイシングする方向とは垂直にプローブ針を進入させて、前記半導体ウエハのプロセスコントロールモニタをウエハ検査することを特徴とする。
以上のように本発明によれば、プロセスコントロールモニタを通じて半導体チップの製造プロセスに対してプローブ検査する際にプロセスコントロールモニタの電極として用いるパッドを、複数の配線層により積層構造にして、各配線層をビアで接続し、各配線層の密着強度を増加させた状態で、ビア部分を残してダイシングすることにより、そのダイシングの際に従来発生していたパッド部分の金属のめくれ上がりによるバリを低減することができる。
そのため、半導体チップの実装工程におけるボンディングワイヤー等の配線材料とバリが接触することで発生する断線不良をなくすことができ、信頼性の高い半導体集積回路装置を製造することができる。
また、プロセスコントロールモニタを通じてのプローブ検査を問題なく実行することができるとともに、プロセスコントロールモニタにおける面積の縮小化を可能にする効果もあわせてもつことができる。
以下、本発明の実施の形態を示す半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法について、図面を参照しながら具体的に説明する。
一般的に半導体ウエハ1は、図7に示すように、各半導体チップ領域2の間にスクライブ領域3を有している。このスクライブ領域3をダイシングによって切断することにより、各半導体チップ領域2が半導体チップとして個別に切り出されて分離され、さらにパッケージングされ半導体集積回路装置が形成される。
一般的に半導体ウエハ1は、図7に示すように、各半導体チップ領域2の間にスクライブ領域3を有している。このスクライブ領域3をダイシングによって切断することにより、各半導体チップ領域2が半導体チップとして個別に切り出されて分離され、さらにパッケージングされ半導体集積回路装置が形成される。
このようなスクライブ領域3には、半導体チップの製造プロセスの電気的な出来映えを正確に測定するために、プロセスコントロールモニタ4と、半導体チップの製造プロセスに対して半導体テスタ(図示せず)によって外部からプローブ検査するために、プロセスコントロールモニタ4の電極として用いられるパッド5とが形成されている。
このような半導体ウエハ1に対して電気特性検査を行う際には、図示しないが半導体テスタ等に電気接続されたプローブ針を用いて、外部から電極パッド5を通じてプローブ検査する半導体ウエハプローブ検査方法が用いられている。
なお、以下の各実施の形態では、パッド5は、後述するが、配線層と層間絶縁膜とが交互に重なる積層構造とし、各配線層の間は層間絶縁膜を貫通するビアで電気接続しており、パッドの形状として、配線層および層間絶縁膜を基板上方から見て略平面四角形状に形成した場合を例に挙げて説明する。
(実施の形態1)
本発明の実施の形態1の半導体ウエハおよび半導体チップの製造方法を説明する。
(実施の形態1)
本発明の実施の形態1の半導体ウエハおよび半導体チップの製造方法を説明する。
図1は本実施の形態1の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示すものであり、半導体ウエハ1のスクライブ領域3にあるプロセスコントロールモニタ4の電極用パッド5部分を含む拡大平面図と、そのA−A’断面図を示したものである。
この実施の形態では、図1(a)に示すように、ビア6は、パッド5を基板上方から見てその角4隅に1箇所ずつ配置している。また、図1(b)のA−A’断面図に示すように、パッド5は、複数の配線層(以下の各実施の形態を含めて3層で説明する)7と複数の層間絶縁膜9とからなり、ビア6で接続された配線層7と層間絶縁膜9とを交互に重ねた積層構造としている。なお、ビア6は、パッド5を構成する略平面四角形状の各層間絶縁膜9においてその各4隅に1個ずつ配置している。
このようなパッド5を半導体チップの製造プロセスに対する検査用の電極として、プロセスコントロールモニタ4を通じてプローブ検査をすれば、パッド5の上面領域に層間絶縁膜9の露出している部分がなく、パッド5において最上層の配線層7により上面の一面が金属で形成されているため、何の問題もなくプローブ検査することができる。
さらに、半導体チップの製造プロセスに対する検査用の電極としてパッド5が接続されたプロセスコントロールモニタ4が配置されたスクライブ領域3を、ダイシング幅8でダイシングすれば、切断されたパッド5において角4隅にビア6が残る。このビア6のため、切断されたパッド5において上層の配線層7が下層の配線層7と接続されたまま残り、配線層7と層間絶縁膜9と接する面積が多くなり、密着力が配線層による一層構造のパッドに比べて増加する。このため最上層の配線層7のバリの発生が抑制される。
また、ダイシング幅8の位置がずれても、切断されたパッド5において角4隅にはビア6が必ず残る。さらにダイシング幅8の大きさが変わっても同様に、切断されたパッド5において角4隅のビア6は残り、密着力を保つことができ、バリの発生が抑制される。
図2は本実施の形態1の半導体ウエハおよび半導体チップの製造方法によるパッドの他の構造を示す平面図およびそのA−A’断面図である。この実施の形態では、図2(a)および図2(b)に示すように、ビア6は、パッド5を構成する略平面四角形状の各層間絶縁膜9においてビア6の幅(1ピッチとする)だけずらして、交互にパッド5領域の全面に配置している。また、このようなパッド構造を有するスクライブ領域3を、ダイシング幅8でダイシングすれば、図2(b)のA−A’断面図に示すように、切断されたパッド5において残るビア6の数が増え、さらに密着力が増すため、最上層の配線層のバリの発生がさらに抑制される。
(実施の形態2)
本発明の実施の形態2の半導体ウエハおよび半導体チップの製造方法を説明する。
(実施の形態2)
本発明の実施の形態2の半導体ウエハおよび半導体チップの製造方法を説明する。
図3は本実施の形態2の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示す平面図およびそのA−A’断面図である。図4は本実施の形態2の半導体ウエハおよび半導体チップの製造方法によるパッドの他の構造を示す平面図およびそのA−A’断面図である。
この実施の形態では、図3に示すように、ビア6は、パッド5を構成する略平面四角形状の各層間絶縁膜9においてダイシング方向に対して垂直なダイシング幅方向の相対する2辺にライン状に配置している。このようなパッド構造を有するスクライブ領域3を、ダイシング幅8でダイシングすれば、切断されたパッド5においてダイシング方向8とは垂直な2辺にライン状のビア6が残るため、図1で説明したものよりさらに密着力が増し、バリの発生がさらに抑制される。
また、図4に示すように、ビア6は、パッド5を構成する略平面四角形状の各層間絶縁膜9においてダイシング方向に対して平行な方向の相対する2辺にライン状に配置しても良い。このようなパッド構造を有するスクライブ領域3を、ダイシング幅8でダイシングすれば、切断されたパッド5においてダイシング方向8とは平行な2辺にライン状のビア6がそのまま残るため、図3の場合にくらべてさらに密着力が増し、バリの発生がさらに抑制される。図示はしていないが、両辺のビア6の間にさらに、ライン状のビア6を配置しても良い。
(実施の形態3)
本発明の実施の形態3の半導体ウエハおよび半導体チップの製造方法を説明する。
(実施の形態3)
本発明の実施の形態3の半導体ウエハおよび半導体チップの製造方法を説明する。
図5は本実施の形態3の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示す平面図およびそのB−B’断面図である。この実施の形態では、図5に示すように、積層構造のパッド5において最上層の配線層7のみ一面に形成し、それより下層は、配線層7および層間絶縁膜9の全てを2分割にしている。
このようなパッド構造を有するスクライブ領域3を、ダイシング幅8でダイシングすれば、実施の形態1および2で説明したバリの抑制効果を損なうことなく、別の効果が期待できる。すなわち、図5に示すように、配線層7の間に、配線10を通すことができ、従来パッド5の領域を迂回して配線していたものに比べて、プロセスコントロールモニタ4の面積を縮小化することができる。さらには、スクライブされる部分の配線層7の面積が少なくなるため、ダイシングの負荷を減らす効果も期待できる。
(実施の形態4)
本発明の実施の形態4の半導体ウエハおよび半導体チップの製造方法を説明する。
(実施の形態4)
本発明の実施の形態4の半導体ウエハおよび半導体チップの製造方法を説明する。
図6は本実施の形態4の半導体ウエハおよび半導体チップの製造方法によるパッドの構造を示す平面図およびそのB−B’断面図である。この実施の形態では、図6に示すように、パッド5を構成する積層構造の各配線層7において、そのダイシング方向とは垂直方向の幅を、下層になるに従って半導体チップ領域2側に広げている。
このように構成することにより、下層になるに従い層間絶縁膜9と接する面積が多くなり、実施の形態3の場合よりさらに密着力を高めることができ、バリの発生をさらに抑制することができる。
(実施の形態5)
本発明の実施の形態5の半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法を説明する。
(実施の形態5)
本発明の実施の形態5の半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法を説明する。
図8、図9、図10は本実施の形態5の半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法を示す図である。図8は本実施の形態5の半導体ウエハおよび半導体チップの製造方法によるパッドの他の構造を示す平面図およびそのA−A’断面図である。図9は本実施の形態5の半導体ウエハおよび半導体チップの製造方法における半導体ウエハプローブ検査方法によるパッドとプローブ針の位置関係を示す平面図およびそのA−A’断面図である。図10は本実施の形態5の半導体ウエハおよび半導体チップの製造方法によるダイシング後の形状を示す平面図である。
この実施の形態のパッド5は、図8(a)に示すように、ダイシング方向に対して平行な方向に対し垂直な方向の相対する各2辺、言い換えると図8(b)に示すプローブ検査する際のプローブ針の進入方向に平行な方向の相対する各2辺に、短冊状の突き出し部T1を有している。また、図8(b)のA−A’断面図に示すように、パッド5は、複数の配線層7とビア6が形成された複数の層間絶縁膜9とからなり、ビア6で電気的に接続された配線層7と層間絶縁膜9とを交互に重ねた積層構造としている。
なお、ビア6は、パッド5を構成する層間絶縁膜9のそれぞれにおいて短冊状の各突き出し部T1に1個ずつ配置している。一方、この実施の形態では、図9に示すプローブ針12として、その先端径rが略20μmのものを使用しており、この場合、パッド5の短冊状の突き出し部T1の幅H1は略10μmで、間隔K1は略10μmとした。
このようなパッド形状を有するプロセスコントロールモニタをプローブ検査する際のパッド5とプローブ針12の位置関係を示すと、図9のようになる。プローブ検査時に図9の破線で示す位置にプローブ針12がずれても、図9からわかるように、プローブ針12とパッド5の電気的な接続性は確保することができる。
さらに、このような積層構造のプロセスコントロールモニタ用のパッド5を有するスクライブ領域3をダイシングすれば、配線層7はビア6で接続されているため、1層構造のパッドに較べて密着力が高く、バリの発生を抑制することができ、バリが発生しても短冊状になっているため、バリの高さを低くすることができる。図10にダイシング後の半導体ウエハ形状の平面図を示す。
本実施の形態では、ビア6を各短冊状の部分に対し1個形成しているが、複数個形成してもよい。また、本実施の形態では、短冊状の幅H1および間隔K1を10μmとしたが、使用するプローブ針12の先端径rに対応して決定すればよい。
なお、本発明を実施するための最良の形態として、上記の各実施の形態では各図に示すように配線層数が3層の場合を例に挙げて説明したが、本発明は、配線層数を3層に限定するものではなく、他の配線層数の場合でも同様に実施すればよく、そのように実施した場合でも発明の効果は何らかわらない。
本発明の半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法は、ダイシングの際に、スクライブ領域に形成されるプロセスコントロールモニタの電極用パッドで発生するバリを低減することができるもので、半導体チップの製造技術に適用することができる。
1 半導体ウエハ
2 半導体チップ領域
3 スクライブ領域
4 プロセスコントロールモニタ
5 (電極用)パッド
6 ビア
7 配線層
8 ダイシング幅
9 層間絶縁膜
10 配線
11 半導体基板
12 プローブ針
T1 突き出し部
H1 突き出し部の幅
K1 突き出し部の間隔
2 半導体チップ領域
3 スクライブ領域
4 プロセスコントロールモニタ
5 (電極用)パッド
6 ビア
7 配線層
8 ダイシング幅
9 層間絶縁膜
10 配線
11 半導体基板
12 プローブ針
T1 突き出し部
H1 突き出し部の幅
K1 突き出し部の間隔
Claims (12)
- 基板の一主面に、半導体チップとして切り出される複数の半導体チップ領域と、前記複数の半導体チップ領域をそれぞれ半導体チップに切り出すためのスクライブ領域とを設け、
前記スクライブ領域に、前記半導体チップの製造プロセスに対して特性検査を行うための複数のプロセスコントロールモニタと、前記特性検査を行うために前記プロセスコントロールモニタの電極として用いられるパッドとを形成した半導体ウエハにおいて、
前記パッドは、
配線層と層間絶縁膜とが交互に重なる積層構造とし、
各配線層の間は前記層間絶縁膜を貫通するビアで電気接続した
ことを特徴とする半導体ウエハ。 - 請求項1に記載の半導体ウエハであって、
前記パッドは、前記配線層および前記層間絶縁膜を前記基板上方から見て略平面四角形状に形成し、
前記ビアは、少なくとも各層間絶縁膜の角4隅に1個ずつ配置した
ことを特徴とする半導体ウエハ。 - 請求項2に記載の半導体ウエハであって、
前記ビアは、各層間絶縁膜において、前記角4隅に配置したビアの幅を1ピッチとして、前記1ピッチだけずらして交互にパッド領域の全面に配置した
ことを特徴とする半導体ウエハ。 - 請求項1に記載の半導体ウエハであって、
前記パッドは、前記配線層および前記層間絶縁膜を前記基板上方から見て略平面四角形状に形成し、
前記ビアは、少なくとも各層間絶縁膜の相対する2辺にライン形状で1個ずつ配置した
ことを特徴とする半導体ウエハ。 - 請求項1〜請求項4のいずれかに記載の半導体ウエハであって、
前記パッドは、前記積層構造における最上層より下層を少なくとも2分割した
ことを特徴とする半導体ウエハ。 - 請求項5に記載の半導体ウエハであって、
前記プロセスコントロールモニタは、前記下層における2分割された間の領域を、配線領域として使用するよう構成した
ことを特徴とする半導体ウエハ。 - 請求項1〜請求項6のいずれかに記載の半導体ウエハであって、
前記パッドは、前記積層構造における前記配線層が、下層になるに従い最上層より前記半導体チップ領域側にはみ出すように形成した
ことを特徴とする半導体ウエハ。 - 請求項2〜請求項7のいずれかに記載の半導体ウエハに対し、
前記ビアの一部または全部を残して、その間をダイシングし、
前記複数の半導体チップ領域をそれぞれ前記半導体チップとして切り出す
ことを特徴とする半導体チップの製造方法。 - 請求項1に記載の半導体ウエハであって、前記パッドとしてプロセスコントロールモニタ用パッドを具備し、その形状は、プロセスコントロールモニタ用パッドをプローブ検査する際のプローブ針の進入方向と平行な方向に短冊状の突き出し部を相対する2辺に有することを特徴とする半導体ウエハ。
- 請求項9に記載の半導体ウエハであって、前記プロセスコントロールモニタ用パッドは、前記短冊状の部分を除いた部分の幅をダイシングのブレード幅よりも狭くしたことを特徴とする半導体ウエハ。
- 請求項9に記載の半導体ウエハであって、前記プロセスコントロールモニタ用パッドは、前記短冊状の部分の間隔を、プローブ検査で使用するプローブ針の径より狭くしたことを特徴とする半導体ウエハ。
- 請求項9〜請求項11に記載の半導体ウエハに対して、前記短冊状のプロセスコントロールモニタ用パッドを用いて、ダイシングする方向とは垂直にプローブ針を進入させて、前記半導体ウエハのプロセスコントロールモニタをウエハ検査することを特徴とする半導体ウエハプローブ検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006310867A JP2008034783A (ja) | 2006-07-04 | 2006-11-17 | 半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006183963 | 2006-07-04 | ||
JP2006310867A JP2008034783A (ja) | 2006-07-04 | 2006-11-17 | 半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008034783A true JP2008034783A (ja) | 2008-02-14 |
Family
ID=39123868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006310867A Withdrawn JP2008034783A (ja) | 2006-07-04 | 2006-11-17 | 半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008034783A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013077800A (ja) * | 2011-09-15 | 2013-04-25 | Fujitsu Semiconductor Ltd | 半導体装置、半導体ウェハ及び半導体装置の製造方法 |
JP2013105919A (ja) * | 2011-11-14 | 2013-05-30 | Fujitsu Semiconductor Ltd | 半導体ウェハ及び半導体装置の製造方法 |
CN116990656A (zh) * | 2023-09-27 | 2023-11-03 | 苏州朗之睿电子科技有限公司 | 半导体测试器用测试片及其制备方法 |
-
2006
- 2006-11-17 JP JP2006310867A patent/JP2008034783A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013077800A (ja) * | 2011-09-15 | 2013-04-25 | Fujitsu Semiconductor Ltd | 半導体装置、半導体ウェハ及び半導体装置の製造方法 |
US9087891B2 (en) | 2011-09-15 | 2015-07-21 | Fujitsu Semiconductor Limited | Semiconductor device, semiconductor wafer and manufacturing method of semiconductor device |
US9818701B2 (en) | 2011-09-15 | 2017-11-14 | Fujitsu Semiconductor Limited | Semiconductor device, semiconductor wafer and manufacturing method of semiconductor device |
JP2013105919A (ja) * | 2011-11-14 | 2013-05-30 | Fujitsu Semiconductor Ltd | 半導体ウェハ及び半導体装置の製造方法 |
CN116990656A (zh) * | 2023-09-27 | 2023-11-03 | 苏州朗之睿电子科技有限公司 | 半导体测试器用测试片及其制备方法 |
CN116990656B (zh) * | 2023-09-27 | 2023-12-12 | 苏州朗之睿电子科技有限公司 | 半导体测试器用测试片及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9761663B2 (en) | Semiconductor device | |
US7994614B2 (en) | Semiconductor wafer, semiconductor device, and method of manufacturing semiconductor device | |
JP2012256787A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5926988B2 (ja) | 半導体装置 | |
JP4761880B2 (ja) | 半導体装置 | |
JP2015088576A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5148825B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011222738A (ja) | 半導体装置の製造方法 | |
JP2006210631A (ja) | 半導体装置 | |
JP2013105919A (ja) | 半導体ウェハ及び半導体装置の製造方法 | |
JP2008034783A (ja) | 半導体ウエハおよび半導体チップの製造方法および半導体ウエハプローブ検査方法 | |
US20080246031A1 (en) | PCM pad design for peeling prevention | |
JP5607317B2 (ja) | 半導体装置の製造方法及び半導体ウェハ | |
US20080164469A1 (en) | Semiconductor device with measurement pattern in scribe region | |
JP2006041236A (ja) | 半導体装置及びその製造方法 | |
JP2001060567A (ja) | 半導体装置の製造方法 | |
JP2016027664A (ja) | 半導体装置 | |
JP2008060094A (ja) | 半導体装置およびその製造方法 | |
JP2015056411A (ja) | 半導体装置 | |
JP2005032983A (ja) | 半導体装置およびその製造方法 | |
JP2013168624A (ja) | 半導体装置 | |
JP2009158684A (ja) | 半導体装置 | |
JP2009064942A (ja) | ボンディング用のパッド及び電子機器 | |
JP4808540B2 (ja) | 半導体ウェハ | |
TW201330202A (zh) | 半導體堆疊結構及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090917 |
|
A761 | Written withdrawal of application |
Effective date: 20110920 Free format text: JAPANESE INTERMEDIATE CODE: A761 |