JP2008060094A

JP2008060094A - 半導体装置およびその製造方法

Info

Publication number: JP2008060094A
Application number: JP2006231420A
Authority: JP
Inventors: Takeshi Matsumoto; 健松本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-08-29
Filing date: 2006-08-29
Publication date: 2008-03-13

Abstract

【課題】ダイシングの際に「めくれあがった電極パッド」が発生せず、半導体チップの取れ数を落とすことの無いスクライブＰＣＭの電極パッド構造を実現することができる半導体装置およびその製造方法を提供する。
【解決手段】スクライブＰＣＭ４から電極をとるためのＰＣＭ電極パッド５−１を、半導体チップ２内に形成し、特に半導体チップ２の製品電極パッドの隙間にＰＣＭ電極パッド５−１を形成することで、スクライブ３上にＰＣＭ電極パッドを形成しないようにする。
【選択図】図１

Description

本発明は、例えばウェハ形状の基板上に、スクライブ領域により分割された状態で複数の半導体チップ領域が形成され、スクライブ領域にスクライブＰＣＭを有する半導体装置およびその製造方法に関するものである。

従来から、半導体装置としては、例えばウェハ形状の基板上に半導体回路が集積化された複数の半導体チップ領域およびスクライブ領域が形成された半導体装置が製造されているが、スクライブと言われる領域は、ウェハから半導体集積回路を半導体チップとして切り出す際の「切りしろ」部分であり、このスクライブ上には、半導体チップ内の半導体集積回路が半導体プロセスにおいて物性的にも電気的にも問題なく形成されているか否かを判断するために、プロセス・コントロール・モジュール（ＰＣＭ：Ｐｒｏｃｅｓｓ・Ｃｏｎｔｒｏｌ・Ｍｏｄｕｌｅ）と呼ばれる素子（以下、スクライブＰＣＭと呼ぶ）が複数形成されている。

以上のような半導体装置およびその製造方法について、その従来技術（例えば、特許文献１を参照）を以下に説明する。
図５（ａ）〜図５（ｃ）は従来の半導体装置のウェハ形状および半導体装置のスクライブＰＣＭ部分の形状の一例について示したものである。現状では、図５（ａ）に示すように、半導体装置は、ウェハ状で形成されており、通常、拡散工程と呼ばれる製造工程を経ることでウェハ１上に半導体チップ２の形成を行う。その後、図５（ｂ）に示すように、ダイシングによりウェハ１から半導体チップ２を切り出し、パッケージング等を行うことで、例えばＬＳＩなどの半導体集積回路装置として製品化している。

その中で、上記のように切り出される前の半導体チップ２中の半導体集積回路に対して、前述のように、半導体プロセスにおいて物性的にも電気的にも問題なく形成されているか否かを検査して判断するために、図５（ｃ）に示すように、ウェハ１上の半導体チップ２を検査するためのスクライブＰＣＭ４およびスクライブＰＣＭ４から電極を取るためのＰＣＭ電極パッド５−１がスクライブ３上に形成されている。

また、図６は図５（ｃ）に示すスクライブＰＣＭ４付近の拡大図であり、本図に示すように、スクライブＰＣＭ４およびＰＣＭ電極パッド５−１を切りしろであるスクライブ３上に形成することにより、ウェハ１上で半導体装置全体の出来映え、特に電気的な出来映えの確認を可能にしている。

図７（ａ）〜図７（ｂ）は、図５（ｂ）で示したように、ウェハ１から半導体チップ２を切り出すためにダイシングを実施した時の状態を示したものである。図７（ａ）に示すように、ダイシングカッター６を用いて、スクライブ３をスクライブＰＣＭ４やＰＣＭ電極パッド５−１などと同時にダイシングカットする。

以上のようにすることにより、スクライブ３部分の断面形状は図７（ｂ）に示すような形状となり、図５（ｂ）で示すように、ウェハ１から例えば四角形チップ状の半導体チップ２の切り出しが可能となる。
特開２００２−３４３８３９号公報

しかしながら、上記のような従来の半導体装置およびその製造方法では、スクライブＰＣＭ４およびＰＣＭ電極パッド５−１を図５（ｃ）、図６に示すように形成しているため、以下の問題点が発生する。

図８（ａ）〜図８（ｂ）は、図７（ａ）〜図７（ｂ）と同様に、ウェハ１から半導体チップ２を切り出すためにダイシングを実施した時の状態を示したものである。まず、図８（ａ）に示すように、図７（ａ）の場合と同様に、ダイシングカッター６を用いて、スクライブ３部分をスクライブＰＣＭ４やＰＣＭ電極パッド５−１と同時にダイシングカットする。

しかし、図８（ａ）に示す場合のように、ダイシングカッター６が図７（ａ）の場合より右へずれた場合には、図８（ｂ）に示すように、ＰＣＭ電極パッド５−１が、カットされたにもかかわらず、そのエッジ部分に残留して「めくれあがった電極パッド」５−３が形成されるという異常が発生する。

このように半導体チップ２を切り出す時に、導電性のあるＰＣＭ電極パッド５−１がそのエッジ部分に残留して「めくれあがった電極パッド」５−３が形成されると、後の組立工程でパッケージングを行った場合、「めくれあがった電極パッド」５−３部分から電気的なリークが発生するなどの恐れがある。

また、図９（ａ）〜図９（ｂ）は、図８（ａ）〜図８（ｂ）と同様に、ウェハ１から半導体チップ２を切り出すためにダイシングを実施した時の状態を示したものである。この場合、ダイシングカッター６を用いて、スクライブ３部分をスクライブＰＣＭ４やＰＣＭ電極パッド５−１と同時にダイシングカットするが、ＰＣＭ電極パッド５−１が、そのエッジ部分に図９（ｂ）の下図に示すような「めくれあがった電極パッド」５−３が残留せずに図９（ｂ）の上図に示す状態となるように、ダイシングカッター６の幅を、図８（ａ）に示した場合より広くしてダイシングカットする。

このような方法を使えば、図９（ｂ）の下図に示すような「めくれあがった電極パッド」５−３がＰＣＭ電極パッド５−１のエッジ部分に残留することを防ぐことが可能になる。しかしながら、ダイシングカッター６の幅、すなわち「切りしろ」の幅を大きくするため、その広くした分だけ、スクライブ３の幅を広くする必要がでてくる。

そうすると、図９（ｂ）の上図に示すように、ウェハ１中のスクライブ３の幅が、図９（ｂ）の下図（つまり前述の図８（ｂ））に示すものよりも、（ｄ２＋ｄ３）だけ広くなり、そのため、逆にウェハ中に半導体チップ２が形成可能な面積が小さくなり、半導体チップの取れ数が減ってしまう恐れがある。

本発明は、上記従来の問題点を解決するもので、ダイシングの際に「めくれあがった電極パッド」が発生せず、加えて半導体チップの取れ数を落とすことの無いスクライブＰＣＭの電極パッド構造を実現することができる半導体装置およびその製造方法を提供する。

上記の課題を解決するために、本発明の請求項１記載の半導体装置は、基板上に、スクライブ領域により分割された状態で半導体回路が集積化された複数の半導体チップ領域が形成され、前記スクライブ領域に半導体プロセスを制御するために設けられたスクライブＰＣＭを有する半導体装置において、前記スクライブＰＣＭから電極をとるためのＰＣＭ電極パッドを、前記半導体チップ領域内に形成したことを特徴とする。

また、本発明の請求項２記載の半導体装置は、請求項１記載の半導体装置であって、前記ＰＣＭ電極パッドは、前記半導体チップ領域内の製品電極パッドの隙間に形成したことを特徴とする。

また、本発明の請求項３記載の半導体装置は、請求項１または請求項２記載の半導体装置であって、前記ＰＣＭ電極パッドは、前記半導体チップ領域内で千鳥状に配置された製品電極パッドの隙間に形成したことを特徴とする。

また、本発明の請求項４記載の半導体装置の製造方法は、基板上に、スクライブ領域により分割された状態で半導体回路が集積化された複数の半導体チップ領域を形成し、前記スクライブ領域に半導体プロセスを制御するためのスクライブＰＣＭを形成する半導体装置の製造方法であって、前記スクライブＰＣＭから電極をとるためのＰＣＭ電極パッドを、前記半導体チップ領域内に形成することを特徴とする。

また、本発明の請求項５記載の半導体装置の製造方法は、請求項４記載の半導体装置の製造方法であって、前記ＰＣＭ電極パッドは、前記半導体チップ領域内の製品電極パッドの隙間に形成することを特徴とする。

また、本発明の請求項６記載の半導体装置の製造方法は、請求項４または請求項５記載の半導体装置の製造方法であって、前記ＰＣＭ電極パッドは、前記半導体チップ領域内で千鳥状に配置された製品電極パッドの隙間に形成することを特徴とする。

また、本発明の請求項７記載の半導体チップは、上面に電極パッドを有する半導体チップであって、前記電極パッドは、製品電極パッドおよびスクライブＰＣＭから電極をとるためのＰＣＭ電極パッドからなることを特徴とする。

また、本発明の請求項８記載の半導体チップは、請求項７記載の半導体チップであって、前記ＰＣＭ電極パッドは、前記製品電極パッドの隙間に形成したことを特徴とする。
また、本発明の請求項９記載の半導体チップは、請求項７または請求項８記載の半導体チップであって、前記ＰＣＭ電極パッドは、千鳥状に配置された前記製品電極パッドの隙間に形成したことを特徴とする。

以上のように本発明によれば、従来にはスクライブライン上に存在していたＰＣＭ電極パッド構造をスクライブライン上から無くすことができる。
そのため、従来の問題点であったダイシングの際の「めくれあがった電極パッド」が発生しなくなる。

加えて、従来の問題点であった半導体チップの取れ数を落とすことについての対策も可能となるスクライブＰＣＭの電極パッド構造を実現することができる。

以下、本発明の実施の形態を示す半導体装置およびその製造方法について、図面を参照しながら具体的に説明する。
図１は本実施の形態の半導体装置のウェハ形状および半導体装置のスクライブＰＣＭ部分の形状の一例について示したものである。現状では、図１（ａ）に示すように、半導体装置は、ウェハ状で形成されており、通常、拡散工程と呼ばれる製造工程を経ることでウェハ１上に半導体チップ２の形成を行う。その後、図１（ｂ）に示すように、ダイシングによりウェハ１から半導体チップ２を切り出し、パッケージング等を行うことで、例えばＬＳＩなどの半導体集積回路装置として製品化している。

その中で、上記のように切り出される前の半導体チップ２中の半導体集積回路に対して、半導体プロセスにおいて物性的にも電気的にも問題なく形成されているか否かを検査して判断するために、図１（ｃ）に示すように、ウェハ１上の半導体チップ２を検査するためのスクライブＰＣＭ４がスクライブ３上に形成され、スクライブＰＣＭ４から電極を取るためのＰＣＭ電極パッド５−１が半導体チップ２内に形成される。

なお現在の傾向として、図１（ｃ）に示すように、スクライブ３部分は半導体チップ２として使用しないため、この部分にスクライブＰＣＭ４を形成することが多く、本図はスクライブ３上に形成されたスクライブＰＣＭ４について示した図である。

以上のように、スクライブＰＣＭ４から電極をとるために形成されたＰＣＭ電極パッド５−１について、従来の方法では図５（ｃ）および図６に示すようにスクライブ３部分に形成しているが、本実施の形態では図１（ｃ）に示すように半導体チップ２内に形成することを特徴としている。

図２は、図１（ｃ）で示したスクライブＰＣＭ４から電極をとるために形成されるＰＣＭ電極パッド５−１について、スクライブ３部分に形成するのでは無く半導体チップ２内に形成した状態を詳細に示した図である。

近年では、半導体チップ２の電極をとるためのパッド、すなわち製品電極パッド５−２が千鳥状に配置形成されるケースが多くなっているため、本図に示すように、スクライブＰＣＭ４から電極をとるためのＰＣＭ電極パッド５−１を半導体チップ２内に形成する際に、ＰＣＭ電極パッド５−１は製品電極パッド５−２の各隙間に形成する。

このように、製品電極パッド５−２の各隙間にＰＣＭ電極パッド５−１を形成することが本発明のポイントである。すなわち、従来は半導体チップ２内で製品電極パッド５−２として使用しなかった領域にＰＣＭ電極パッド５−１を設けることを特徴としている。この際に注意するポイントとしては、このＰＣＭ電極パッド５−１と製品電極パッド５−２がショートしないように適度な間隔を開けることである。

以上のスクライブＰＣＭ４から電極をとるために形成されたＰＣＭ電極パッド５−１について、スクライブ３部分に形成するのでは無く半導体チップ２内に形成した状態の構造とすることにより、以下のメリットが得られる。

まず、１つ目のメリットを説明する。
図３の上図は本実施の形態の半導体装置におけるスクライブＰＣＭ４部分の拡大図であり、下図は従来の半導体装置におけるスクライブＰＣＭ４部分の拡大図である。図３に示すとおり、本実施の形態の半導体装置におけるスクライブ３の幅Ｗ１と従来の半導体装置におけるスクライブ３の幅Ｗ２を比較した場合、本実施の形態の方が従来のものより幅差ｄ１だけ狭く形成できることがわかる。

これまでの従来技術では、スクライブＰＣＭ４による電気特性評価を行う際に、測定に用いるプローブ針とウェハ１の合わせ精度のため、ある程度の大きさでＰＣＭ電極パッド５−１を作成する必要があり、スクライブ３の幅はＰＣＭ電極パッド５−１により大きく形成しなければならなかった。しかし、本実施の形態では、ＰＣＭ電極パッド５−１について、スクライブ３部分に形成するのでは無く半導体チップ２内に形成するため、スクライブ３の幅を、従来の場合に比べてより小さく形成することが可能となる。

次に、２つ目のメリットを説明する。
図４（ａ）、図４（ｂ）により、本実施の形態の半導体装置においてスクライブＰＣＭ４のみが形成されたスクライブ３部分をダイシングカッター６でダイシングした時のフロー図を示し、図４（ｃ）、図４（ｄ）により、従来の半導体装置においてスクライブＰＣＭ４およびＰＣＭ電極パッド５−１が形成されたスクライブ３部分をダイシングカッター６でダイシングした時のフロー図を示す。

図４（ａ）と図４（ｃ）を比較した場合、図４（ａ）に示す本実施の形態の場合の方が、図４（ｃ）に示す従来の場合より厚さの薄いダイシングカッター６でカットすることが可能となる。更に図４（ｂ）と図４（ｄ）を比較した場合、図４（ｂ）に示す本実施の形態の場合には、スクライブ３上にＰＣＭ電極パッド５−１が無いため、ダイシングを実施しても、図４（ｄ）に示す従来の場合のスクライブ３部分のような「めくれあがった電極パッド」５−３が発生しないというメリットがある。

本発明の半導体装置およびその製造方法は、ダイシングの際に「めくれあがった電極パッド」が発生せず、加えて半導体チップの取れ数を落とすことの無いスクライブＰＣＭの電極パッド構造を実現することができるものであり、スクライブＰＣＭ構造を有する半導体装置として有用である。

本発明の実施の形態の半導体装置およびその製造方法を示す平面概略図同実施の形態の半導体装置およびその製造方法におけるスクライブＰＣＭの電極をとる場合の説明図同実施の形態の半導体装置およびその製造方法におけるスクライブＰＣＭ付近の従来例との比較図同実施の形態の半導体装置およびその製造方法におけるスクライブＰＣＭ付近をダイシングした場合の従来例との比較図従来の半導体装置およびその製造方法を示す平面概略図従来の半導体装置およびその製造方法におけるスクライブＰＣＭの電極をとる場合の説明図従来の半導体装置およびその製造方法におけるスクライブＰＣＭ付近をダイシングした場合の説明図従来の半導体装置およびその製造方法におけるスクライブＰＣＭ付近をダイシングした場合の別の説明図従来の半導体装置およびその製造方法におけるスクライブＰＣＭ付近を幅広くダイシングした場合の説明図

符号の説明

１ウェハ
２半導体チップ（半導体回路を集積化）
３スクライブ
４スクライブＰＣＭ
５−１ＰＣＭ電極パッド
５−２製品電極パッド
５−３めくれあがった電極パッド
６ダイシングカッター

Claims

基板上に、スクライブ領域により分割された状態で半導体回路が集積化された複数の半導体チップ領域が形成され、前記スクライブ領域に半導体プロセスを制御するために設けられたスクライブＰＣＭを有する半導体装置において、
前記スクライブＰＣＭから電極をとるためのＰＣＭ電極パッドを、前記半導体チップ領域内に形成した
ことを特徴とする半導体装置。
前記ＰＣＭ電極パッドは、
前記半導体チップ領域内の製品電極パッドの隙間に形成した
ことを特徴とする請求項１記載の半導体装置。
前記ＰＣＭ電極パッドは、
前記半導体チップ領域内で千鳥状に配置された製品電極パッドの隙間に形成した
ことを特徴とする請求項１または請求項２記載の半導体装置。
基板上に、スクライブ領域により分割された状態で半導体回路が集積化された複数の半導体チップ領域を形成し、前記スクライブ領域に半導体プロセスを制御するためのスクライブＰＣＭを形成する半導体装置の製造方法であって、
前記スクライブＰＣＭから電極をとるためのＰＣＭ電極パッドを、前記半導体チップ領域内に形成する
ことを特徴とする半導体装置の製造方法。
前記ＰＣＭ電極パッドは、
前記半導体チップ領域内の製品電極パッドの隙間に形成する
ことを特徴とする請求項４記載の半導体装置の製造方法。
前記ＰＣＭ電極パッドは、
前記半導体チップ領域内で千鳥状に配置された製品電極パッドの隙間に形成する
ことを特徴とする請求項４または請求項５記載の半導体装置の製造方法。
上面に電極パッドを有する半導体チップであって、
前記電極パッドは、
製品電極パッドおよびスクライブＰＣＭから電極をとるためのＰＣＭ電極パッドからなる
ことを特徴とする半導体チップ。
前記ＰＣＭ電極パッドは、
前記製品電極パッドの隙間に形成した
ことを特徴とする請求項７記載の半導体チップ。
前記ＰＣＭ電極パッドは、
千鳥状に配置された前記製品電極パッドの隙間に形成した
ことを特徴とする請求項７または請求項８記載の半導体チップ。