JP4808540B2 - 半導体ウェハ - Google Patents

Description

本発明は、スクライブにプロセス・コントロール・モジュールを設けた半導体ウェハに関するものである。

従来のスクライブに、電極部を有するプロセス・コントロール・モジュール（ＰＣＭ：Ｐｒｏｃｅｓｓ・Ｃｏｎｔｒｏｌ・Ｍｏｄｕｌｅ）を設けた半導体ウェハについて、図面を参照して以下に説明する。

図１は従来の半導体ウェハを示したものであり、図２は従来のダイシング後の半導体ウェハを示したものであり、図３は従来の半導体ウェハにおけるスクライブＰＣＭ部分の形状例を示したものである。

現在、半導体ウェハは一般的に図１に示すような形状で形成されている。通常、拡散工程と呼ばれる製造工程を経ることで、ウェハ１上に半導体チップ２の形成を行う。その後、図２に示すように、ダイシング工程でウェハ１から半導体チップ２を個別の半導体チップに切り出し、樹脂やセラミックスなどによりパッケージング等を行うことにより、半導体装置として製造している。

その中で、切り出された半導体チップ２中の半導体回路が問題なく集積形成されているか否かを判断する為に、上記のＰＣＭと呼ばれる素子が、チップ形状として切り出すための「切りしろ」部分であるスクライブ３の領域に形成されている。

図３は従来の半導体ウェハにおいてスクライブ３に形成されるスクライブＰＣＭ半導体装置４およびスクライブＰＣＭ半導体装置４に電気接続される電極パッド５について示した図である。図３に示すように、スクライブＰＣＭ半導体装置４を「切りしろ」であるスクライブ３に形成することにより、ウェハ１全体での出来映え、特に電気的な出来映えの確認が可能になるようになっている。

図４（ａ）はスクライブ３に形成された電極パッド５の断面状態ついて従来の一例を示したものである。本例は一例として３層で配線層を形成した場合を示したものである。図４（ａ）に示すように、電極パッド５は第１層電極パッド、第２層電極パッド、第３層電極パッドの３層の電極パッドを重ねた状態で形成されている。

また、図４（ｂ）は図４（ａ）の電極パッド５の上にバンプ６を形成した場合の断面状態ついて従来の一例を示したものである。
図５は、図４（ａ）で示した電極パッド５に対して、先で述べたウェハ１から半導体装置をチップ状に切り出すため、ダイシングを実施した時のフローについて示したものである。

図５（ａ）に示すように、ダイシングカッター７を用いてスクライブ３（同時にスクライブＰＣＭ半導体装置４やスクライブＰＣＭの電極パッド５）をダイシングカットする。そうすることで、図５（ｂ）に示すように、ウェハ１から半導体チップ２の切り出しが可能となる。

図６は、図４（ｂ）で示した電極パッド５上にバンプ６を形成したものに対して、先で述べたウェハ１から半導体チップを切り出すため、ダイシングを実施した時のフローについて示したものである。

図６（ａ）に示すように、ダイシングカッター７を用いてスクライブ３（同時にスクライブＰＣＭ半導体装置４やスクライブＰＣＭの電極パッド５やバンプ６）をダイシングカットする。そうすることで、図６（ｂ）に示すように、ウェハ１から半導体チップ２の切り出しが可能となる。
特開平９−１９９４４９号公報

しかしながら、上記のような従来の半導体ウェハにおいて、スクライブＰＣＭの電極パッド５として、図５および図６に示す電極パッドでは、以下に示す問題点がある。
図７は、図５（ａ）、（ｂ）と同様に電極パッド５に対して、先で述べたウェハ１から半導体チップを切り出すため、ダイシングを実施した時のフローについて示したものである。

図７（ａ）に示すようにダイシングカッター７を用いてスクライブ３（同時にスクライブＰＣＭ半導体装置４やスクライブＰＣＭの電極パッド５）をダイシングカットする。しかしダイシングカッター７が図５（ａ）の適正なダイシング位置からずれた場合、図７（ｂ）に示すように、電極パッド５などにおいてカットしたにもかかわらずエッジ部分にめくれ上がりが残留するという異常状態が発生する。

このようにウェハ１から半導体チップ２を切り出す時に、導電性のある電極パッド５が図７（ｂ）のようにエッジ部分に残留すると、後の組立工程でパッケージングを行った場合、この「めくれ上がって残留した電極パッド」部分より電気的なリークなどが発生する恐れがある。

図８は、図６（ａ）、（ｂ）と同様に電極パッド５上にバンプ６を形成したものに対して、先で述べたウェハ１から半導体チップを切り出すため、ダイシングを実施した時のフローについて示したものである。

図８（ａ）に示すようにダイシングカッター７を用いてスクライブ３（同時にスクライブＰＣＭ半導体装置４やスクライブＰＣＭの電極パッド５やバンプ６）をダイシングカットする。しかしダイシングカッター７が図６（ａ）の適正なダイシング位置からずれた場合、図８（ｂ）に示すように、バンプ６などにおいてカットしたにもかかわらずエッジ部分が残留するという異常状態が発生する。

このようにウェハ１から半導体チップ２を切り出す時に、導電性のあるバンプ６が図８（ｂ）のようにエッジ部分に残留すると、後の組立工程でパッケージングを行った場合、この「残留したバンプ」部分より電気的なリークなどが発生する恐れがある。

本発明は、上記従来の問題点を解決するもので、ウェハから半導体チップを切り出すためのダイシングの際に、スクライブＰＣＭにおいて「めくれ上がって残留した電極パッド」や「残留したバンプ」の発生を防止することができる半導体ウェハを提供する。

上記の課題を解決するために、本発明の請求項１に記載の半導体ウェハは、複数の半導体チップが形成され、スクライブに、電極部を有するプロセス・コントロール・モジュールを設けた半導体ウェハにおいて、前記プロセス・コントロール・モジュールを、前記電極部が前記スクライブの交差点部分のみに配置され、ダイシング後に前記半導体チップ内に前記電極部が残らないように形成したことを特徴とする。

また、本発明の請求項２に記載の半導体ウェハは、請求項１記載の半導体ウェハであって、前記電極部にバンプを形成したことを特徴とする。

以上のように本発明によれば、ウェハから半導体チップを切り出すためのダイシングの際に、各電極パッドあるいは各バンプに着目した場合、それぞれに対して、従来では１回しかダイシングできなかったが、２回のダイシングを可能とすることにより、スクライブＰＣＭにおいて「めくれ上がって残留した電極パッド」や「残留したバンプ」の発生を防止することができる。

そのため、後の組立工程でパッケージングを行った場合、スクライブＰＣＭにおいて「めくれ上がって残留した電極パッド」や「残留したバンプ」部分による電気的なリークなどの発生を防止することができる。

本発明の実施の形態を示すスクライブにＰＣＭを設けた半導体ウェハについて、図面を参照しながら具体的に説明する。
図９は本実施の形態の半導体ウェハにおけるスクライブＰＣＭ部分の形状の一例について詳細に示したものである。図９に示すように、スクライブＰＣＭ半導体装置４をダイシングの切りしろであるスクライブ３に形成することで、ウェハ１全体での出来映え、特に電気的な出来映えの評価および確認が可能になるようになっている。また、このスクライブＰＣＭ半導体装置４には、外部と電気的接合を取るために形成された電極パッド５が接続されている。通常この電極パッド５は、アルミなど導電性のある材質で形成されており、その後の接合方法により、電極パッド５上にバンプが形成される場合もある。

ここで本実施の形態の特徴としては、スクライブＰＣＭ半導体装置４に接続される電極パッド５を、図９に示すように、スクライブ３が交差する交差点部分のみ、すなわち半導体チップ２の各４隅のみに配置している。

このように、スクライブＰＣＭの電極パッド５を、スクライブ３が交差する場所のみに置く理由を以下に説明する。
図１０（ａ）〜（ｃ）は従来の半導体ウェハにおけるスクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）をダイシングした場合のフロー図を示し、図１１（ａ）〜（ｃ）は本実施の形態の半導体ウェハにおけるスクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）をダイシングした場合のフロー図を示したものである。

まず、図１０（ａ）および図１１（ａ）に示すように、ウェハ１中にスクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）の形成を行う。この際、図１１（ａ）に示すように、本実施の形態の場合は、スクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）を、電極パッド５がスクライブ３の交差する交差点部分のみに配置されるように形成する。

次に、図１０（ｂ）および図１１（ｂ）に示すように、縦方向（Ｙ方向）にダイシングを行う。この際、図１０（ｂ）、図１１（ｂ）に示すように、ダイシングカッターがスクライブ３の中央からずれた場合は、本図に示すように電極パッド５の切り残し部分８が発生してしまう。

次に、図１０（ｃ）および図１１（ｃ）に示すように、横方向（Ｘ方向）にダイシングを行う。この際、図１０（ｃ）に示すように、従来の場合は、横方向（Ｘ方向）にダイシングしても電極パッド５の切り残し部分８は除去されないが、図１１（ｃ）に示すように、本実施の形態の場合は、電極パッド５がスクライブ３の交差する部分に設置されているため、横方向（Ｘ方向）にダイシングした場合、この電極パッド５の切り残し部分８が除去される。

すなわち、従来は各電極パッド５のそれぞれに対して１回しかダイシングできなかったが、本実施の形態では２回のダイシングが可能となる。その結果、本実施の形態の場合は、先の問題点で述べた「めくれ上がって残留した電極パッド」の発生を抑える効果が得られる。

また、半導体チップが長方形の場合、スクライブＰＣＭは半導体チップの短辺側に配置する。これによって、電極パッド間の距離を短くすることが可能である。
図１２（ａ）〜（ｃ）は従来の半導体ウェハにおけるスクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）にバンプ６を形成したものをダイシングした場合のフロー図を示し、図１３（ａ）〜（ｃ）は本実施の形態の半導体ウェハにおけるスクライブＰＣＭの電極パッド５にバンプ６を形成したものをダイシングした場合のフロー図を示したものである。

まず、図１２（ａ）および図１３（ａ）に示すように、ウェハ１中にスクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）およびバンプ６の形成を行う。この際、図１３（ａ）に示すように、本実施の形態の場合は、スクライブＰＣＭ（スクライブＰＣＭ半導体装置４および電極パッド５など）を、電極パッド５および電極パッド５上に接合したバンプ６がスクライブ３の交差する交差点部分のみに配置されるように形成する。

次に、図１２（ｂ）および図１３（ｂ）に示すように、縦方向（Ｙ方向）にダイシングを行う。この際、図１２（ｂ）、図１３（ｂ）に示すように、ダイシングカッター７がスクライブ３の中央からずれた場合は、本図に示すようにバンプ６の切り残し部分９が発生してしまう。

次に、図１２（ｃ）および図１３（ｃ）に示すように、横方向（Ｘ方向）にダイシングを行う。この際、図１２（ｃ）に示すように、従来の場合、横方向（Ｘ方向）にダイシングしてもバンプ６の切り残し部分９は除去されないが、図１３（ｃ）に示すように、本実施の形態の場合は、バンプ６をスクライブ３が交差する部分に設置しているため、横方向（Ｘ方向）にダイシングした場合、バンプ６の切り残し部分９が除去される。

すなわち、従来では各バンプ６のそれぞれに対して１回しかダイシングできなかったが、本実施の形態では２回のダイシングが可能となる。その結果、本実施の形態の場合は、先の問題点で述べた「残留したバンプ」の発生を抑える効果が得られる。

以上により、後の組立工程でパッケージングを行った場合、この「めくれ上がって残留した電極パッド」や「残留したバンプ」部分による電気的なリークなどの発生を防ぐことが可能となる。

本発明の半導体ウェハは、ウェハから半導体チップを切り出すためのダイシングの際に、スクライブＰＣＭにおいて「めくれ上がって残留した電極パッド」や「残留したバンプ」の発生を防止することができるもので、スクライブにＰＣＭを設けた半導体ウェハ等に適用できる。

従来の半導体ウェハの構造例を示すウェハ形状の説明図 従来の半導体ウェハにおけるダイシング工程後のウェハ形状の説明図 従来の半導体ウェハにおけるスクライブＰＣＭ部分の詳細形状例の説明図 従来の半導体ウェハにおける電極パッドの構造例を示す断面図 従来の半導体ウェハにおける電極パッドをダイシングする時のフロー図 従来の半導体ウェハにおける電極パッド上のバンプをダイシングする時のフロー図 従来の半導体ウェハにおける電極パッドをダイシングする時の他のフロー図 従来の半導体ウェハにおける電極パッド上のバンプをダイシングする時の他のフロー図 本発明の実施の形態の半導体ウェハにおけるスクライブＰＣＭ部分の詳細形状例の説明図 従来の半導体ウェハにおけるスクライブＰＣＭ部分をダイシングする場合のフロー図 本発明の実施の形態の半導体ウェハにおけるスクライブＰＣＭ部分をダイシングする場合のフロー図 従来の半導体ウェハにおけるスクライブＰＣＭ部分をダイシングする場合の他のフロー図 本発明の実施の形態の半導体ウェハにおけるスクライブＰＣＭ部分をダイシングする場合の他のフロー図

符号の説明

１ ウェハ
２ 半導体チップ
３ スクライブ
４ スクライブＰＣＭ半導体装置
５ 電極パッド
６ バンプ
７ ダイシングカッター
８ 電極パッド５の切り残し部分
９ バンプ６の切り残し部分

Claims (2)

1. 複数の半導体チップが形成され、スクライブに、電極部を有するプロセス・コントロール・モジュールを設けた半導体ウェハにおいて、
   前記プロセス・コントロール・モジュールを、前記電極部が前記スクライブの交差点部分のみに配置され、ダイシング後に前記半導体チップ内に前記電極部が残らないように形成した
   ことを特徴とする半導体ウェハ。
2. 請求項１記載の半導体ウェハであって、前記電極部にバンプを形成したことを特徴とする半導体ウェハ。

Images