CN108788486B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN108788486B
CN108788486B CN201710310400.6A CN201710310400A CN108788486B CN 108788486 B CN108788486 B CN 108788486B CN 201710310400 A CN201710310400 A CN 201710310400A CN 108788486 B CN108788486 B CN 108788486B
Authority
CN
China
Prior art keywords
area
test
dielectric layer
region
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710310400.6A
Other languages
English (en)
Other versions
CN108788486A (zh
Inventor
胡友存
熊鹏
高永辉
金立中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710310400.6A priority Critical patent/CN108788486B/zh
Publication of CN108788486A publication Critical patent/CN108788486A/zh
Application granted granted Critical
Publication of CN108788486B publication Critical patent/CN108788486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底包括若干芯片区域和位于相邻芯片区域之间的间隔区域，所述间隔区域包括测试区域和切割区域，切割区域位于测试区域两侧，且切割区域位于测试区域和芯片区域之间；在所述半导体衬底上形成介质层、位于芯片区域介质层中的芯片金属互联层、以及仅位于测试区域介质层中的测试金属互联层；去除所述切割区域的介质层，使芯片区域介质层和测试区域介质层分立。所述方法使半导体器件的性能提高。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
半导体晶圆的切割一直是半导体业界非常重要的工艺。半导体晶圆在历经复杂的制造工艺后，需要将其分割为若干个电路小片，也就是芯片。如果在半导体晶圆分离的过程中无法维持高良率或因分离半导体晶圆的方法影响芯片原有的特性，会对芯片的生产造成相当严重的问题。
一种切割半导体晶圆的工艺为机械切割工艺。但是在机械切割半导体晶圆的过程中，会对半导体晶圆施加较大的机械应力，且由于半导体晶圆通常具有多层结构，各个材料层之间存在应力，在受到机械切割后，各个材料层之间会释放应力，导致芯片中材料层之间发生分层甚至破裂。其次，芯片的层间介质层通常采用低K介质材料，以降低芯片工艺时的RC延迟，但是低K介质材料的密度较低，容易发生断裂，在进行机械切割的过程中，切割应力容易造成低K介质材料发生破碎。
为此，提出了另一种切割半导体晶圆的方法，包括：先采用激光切割工艺沿半导体晶圆的切割道进行预切割，将半导体晶圆中的部分材料层断开，然后采用机械切割工艺直至各芯片断开。
然而，现有技术中切割半导体晶圆后形成的芯片的性能仍然有待提高。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括若干芯片区域和位于相邻芯片区域之间的间隔区域，所述间隔区域包括测试区域和切割区域，切割区域位于测试区域两侧，且切割区域位于测试区域和芯片区域之间；在所述半导体衬底上形成介质层、位于芯片区域介质层中的芯片金属互联层、以及仅位于测试区域介质层中的测试金属互联层；去除所述切割区域的介质层，使芯片区域介质层和测试区域介质层分立。
可选的，去除所述切割区域介质层的工艺为第一激光切割工艺。
可选的，所述第一激光切割工艺的参数包括：激光功率为1瓦～3瓦，切割频率为100KHz～200KHz，切割速度为100毫米/秒～400毫米/秒。
可选的，刻蚀去除所述切割区域的介质层。
可选的，刻蚀去除所述切割区域介质层的步骤包括：在所述介质层上形成图形化的掩膜层，所述掩膜层覆盖芯片区域和测试区域的介质层且暴露出切割区域的介质层；以所述图形化的掩膜层为掩膜刻蚀所述切割区域的介质层，使芯片区域介质层和测试区域介质层分立。
可选的，自所述芯片区域至所述间隔区域的方向上，所述间隔区域中切割区域的尺寸为所述间隔区域尺寸的10％～20％。
可选的，所述芯片区域沿着第一方向和第二方向呈阵列式排列，第一方向和第二方向垂直；所述间隔区域包括沿第一方向延伸的第一间隔区和沿第二方向延伸的第二间隔区；所述第一间隔区包括第一测试区和第一切割区，第一切割区位于第一测试区两侧，且第一切割区位于第一测试区和芯片区域之间；所述第二间隔区包括第二测试区和第二切割区，第二切割区位于第二测试区两侧，且第二切割区位于第二测试区和芯片区域之间；所述测试金属互联层位于第一测试区介质层和第二测试区介质层中；去除所述切割区域的介质层的方法包括：去除第一切割区介质层和第二切割区介质层。
可选的，去除第一切割区介质层和第二切割区介质层的步骤包括：去除第一切割区介质层后，去除第二切割区介质层；或者，去除第二切割区介质层后，去除第一切割区介质层。
可选的，还包括：去除所述切割区域的介质层后，去除测试区域的测试金属互联层和测试区域的介质层。
可选的，去除所述测试区域的测试金属互联层和测试区域的介质层的工艺为第二激光切割工艺。
可选的，所述第二激光切割工艺的参数包括：激光功率为3瓦～5瓦，切割频率为10KHz～200KHz，切割速度为100毫米/秒～400毫米/秒。
可选的，去除测试区域的测试金属互联层和测试区域的介质层的方法包括：去除第一测试区的测试金属互联层和第一测试区的介质层后，去除第二测试区的测试金属互联层和第二测试区的介质层；或者，去除第二测试区的测试金属互联层和第二测试区的介质层后，去除第一测试区的测试金属互联层和第一测试区的介质层。
可选的，还包括：去除所述测试区域的测试金属互联层和测试区域的介质层后，采用机械切割工艺去除所述半导体衬底的所述间隔区域。
可选的，所述间隔区域还包括保护区域，所述保护区域位于切割区域和芯片区域之间；所述介质层还位于所述保护区域上；去除所述切割区域的介质层，使保护区域介质层和测试区域介质层分立。
可选的，所述半导体衬底的芯片区域中具有芯片器件，所述芯片器件和芯片金属互联层电学连接；所述半导体衬底的间隔区域中具有测试器件，所述测试器件和测试金属互联层电学连接。
可选的，还包括：在去除所述切割区域的介质层之前，对测试器件进行电学测试以获得测试数据，所述测试数据用于表征芯片器件的电学性能。
本发明还提供一种半导体器件，包括：半导体衬底，所述半导体衬底包括若干芯片区域和位于相邻芯片区域之间的间隔区域，所述间隔区域包括测试区域和位于测试区域两侧的切割区域，且所述切割区域位于测试区域和芯片区域之间；位于所述半导体衬底芯片区域和间隔区域上的介质层；位于芯片区域介质层中的芯片金属互联层；仅位于测试区域介质层中的测试金属互联层。
可选的，自所述芯片区域至所述间隔区域的方向上，所述间隔区域中切割区域的尺寸为所述间隔区域尺寸的10％～20％。
可选的，所述间隔区域还包括保护区域，所述保护区域位于所述切割区域和所述芯片区域之间；所述介质层还位于所述保护区域上。
可选的，所述半导体衬底的芯片区域中具有芯片器件，所述芯片器件和芯片金属互联层电学连接；所述半导体衬底的间隔区域中具有测试器件，所述测试器件和测试金属互联层电学连接。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，所述间隔区域包括测试区域和位于测试区域两侧的切割区域，且切割区域位于测试区域和芯片区域之间。所述测试金属互联层形成在测试区域介质层中，而没有形成在切割区域介质层中，因此，为使芯片区域介质层和测试区域介质层分立，仅需要去除所述切割区域的介质层，而无需去除金属材料。进而在去除所述切割区域的介质层的过程中，能够避免切割区域介质层受到金属材料的应力而在自身内部产生较大的剪切力，进而避免剪切力引起介质层严重分层，避免在剪切力的作用下切割区域介质层对芯片区域介质层和芯片金属互联层产生较大的影响。综上，避免芯片金属互联层的电学性能失效，从而使半导体器件的性能提高。
本发明技术方案提供的半导体器件中，所述间隔区域包括测试区域和位于测试区域两侧的切割区域，且所述切割区域位于测试区域和芯片区域之间。测试金属互联层仅位于测试区域介质层中。因此，为使芯片区域介质层和测试区域介质层分立，仅需去除所述切割区的介质层，而无需去除金属材料。进而避免芯片金属互联层的电学性能失效，从而使半导体器件的性能提高。
附图说明
图1是一种半导体器件的结构示意图；
图2至图7是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能较差。
图1是一种半导体器件形成过程的结构示意图。
请参考图1，形成所述半导体器件的步骤包括：提供半导体衬底100，所述半导体衬底100包括若干芯片区域X和位于相邻芯片区域X之间的间隔区域Y，所述半导体衬底100芯片区域X中具有芯片器件，所述半导体衬底100间隔区域Y中具有测试器件；在所述半导体衬底100上形成介质层110、位于芯片区域X介质层110中的芯片金属互联层120、以及位于间隔区域Y介质层110中的测试金属互联层130。
接着，采用第一激光切割工艺切割间隔区域Y介质层110和测试金属互联层130的边缘部分；进行第一激光切割工艺后，采用第二激光切割工艺切割间隔区域Y介质层110和测试金属互联层130的中间区域，使相邻的芯片区X的介质层110分立。
然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：
采用两个步骤切割间隔区域Y介质层110和测试金属互联层130的原因在于：第一激光切割工艺采用的功率相对较低，以降低对邻近的芯片区域X的爆裂损伤；第二激光切割工艺采用的功率相对较高，能够快速将间隔区域Y介质层110和测试金属互联层130的中间区域气化，以提高工艺效率。
在进行第一激光切割工艺的过程中，不仅需要切割间隔区域Y介质层110，还需要切割测试金属互联层130。所述测试金属互联层130的材料为金属，而介质层110的材料为介质材料，所述测试金属互联层130的导热性相对介质层110的材料的导热性较高，且测试金属互联层130的导热性和介质层110的导热性相差较大。在进行第一激光切割工艺的过程中，测试金属互联层130相对于介质层110能够较快的吸收热量而气化。又由于测试金属互联层130的热膨胀系数大于介质层110的热膨胀系数，因此测试金属互联层130在气化的过程中给予间隔区域Y介质层110较大的应力，使间隔区域Y介质层110内部产生较大剪切力而分层。在测试金属互联层130气化过程的初始阶段，测试金属互联层130给予间隔区域Y介质层110不断增大的应力，因此使介质层110内部产生的剪切力沿自身向周围传递。由于第一激光切割工艺所切割的材料靠近芯片区域X的芯片金属互联层120，因此所述剪切力容易传递至芯片区域X介质层110，导致芯片区域X介质层110内部分层、以及芯片区域X介质层110和芯片金属互联层120分层，导致芯片金属互联层120电学性能失效。
在此基础上，本发明提供一种半导体器件的形成方法，半导体衬底的间隔区域包括测试区域和切割区域，切割区域位于测试区域两侧，且切割区域位于测试区域和芯片区域之间；测试金属互联层仅形成在测试区域介质层中，而没有形成在切割区域介质层中。为使芯片区域介质层和测试区域介质层分立，仅去除切割区域的介质层，而无需去除金属材料。进而在去除切割区域的介质层的过程中，能避免切割区域介质层受到金属材料的应力而在自身内部产生较大的剪切力，进而避免剪切力引起介质层严重分层，避免切割区域介质层对芯片区域介质层和芯片金属互联层产生较大的影响。从而使半导体器件的性能提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图7是本发明一实施例中半导体器件形成过程的结构示意图。
参考图2，提供半导体衬底200，所述半导体衬底200包括若干芯片区域Ⅰ和位于相邻芯片区域Ⅰ之间的间隔区域Ⅱ，所述间隔区域Ⅱ包括测试区域A和切割区域B，切割区域B位于测试区域A两侧，且切割区域B位于测试区域A和芯片区域Ⅰ之间。
所述半导体衬底200的材料包括硅、锗、锗化硅、砷化镓等半导体材料。所述半导体衬底200可以为复合结构，如绝缘体上硅或绝缘体上锗。本实施例中，所述半导体衬底200的材料为硅。
所述半导体衬底200包括若干芯片区域Ⅰ和位于相邻芯片区域Ⅰ之间的间隔区域Ⅱ。
所述半导体衬底200的芯片区域Ⅰ中具有芯片器件(未图示)，所述芯片器件和后续形成的芯片金属互联层电学连接。
所述半导体衬底200的间隔区域Ⅱ中具有测试器件(未图示)，所述测试器件和后续形成的测试金属互联层电学连接。
所述测试区域A上用于形成测试金属互联层。而在切割区域B上不用于形成测试金属互联层。
在一个实施例中，自所述芯片区域Ⅰ至所述间隔区域Ⅱ的方向上，所述间隔区域Ⅱ中切割区域B的尺寸为所述间隔区域Ⅱ尺寸的10％～20％。选择此范围的意义在于：若自所述芯片区域Ⅰ至所述间隔区域Ⅱ的方向上，所述间隔区域Ⅱ中切割区域B的尺寸大于间隔区域Ⅱ尺寸的20％，导致切割区域B占据间隔区域Ⅱ的面积过大，测试区域A上形成测试电路的空间过小，使测试电路形成的难度较大；若自所述芯片区域Ⅰ至所述间隔区域Ⅱ的方向上，所述间隔区域Ⅱ中切割区域B的尺寸小于间隔区域Ⅱ尺寸的10％，导致后续第二激光切割工艺所切割材料的边缘离芯片区域Ⅰ的距离过小，第二激光切割工艺采用的较高功率的功率产生的热量较大，容易引起芯片区域Ⅰ上材料较大的形变。
本实施例中，所述芯片区域Ⅰ沿着第一方向和第二方向呈阵列式排列，第一方向和第二方向垂直；所述间隔区域Ⅱ包括沿第一方向延伸的第一间隔区和沿第二方向延伸的第二间隔区。
所述第一间隔区包括第一测试区和第一切割区，第一切割区位于第一测试区两侧，且第一切割区位于第一测试区和芯片区域Ⅰ之间；所述第二间隔区包括第二测试区和第二切割区，第二切割区位于第二测试区两侧，且第二切割区位于第二测试区和芯片区域Ⅰ之间。
本实施例中，所述间隔区域Ⅱ还包括保护区域C，所述保护区域C位于切割区域B和芯片区域Ⅰ之间。
所述保护区域C的作用包括：
在后续去除切割区域B的介质层后，保护区域C介质层位于芯片区域Ⅰ介质层的外围，保护区域C介质层能够保护芯片区域Ⅰ介质层和芯片区域Ⅰ介质层中的芯片金属互联层不受到外界环境的水汽和应力的影响；
在后续去除半导体衬底200测试区域A和半导体衬底200切割区域B后，半导体衬底200保护区域C位于半导体衬底200芯片区域Ⅰ的外围，半导体衬底200保护区域C能够保护半导体衬底200芯片区域Ⅰ不受到外界环境的水汽和应力的影响；
所述保护区域C位于切割区域B和芯片区域Ⅰ之间，使切割区域B和芯片区域Ⅰ之间具有一定距离。后续在去除切割区域B的介质层的过程中，避免去除靠近切割区域B的芯片区Ⅰ上的材料；后续去除半导体衬底200切割区域B和测试区域A的过程中，避免去除靠近半导体衬底200切割区域B的半导体衬底200芯片区域Ⅰ。
具体的，所述保护区域C包括沿第一方向延伸的第一间隔区和沿第二方向延伸的第二间隔区，第一间隔区位于第一切割区和芯片区域Ⅰ之间，第二间隔区位于第二切割区和芯片区域Ⅰ之间。
在其它实施例中，间隔区域不包括保护区。
结合参考图3和图4，图3为在图2基础上的示意图，图4为沿图3中切割线M-M1的剖面图，在所述半导体衬底200上形成介质层210、位于芯片区域Ⅰ介质层210中的芯片金属互联层220、以及仅位于测试区域A介质层210中的测试金属互联层230。
所述介质层210的材料为氧化硅或低K(K小于3.9)介质材料。
所述介质层210还位于保护区域C上。
本实施例中，在切割区域B上仅形成有介质层210，而没有测试金属互联层230。
具体的，所述测试金属互联层位于第一测试区介质层210和第二测试区介质层210中。
所述芯片金属互联层220和芯片器件电学连接。
所述测试金属互联层230和测试器件电学连接。
所述芯片金属互联层220包括多层层叠的芯片金属层和芯片插塞，芯片插塞位于相邻芯片金属层之间以及芯片金属层和芯片器件之间。
所述测试金属互联层230包括多层层叠的测试金属层和测试插塞，测试插塞位于相邻测试金属层之间以及测试金属层和测试器件之间。
本实施例中，还包括：在后续去除切割区域B的介质层210之前，对测试器件进行电学测试以获得测试数据，所述测试数据用于表征芯片器件的电学性能。
参考图5，去除所述切割区域B的介质层210，使芯片区域Ⅰ介质层210和测试区域A介质层210分立。
去除所述切割区域B的介质层210的方法包括：去除第一切割区介质层210和第二切割区介质层210。
去除第一切割区介质层210和第二切割区介质层210的步骤包括：去除第一切割区介质层210后，去除第二切割区介质层210；或者，去除第二切割区介质层210后，去除第一切割区介质层210。
在一个实施例中，去除所述切割区域B介质层210的工艺为第一激光切割工艺。
具体的，所述第一激光切割工艺的参数包括：激光功率为1瓦～3瓦，切割频率为100KHz～200KHz，切割速度为100毫米/秒～400毫米/秒。
在另一个实施例中，刻蚀去除切割区域B的介质层210，使芯片区域Ⅰ介质层210和测试区域A介质层210分立。
具体的，刻蚀去除所述切割区域B的介质层210的步骤包括：在所述介质层210上形成图形化的掩膜层(未图示)，所述掩膜层覆盖芯片区域Ⅰ和测试区域A的介质层210且暴露出切割区域B的介质层210；以所述图形化的掩膜层为掩膜刻蚀所述切割区域B的介质层210，使芯片区域Ⅰ介质层210和测试区域A介质层210分立。
所述掩膜层还覆盖保护区域C的介质层210。
刻蚀去除切割区域B的介质层210，使芯片区域Ⅰ介质层210和测试区域A介质层210分立的优点包括：在刻蚀去除切割区域B的介质层210的过程中，不会对各材料层施加应力，不会导致各材料层之间发生分层或断裂的问题。
本实施例中，去除所述切割区域B的介质层210，使保护区域C介质层210和测试区域A介质层210分立，从而使芯片区域Ⅰ介质层210和测试区域A介质层210分立。
参考图6，去除所述切割区域B的介质层210后，去除测试区域A的测试金属互联层230和测试区域A的介质层210。
去除测试区域A的测试金属互联层和测试区域A的介质层210的方法包括：去除第一测试区的测试金属互联层和第一测试区的介质层210后，去除第二测试区的测试金属互联层和第二测试区的介质层210；或者，去除第二测试区的测试金属互联层和第二测试区的介质层210后，去除第一测试区的测试金属互联层和第一测试区的介质层210。
去除所述测试区域A的测试金属互联层230和测试区域A的介质层210的工艺为第二激光切割工艺。
所述第二激光切割工艺的参数包括：激光功率为3瓦～5瓦，切割频率为10KHz～200KHz，切割速度为100毫米/秒～400毫米/秒。
所述第二激光切割工艺的参数和第一激光切割工艺的参数的区别包括：第一激光切割工艺采用的功率比第二激光切割工艺采用的功率低。
本实施例中，采用两个步骤去除间隔区域Ⅱ的介质层210和测试金属互联层230的原因在于：第一激光切割工艺采用的功率相对较低，降低对邻近的芯片区域Ⅰ的损伤；第二激光切割工艺采用的功率相对较高，能够快速将测试区域A介质层210和测试金属互联层230气化，以提高工艺效率。
参考图7，去除测试区域A的测试金属互联层230和测试区域A的介质层210后，去除所述半导体衬底200的所述间隔区域Ⅱ。
去除所述半导体衬底200间隔区域Ⅱ的工艺包括机械切割工艺。
本实施例中，采用机械切割工艺去除所述半导体衬底200间隔区域Ⅱ，而没有采用激光切割工艺的原因包括：机械切割工艺施加较大的作用力于待切割的材料上，使机械切割工艺相对于激光切割工艺的工艺效率较高。
去除所述半导体衬底200间隔区域Ⅱ，以使相邻的半导体衬底200芯片区域Ⅰ分立。
本实施例中，去除部分半导体衬底200间隔区域Ⅱ，使相邻的半导体衬底200芯片区域Ⅰ分立。具体的，仅去除半导体衬底200切割区域B和半导体衬底200测试区域A，使相邻的半导体衬底200芯片区域Ⅰ分立。
由于所述保护区域C位于切割区域B和芯片区域Ⅰ之间，使切割区域B和芯片区域Ⅰ之间具有一定距离，因此去除半导体衬底200切割区域B和半导体衬底200测试区域A的过程中，避免去除靠近半导体衬底200切割区域B的半导体衬底200芯片区域Ⅰ。
在其它实施例中，去除全部的半导体衬底间隔区域，使相邻的半导体衬底芯片区域分立。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，请继续参考图4，包括：半导体衬底200，所述半导体衬底200包括若干芯片区域Ⅰ和位于相邻芯片区域Ⅰ之间的间隔区域Ⅱ，所述间隔区域Ⅱ包括测试区域A和位于测试区域A两侧的切割区域B，且所述切割区域B位于测试区域A和芯片区域Ⅰ之间；位于所述半导体衬底200芯片区域Ⅰ和间隔区域Ⅱ上的介质层220；位于芯片区域Ⅰ介质层220中的芯片金属互联层；仅位于测试区域A介质层220中的测试金属互联层。
自所述芯片区域Ⅰ至所述间隔区域Ⅱ的方向上，所述间隔区域Ⅱ中切割区域B的尺寸为所述间隔区域Ⅱ尺寸的10％～20％。
所述间隔区域Ⅱ还包括保护区域C，所述保护区域C位于所述切割区域B和所述芯片区域Ⅰ之间；所述介质层220还位于所述保护区域C上。
所述半导体衬底200的芯片区域Ⅰ中具有芯片器件，所述芯片器件和芯片金属互联层电学连接。
所述半导体衬底200的间隔区域Ⅱ中具有测试器件，所述测试器件和测试金属互联层电学连接。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括若干芯片区域和位于相邻芯片区域之间的间隔区域，所述间隔区域包括测试区域、切割区域及保护区域；在相邻的左右两芯片区域之间，所述切割区域位于测试区域两侧，且切割区域位于测试区域和芯片区域之间；所述保护区域位于切割区域和芯片区域之间；
在所述半导体衬底上形成介质层、位于芯片区域介质层中的芯片金属互联层、以及仅位于测试区域介质层中的测试金属互联层；所述介质层还位于所述保护区域上；
采用第一激光切割工艺去除所述切割区域的介质层，使保护区域介质层和测试区域介质层分立；
去除所述切割区域的介质层后，采用第二激光切割工艺，去除测试区域的测试金属互联层和测试区域的介质层；所述第二激光切割工艺的功率大于所述第一激光切割工艺的功率；
去除所述测试区域的测试金属互联层和测试区域的介质层后，去除所述切割区域及测试区域，保留所述保护区域。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一激光切割工艺的参数包括：激光功率为1瓦～3瓦，切割频率为100KHz～200KHz，切割速度为100毫米/秒～400毫米/秒。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，自所述芯片区域至所述间隔区域的方向上，所述间隔区域中切割区域的尺寸为所述间隔区域尺寸的10％～20％。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述芯片区域沿着第一方向和第二方向呈阵列式排列，第一方向和第二方向垂直；所述间隔区域包括沿第一方向延伸的第一间隔区和沿第二方向延伸的第二间隔区；所述第一间隔区包括第一测试区和第一切割区，第一切割区位于第一测试区两侧，且第一切割区位于第一测试区和芯片区域之间；所述第二间隔区包括第二测试区和第二切割区，第二切割区位于第二测试区两侧，且第二切割区位于第二测试区和芯片区域之间；所述测试金属互联层位于第一测试区介质层和第二测试区介质层中；去除所述切割区域的介质层的方法包括：去除第一切割区介质层和第二切割区介质层。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，去除第一切割区介质层和第二切割区介质层的步骤包括：去除第一切割区介质层后，去除第二切割区介质层；或者，去除第二切割区介质层后，去除第一切割区介质层。
6.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述第二激光切割工艺的参数包括：激光功率为3瓦～5瓦，切割频率为10KHz～200KHz，切割速度为100毫米/秒～400毫米/秒。
7.根据权利要求4所述的半导体器件的形成方法，其特征在于，去除测试区域的测试金属互联层和测试区域的介质层的方法包括：去除第一测试区的测试金属互联层和第一测试区的介质层后，去除第二测试区的测试金属互联层和第二测试区的介质层；或者，去除第二测试区的测试金属互联层和第二测试区的介质层后，去除第一测试区的测试金属互联层和第一测试区的介质层。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体衬底的芯片区域中具有芯片器件，所述芯片器件和芯片金属互联层电学连接；所述半导体衬底的间隔区域中具有测试器件，所述测试器件和测试金属互联层电学连接。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，还包括：在去除所述切割区域的介质层之前，对测试器件进行电学测试以获得测试数据，所述测试数据用于表征芯片器件的电学性能。
CN201710310400.6A 2017-05-05 2017-05-05 半导体器件及其形成方法 Active CN108788486B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710310400.6A CN108788486B (zh) 2017-05-05 2017-05-05 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710310400.6A CN108788486B (zh) 2017-05-05 2017-05-05 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN108788486A CN108788486A (zh) 2018-11-13
CN108788486B true CN108788486B (zh) 2021-05-04

Family

ID=64054564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710310400.6A Active CN108788486B (zh) 2017-05-05 2017-05-05 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN108788486B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220125033A (ko) * 2021-03-04 2022-09-14 에스케이하이닉스 주식회사 메모리 장치 및 그 제조방법
CN113078140B (zh) * 2021-03-26 2022-05-20 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN115870641B (zh) * 2023-02-20 2023-05-23 湖北三维半导体集成创新中心有限责任公司 一种芯片及其制造方法、封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308375A (zh) * 2008-09-18 2012-01-04 视声公司 用于制造超声换能器和其他部件的方法
CN103635027A (zh) * 2012-08-29 2014-03-12 深南电路有限公司 一种线路板的制造方法及线路板
JP2016528723A (ja) * 2013-07-02 2016-09-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング
CN105977238A (zh) * 2015-03-12 2016-09-28 精工半导体有限公司 半导体装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308375A (zh) * 2008-09-18 2012-01-04 视声公司 用于制造超声换能器和其他部件的方法
CN103635027A (zh) * 2012-08-29 2014-03-12 深南电路有限公司 一种线路板的制造方法及线路板
JP2016528723A (ja) * 2013-07-02 2016-09-15 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ダイの破壊強度を高め、側壁を平滑化するためのレーザスクライビング及びプラズマエッチング
CN105977238A (zh) * 2015-03-12 2016-09-28 精工半导体有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN108788486A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
US9613865B2 (en) Semiconductor die and die cutting method
US7316940B2 (en) Chip dicing
US10766769B2 (en) Semiconductor element and methods for manufacturing the same
TWI801656B (zh) 形成及封裝半導體晶粒的方法
CN108788486B (zh) 半导体器件及其形成方法
CN104617043A (zh) 元件的制造方法
US8803297B2 (en) Semiconductor device including a stress relief layer and method of manufacturing
US9585257B2 (en) Method of forming a glass interposer with thermal vias
US9490103B2 (en) Separation of chips on a substrate
US10923455B2 (en) Semiconductor apparatus and method for preparing the same
US20160268167A1 (en) Production method for semiconductor element, and semiconductor element
CN106467289B (zh) 晶圆结构及晶圆加工方法
KR100403065B1 (ko) 집적 회로 웨이퍼 제조 방법 및 집적 회로 웨이퍼
US10685883B1 (en) Method of wafer dicing and die
CN111933617B (zh) 切割道结构、半导体基板及其制造方法
JP2007027324A (ja) 半導体装置およびその製造方法
TWI689980B (zh) 切割晶圓的方法及晶粒
US7354790B2 (en) Method and apparatus for avoiding dicing chip-outs in integrated circuit die
US7276440B2 (en) Method of fabrication of a die oxide ring
CN111435650B (zh) 半导体结构及其形成方法
US6815813B1 (en) Self-contained heat sink and a method for fabricating same
US8293640B2 (en) Semiconductor structure and manufacturing method thereof
JP6817372B2 (ja) ウェーハダイシング方法およびダイ
US20240079347A1 (en) Apparatuses and methods including structures in scribe regions of semiconductor devices
CN111785686B (zh) 切割晶圆的方法及晶粒

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant