CN115870641B - 一种芯片及其制造方法、封装结构 - Google Patents
一种芯片及其制造方法、封装结构 Download PDFInfo
- Publication number
- CN115870641B CN115870641B CN202310134644.9A CN202310134644A CN115870641B CN 115870641 B CN115870641 B CN 115870641B CN 202310134644 A CN202310134644 A CN 202310134644A CN 115870641 B CN115870641 B CN 115870641B
- Authority
- CN
- China
- Prior art keywords
- region
- chip
- wafer
- substrate
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dicing (AREA)
Abstract
本公开提供了一种芯片及其制造方法、封装结构,所述方法包括:提供晶圆;所述晶圆包括形成于衬底上的主芯片区域和切割道区域;所述切割道区域包括第一区域和第二区域;所述第二区域位于所述主芯片区域与所述第一区域之间;所述第一区域包括金属结构,所述第二区域不包括所述金属结构;对所述第一区域执行划片切割,以将所述晶圆切割为若干个芯片;对所述第二区域执行第一倒角切割,以在所述若干个芯片的边角区域形成暴露所述衬底的倒角;对所述衬底执行第二倒角切割,以去除暴露的所述衬底,得到倒角后的芯片。本公开的芯片制造方法对不包括金属结构的区域进行倒角切割,避免在切割过程中产生熔渣,提高倒角后芯片的洁净度。
Description
技术领域
本公开涉及半导体技术领域,尤其涉及一种芯片及其制造方法、封装结构。
背景技术
在半导体芯片的制造过程中,首先通过半导体工艺在晶圆上形成多个芯片,然后通过切割工艺将晶圆切割成分离的芯片,再对这些芯片进行封装,最终得到可以使用的半导体器件。
在芯片封装的过程中,易产生芯片的边角区域破裂的问题,进而造成半导体器件的洁净度和良率降低。
因此,如何避免芯片的边角区域发生破裂,并保证芯片的洁净度,成为了目前亟需解决的问题。
发明内容
有鉴于此,本公开实施例为解决现有技术中存在的至少一个问题而提供一种芯片及其制造方法。
为达到上述目的,本公开实施例的技术方案是这样实现的:
第一方面,本公开实施例提供一种芯片制造方法,包括:
提供晶圆;所述晶圆包括形成于衬底上的主芯片区域和切割道区域;所述切割道区域包括第一区域和第二区域;所述第二区域位于所述主芯片区域与所述第一区域之间;所述第一区域包括金属结构,所述第二区域不包括所述金属结构;
对所述第一区域执行划片切割,以将所述晶圆切割为若干个芯片;
对所述第二区域执行第一倒角切割,以在所述若干个芯片的边角区域形成暴露所述衬底的倒角;
对所述衬底执行第二倒角切割,以去除暴露的所述衬底,得到倒角后的芯片。
在一种可选的实施方式中,所述倒角的侧壁为直形或弧形。
在一种可选的实施方式中,所述对所述衬底执行第二倒角切割,包括:
对暴露的所述衬底执行Bosch刻蚀;所述Bosch刻蚀包括向所述衬底多次交替输送刻蚀气体与钝化气体。
在一种可选的实施方式中,所述第二区域包括至少一层介质材料层。
在一种可选的实施方式中,所述介质材料包括氧化硅、氮化硅或氮氧化硅。
在一种可选的实施方式中,所述对所述第一区域执行划片切割之前,所述芯片制造方法还包括:
在所述晶圆上覆盖激光保护液。
在一种可选的实施方式中,所述在所述晶圆上覆盖激光保护液之前,所述芯片制造方法还包括:
将所述晶圆的正面与支撑晶圆进行临时键合;
对所述晶圆与所述正面相对的背面执行减薄工艺,以去除部分所述衬底;
执行解键合,将所述晶圆与所述支撑晶圆分离;
将所述晶圆的背面粘附在切割带上。
在一种可选的实施方式中,所述划片切割和所述第一倒角切割为激光切割。
在一种可选的实施方式中,所述划片切割的切割宽度大于或等于所述第一区域的宽度,并且所述划片切割的切割宽度小于所述切割道区域的宽度。
第二方面,本公开实施例提供一种芯片,所述芯片通过上述任一芯片制造方法制得。
第三方面,本公开实施例提供一种封装结构,包括半导体基底和位于所述半导体基底上的多个芯片;所述芯片由上述任一芯片制造方法制得;所述芯片与芯片之间填充有模制材料。
在本公开所提供的技术方案中,提供了一种芯片制造方法。所述方法包括:提供晶圆;所述晶圆包括形成于衬底上的主芯片区域和切割道区域;所述切割道区域包括第一区域和第二区域;所述第二区域位于所述主芯片区域与所述第一区域之间;所述第一区域包括金属结构,所述第二区域不包括所述金属结构;对所述第一区域执行划片切割,以将所述晶圆切割为若干个芯片;对所述第二区域执行第一倒角切割,以在所述若干个芯片的边角区域形成暴露所述衬底的倒角;对所述衬底执行第二倒角切割,以去除暴露的所述衬底,得到倒角后的芯片。本公开提供的芯片制造方法对切割道区域中不包括金属结构的区域进行倒角切割,避免在激光切割过程中由于金属材料和介质材料热效应的差异而产生熔渣,在缓解芯片边角区域应力集中的问题的同时,提高了倒角后芯片的洁净度。
附图说明
图1为本公开实施例提供的芯片制造方法的流程示意图;
图2a为本公开实施例提供的芯片制造过程的结构示意图一;
图2b为本公开实施例提供的芯片制造过程的结构示意图二;
图2c为本公开实施例提供的芯片制造过程的结构示意图三;
图2d为本公开实施例提供的芯片制造过程的结构示意图四;
图2e为本公开实施例提供的芯片制造过程的结构示意图五;
图2f为本公开实施例提供的芯片制造过程的结构示意图六;
图2g为本公开实施例提供的芯片制造过程的结构示意图七;
图2h为本公开实施例提供的芯片制造过程的结构示意图八;
图2i为本公开实施例提供的芯片制造过程的结构示意图九;
图2j为本公开实施例提供的芯片制造过程的结构示意图十;
图2k为本公开实施例提供的芯片制造过程的结构示意图十一;
图2l为本公开实施例提供的芯片制造过程的结构示意图十二;
图3a为本公开另一实施例提供的芯片制造过程的结构示意图一;
图3b为本公开另一实施例提供的芯片制造过程的结构示意图二。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式,然而应当理解,可以以各种形式实现本公开,而不应被这里阐述的具体实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本公开,并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中,给出了大量具体的细节以便提供对本公开更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本公开可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本公开发生混淆,对于本领域公知的一些技术特征未进行描述;即,这里不描述实际实施例的全部特征,不详细描述公知的功能和结构。
应当明白,空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述术语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
在传统的芯片制造过程中,先在晶圆上形成多个主芯片区域和切割道,再对晶圆进行背面减薄,然后通过激光切割工艺沿切割道将晶圆切割为多个芯片。通过激光切割得到的芯片为矩形,减薄后的矩形芯片的四个边角区域为应力集中区域,相对较脆弱,在芯片转移的过程中,边角区域存在破裂的风险。此外,在后续的封装过程中,需要在芯片之间填充模制材料,在此过程中产生的应力变化也会导致芯片的边角区域发生破裂。当芯片的边角区域发生破裂时,会产生杂质颗粒,导致芯片的洁净度降低,甚至还会对机台造成污染,严重影响生产效率。
因而,需要进一步优化芯片制造工艺,避免芯片的边角区域产生破裂,减少杂质颗粒的产生,以提高芯片的洁净度和良率。
对此,本公开提出了以下实施方式。
本公开实施例提供了一种芯片制造方法。图1为本公开实施例提供的芯片制造方法的流程示意图。如图1所示,芯片制造方法包括以下步骤:
步骤101:提供晶圆;所述晶圆包括形成于衬底上的主芯片区域和切割道区域;所述切割道区域包括第一区域和第二区域;所述第二区域位于所述主芯片区域与所述第一区域之间;所述第一区域包括金属结构,所述第二区域不包括所述金属结构;
步骤102:对所述第一区域执行划片切割,以将所述晶圆切割为若干个芯片;
步骤103:对所述第二区域执行第一倒角切割,以在所述若干个芯片的边角区域形成暴露所述衬底的倒角;
步骤104:对所述衬底执行第二倒角切割,以去除暴露的所述衬底,得到倒角后的芯片。
图2a至图2l为本公开实施例提供的芯片制造过程的结构示意图。下面,将结合图1、图2a至图2l对本公开实施例提供的芯片制造方法进行详细说明。
图2a为本公开实施例提供的晶圆的俯视图,图2b至图2f为图2a沿AA’线的截面图。在一些实施例中,结合参照图2a和图2b,芯片制造方法包括:提供晶圆;晶圆包括形成于衬底200上的主芯片区域201和切割道区域;切割道区域包括第一区域202和第二区域203;第二区域203位于主芯片区域201与第一区域202之间。
需要说明的是,在本公开实施例中,D1方向为AA’线的延伸方向,D1方向与X方向的夹角为45°。
在本公开实施例中,主芯片区域201包括形成在衬底200上的外围电路结构和/或存储电路结构(图中未示出)。
需要说明的是,图2a仅示出了晶圆中包括四个主芯片区域201的部分,本公开对晶圆中主芯片区域的个数不作限制。
在本公开实施例中,切割道区域中的第二区域203围绕主芯片区域201设置,第一区域202位于第二区域203之间,第一区域202包括沿X方向延伸的部分和沿Y方向延伸的部分。
在本公开实施例中,第一区域202包括金属结构(图中未示出),第二区域203不包括金属结构。这里,金属结构可以为用于主芯片区域201测试的金属键,以及用于连接金属键的重布线层等在最终制得的芯片中已无任何作用的金属结构。
在一些实施例中,第二区域203的宽度与切割道区域的宽度的比值范围为10%至45%。在一具体示例中,第二区域203的宽度与切割道区域的宽度的比值为20%,第一区域202的宽度与切割道区域的宽度的比值为60%。
在一些实施例中,第二区域203包括至少一层介质材料层。这里,介质材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种。在本公开实施例中,在切割道区域中设置围绕主芯片区域201的第二区域203,用于进行后续的倒角切割。第二区域203可以仅包括由一种介质材料形成的介质材料层。在一具体示例中,第二区域203仅包括形成在衬底200上的氧化硅层。在另一具体示例中,第二区域203仅包括形成在衬底200上的氮化硅层。在另一具体示例中,第二区域203仅包括形成在衬底200上的氮氧化硅层。
在一些实施例中,第一区域202中的金属结构之间填充有介质材料,并且与第二区域203中的介质材料相同。在晶圆上形成切割道区域的过程中,可以先在切割道区域范围内的衬底200上形成介质材料层,再在远离主芯片区域201的介质材料层内形成金属结构,从而在切割道区域中形成仅包括介质材料层的第二区域203,以及既包括介质材料层也包括金属结构的第一区域202。
在一些实施例中,结合参照图2b至图2e,芯片的制造方法包括:将晶圆的正面与支撑晶圆进行临时键合;对晶圆与正面相对的背面执行减薄工艺,以去除部分衬底200;执行解键合,将晶圆与支撑晶圆分离;将晶圆的背面粘附在切割带(dicing tape)220上。如图2c所示,支撑晶圆包括支撑衬底210和键合层211,键合层211包括键合剂,可以与晶圆的正面临时键合。如图2d所示,对晶圆的背面执行减薄工艺后,衬底200在Z方向上的厚度减小,以与后续切割步骤的切割深度相匹配。如图2e所示,执行解键合后,将晶圆的背面粘附在切割带220上,以进行后续的切割步骤。
在一些实施例中,结合参照图2e和图2f,芯片制造方法包括:在晶圆上覆盖激光保护液,以形成激光保护液层204。
在一些实施例中,在晶圆表面形成激光保护液层204的过程包括:先将晶圆吸附在工作台上,通过液压泵输送一定量的激光保护液滴落在晶圆表面,然后通过工作台的高速旋转,使激光保护液均匀扩散至整个晶圆表面,以形成激光保护液层204。激光保护液包括表面活性剂、有机溶剂、偶联剂等成分,可以在晶圆表面形成一层有机保护膜,在激光切割的过程中,可以使激光的能量均匀地作用在晶圆表面,防止晶圆在切割中产生崩边。
在一些实施例中,结合参照图2f至图2h,其中,图2h为图2g沿AA’线的截面图。芯片制造方法包括:对第一区域202执行划片切割,以将晶圆切割为若干个芯片。
在本公开实施例中,划片切割为激光切割,分别沿X方向和Y方向对第一区域202执行激光切割,切割深度与晶圆在Z方向上的厚度相同,以将晶圆切割为若干个芯片。
在一些实施例中,照射在第一区域202的激光光斑的尺寸与第一区域202的宽度基本相同,在执行划片切割后,第一区域202被切除。
在一些实施例中,照射在第一区域202的激光光斑的尺寸还可以大于第一区域202的宽度,并且小于切割道区域的宽度,在执行划片切割时,第一区域202和部分第二区域203被切除,并在第二区域203中产生切割侧壁,由于第二区域203不包括金属结构,由此产生切割侧壁不会存在由于金属材料和介质材料之间热效应的差异导致的侧壁不平整或产生熔渣等杂质颗粒的问题,从而可以有效提高划片切割的可靠性。
需要说明的是,执行划片切割时,照射在第一区域202的激光光斑的尺寸即为划片切割的切割宽度。对于切割道区域沿X方向延伸的部分,切割道区域的宽度、第一区域202的宽度或第二区域203的宽度是指该区域在Y方向上的尺寸;对于切割道区域沿Y方向延伸的部分,切割道区域的宽度、第一区域202的宽度或第二区域203的宽度是指该区域在X方向上的尺寸。
如图2g所示,通过划片切割得到的芯片包括主芯片区域201和围绕主芯片区域的第二区域203。芯片的形状为矩形,由于在执行划片切割之前,已对晶圆进行了背面减薄,对于较薄的矩形芯片,芯片的四个边角区域为应力集中区域,相对较脆弱,在芯片转移的过程中,边角区域存在破裂的风险。此外,在后续的封装过程中,需要在芯片之间填充模制材料,在此过程中产生的应力变化也会导致芯片的边角区域发生破裂。因此,需要进一步对芯片的边角区域进行处理。
在一些实施例中,结合参照图2h至图2j,其中,图2j为图2i沿AA’线的截面图。芯片制造方法包括:对第二区域203执行第一倒角切割,以在芯片的边角区域形成暴露衬底200的倒角。
在一具体示例中,第一倒角切割为激光切割,切割路径为直线。如图2i所示,在执行第一倒角切割后,在每个芯片的四个边角区域形成了暴露衬底200的倒角,倒角的侧壁为直形。如图2j所示,在第一倒角切割的过程中,仅对第二区域203进行激光切割,切割深度与第二区域203在Z方向上的厚度相同,以形成暴露衬底200的倒角。
可以理解的是,金属结构的材料和填充在金属结构之间的介质材料的热膨胀系数存在较大的差异。例如,在金属结构的材料为金属铜,填充在金属结构之间的介质材料为二氧化硅的情况下,金属铜的热膨胀系数(16.7ppm/K)大于二氧化硅的热膨胀系数(0.55ppm/K),若直接在包括金属结构的区域执行第一倒角切割,在激光切割形成的切割面上,金属材料的膨胀程度会远大于介质材料的膨胀程度,导致切割面不平整,甚至产生熔渣等杂质颗粒,在后续芯片的清洗过程中,杂质颗粒会被清洗出来转移至芯片的其他区域,从而对芯片的洁净度和良率产生负面影响。
在本公开实施例中,形成了包围主芯片区域201的第二区域203,且第二区域203仅由介质材料形成,在执行第一倒角切割时,仅对第二区域203进行激光切割以形成暴露衬底200的倒角,从而可以避免在倒角切割的过程中产生熔渣等杂质颗粒,避免对芯片造成污染,并使得切割得到的倒角具有平整度较高的侧壁,有效提高倒角切割的可靠性。
在一具体示例中,第二区域203仅包括形成在衬底200上的氧化硅层,在执行第一倒角切割时,对氧化硅层进行激光切割。当对仅包括一种材料的区域进行激光切割时,由于位于不同部位的材料的热膨胀系数和蒸发温度几乎完全相同,不会产生由于不同材料之间热效应的差异而导致的切割面不平整的问题,从而可以进一步保证激光切割后产生的倒角侧壁具有较高的平整度。
需要说明的是,图2i所示的执行第一倒角切割后形成的倒角仅为示例,在实际应用中,倒角的侧壁可以更靠近主芯片区域201或更远离主芯片区域201,仅需保证倒角在第二区域203中形成即可。
在本公开实施例中,在执行第一倒角切割时,所形成的倒角的侧壁与主芯片区域201之间保留部分第二区域203,可以增大激光切割的工艺窗口,并确保在执行第一倒角切割的过程中不会对主芯片区域201中的外围电路结构或存储电路结构造成影响。
在一些实施例中,结合参照图2j至图2l,其中,图2l为图2k沿AA’线的截面图。芯片制造方法包括:对衬底200执行第二倒角切割,以去除暴露的衬底200,得到倒角后的芯片。
在本公开实施例中,第二倒角切割可以为Bosch刻蚀,包括向暴露的衬底200多次交替输送刻蚀气体和钝化气体。Bosch刻蚀是指在为了阻止或弱化侧向刻蚀,设法在刻蚀的侧壁沉积一层钝化膜的刻蚀工艺。当输送刻蚀气体时,对衬底200进行刻蚀;当输送钝化气体时,在侧壁形成钝化膜。从而可以在刻蚀衬底200的过程中避免侧向刻蚀,保持侧壁的平整度。
在本公开实施例中,衬底200可以为单质半导体材料衬底(例如为硅衬底、锗衬底等)、复合半导体材料衬底(例如为锗硅衬底等),或绝缘体上硅衬底(Silicon onInsulator,SOI)、绝缘体上锗衬底(Germaniumon Insulator,GOI)等。在一具体示例中,衬底200的材料为硅,Bosch刻蚀首先采用氟基活性基团进行硅的刻蚀,然后进行侧壁钝化,刻蚀和钝化两步工艺交替进行。在等离子体刻蚀腔室中输送的刻蚀气体包括六氟化硫,钝化气体包括八氟环丁烷。当输送钝化气体时,钝化气体在等离子体中能够形成分子量较大的氟碳聚合物,沉积在硅表面能够阻止氟离子与硅的反应。刻蚀与钝化各进行5s至10s,实现在短时间的刻蚀之后即将刚刚刻蚀过的硅表面钝化,在Z方向上由于有等离子体的物理溅射轰击,仅有侧壁上的钝化膜可以保留下来,并在下一个刻蚀周期保护侧壁不被刻蚀。由此,通过周期性的“刻蚀-钝化-刻蚀”,刻蚀只沿着Z方向进行,直至完全去除暴露的衬底200。
在本公开实施例中,先通过第一倒角切割在芯片的边角区域形成暴露衬底200的倒角,再通过第二倒角切割去除暴露的衬底200,以得到倒角后的芯片。在第一倒角切割的过程中,仅对不包括金属结构的第二区域203进行激光切割,可以得到平整的切割侧壁,而后在第二倒角切割的过程中,Bosch刻蚀工艺可以有效避免侧向刻蚀,刻蚀可以沿着第一倒角切割形成的切割侧壁进行,进一步保证切割侧壁的平整度。
如图2k所示,通过上述芯片制造方法得到的芯片的边角区域均为钝角,在后续芯片转移或封装的过程中,芯片边角区域的应力可以得到分散。需要说明的是,图中所示的钝角的角度均为135°,在实际的芯片制造过程中,倒角切割后形成的多个钝角的角度可以不同。
在一些实施例中,在倒角切割完成后,可以通过湿法刻蚀去除芯片表面剩余的激光保护液层204,并对芯片进行清洗。由于在倒角切割的过程中,仅针对不包括金属结构的第二区域203,可以有效避免在激光切割的过程中产生熔渣等杂质颗粒,因此在对芯片进行清洗时,也不会有杂质颗粒从切割区域转移至芯片的其他区域,有效提高了倒角后芯片的洁净度。
需要说明的是,为了便于观察在执行倒角切割后芯片边角区域的形状,图2h、图2j和图2l中仅示出了两个芯片的边角区域,省略了其他芯片在沿AA’线的截面图中可以观察到的部分。此外,为了便于观察在执行划片切割后每个芯片的形状,图2g、图2i、图2k、图3a和图3b中省略了激光保护液层204和切割带220。
在一些实施例中,通过上述芯片制造方法还可以制得边角区域为圆角的芯片。该芯片的制造方法与图2k所示的芯片的制造方法类似,这里,仅对制造过程中的不同之处进行说明。
在一些实施例中,如图3a所示,在对第二区域203执行第一倒角切割时,激光切割的路径为弧线,所形成的暴露衬底200的倒角的侧壁为弧形。如图3b所示,在对衬底200执行第二倒角切割后,最终制得的芯片包括四个圆角,圆角具有更好的分散边角区域应力的效果,可以有效降低边角区域产生破裂的风险。
需要说明的是,上述实施例仅以在每个芯片的四个边角区域形成形貌基本相同的倒角作为示例,在实际的芯片制造过程中,由于主芯片区域中不同部位的外围电路结构或存储电路结构的布局存在差异,芯片的四个边角区域的应力分布也可能是不同的。因而,在一些实施例中,可以在对芯片执行倒角切割之前,先通过线上量测技术获取芯片的应力分布,而后根据应力调节的实际需求,通过上述芯片制造方法在芯片的四个边角区域分别形成形貌不同的倒角。例如,由于切割路径为直线的激光切割的效率更高,也更加容易实现,可以在应力相对更加集中的边角区域形成侧壁为弧形的倒角,而在应力相对分散的边角区域形成侧壁为直形的倒角。
在本公开实施例中,切割道区域包括围绕主芯片区域的第二区域和位于第二区域之间的第一区域,其中,第一区域包括金属结构,第二区域不包括金属结构且包括至少一层介质材料层。在进行划片切割时,激光切割的切割宽度等于或大于第一区域的宽度,由此,可以在第二区域中产生切割侧壁,避免由于金属材料和介质材料之间热效应的差异导致的侧壁不平整或产生熔渣等杂质颗粒的问题,有效提高划片切割的可靠性。
在本公开实施例中,在划片切割后对第二区域执行第一倒角切割,以形成暴露衬底的倒角。第一倒角切割为激光切割,由于第二区域不包括金属结构,对第二区域的边角区域进行激光切割不会由于介质材料和金属材料之间热效应的差异导致切割面不平整或产生熔渣等杂质颗粒,从而可以避免在倒角切割的过程中对芯片造成污染,有效提高倒角切割的可靠性。
在本公开实施例中,在对第二区域执行第一倒角切割后,对暴露的衬底进行第二倒角切割,以得到倒角后的芯片。第二倒角切割通过Bosch刻蚀去除暴露的衬底,可以避免对倒角的侧壁产生侧向刻蚀,进一步保证倒角侧壁的平整度。
在本公开实施例中,第一倒角切割的切割路径为直线或者弧线,切割形成的倒角的侧壁为直形或弧形,最终得到的芯片包括钝角或圆角,相较于矩形芯片,包括钝角或圆角的芯片的边角区域的应力可以得到分散,边角区域产生破裂的风险显著降低。
基于同样的发明构思,本公开实施例还提供了一种芯片,该芯片可以采用前述一些实施例中的芯片制造方法制得。该芯片的俯视图如图2k或图3b所示,包括主芯片区域201和围绕主芯片区域的第二区域203,第二区域203包括至少一层介质材料层。芯片的边角区域为钝角或圆角,芯片边角区域的应力可以得到分散,从而可以避免芯片的边角区域在转移或封装的过程中发生破裂而影响芯片的洁净度和良率。
基于同样的发明构思,本公开实施例还提供了一种封装结构,该封装结构包括半导体基底和多个通过前述一些实施例中的芯片制造方法制得的芯片,芯片与半导体基底键合,芯片与芯片之间填充有模制材料。由于通过前述一些实施例中的芯片制造方法制得的芯片具有平整的侧壁,并且边角区域的应力得到了有效的分散,在实际应用过程中,芯片的边角区域产生破裂的可能性较小,该封装结构具有较高的可靠性。
本公开所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。
本公开所提供的几个装置实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的装置实施例。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种芯片制造方法,其特征在于,包括:
提供晶圆;所述晶圆包括形成于衬底上的主芯片区域和切割道区域;所述切割道区域包括第一区域和第二区域;所述第二区域位于所述主芯片区域与所述第一区域之间;所述第一区域包括介质材料层和金属结构,所述第二区域包括所述介质材料层且不包括所述金属结构;
对所述第一区域执行划片切割,以切除所述第一区域并将所述晶圆切割为若干个芯片;
对所述第二区域执行第一倒角切割,以在所述若干个芯片的边角区域形成暴露所述衬底的倒角;所述第一倒角切割为激光切割;
对所述衬底执行第二倒角切割,以去除暴露的所述衬底,得到倒角后的芯片。
2.根据权利要求1所述的芯片制造方法,其特征在于,所述倒角的侧壁为直形或弧形。
3.根据权利要求1所述的芯片制造方法,其特征在于,所述对所述衬底执行第二倒角切割,包括:
对暴露的所述衬底执行Bosch刻蚀;所述Bosch刻蚀包括向所述衬底多次交替输送刻蚀气体与钝化气体。
4.根据权利要求1所述的芯片制造方法,其特征在于,所述介质材料包括氧化硅、氮化硅或氮氧化硅。
5.根据权利要求1所述的芯片制造方法,其特征在于,所述对所述第一区域执行划片切割之前,所述芯片制造方法还包括:
在所述晶圆上覆盖激光保护液。
6.根据权利要求5所述的芯片制造方法,其特征在于,所述在所述晶圆上覆盖激光保护液之前,所述芯片制造方法还包括:
将所述晶圆的正面与支撑晶圆进行临时键合;
对所述晶圆与所述正面相对的背面执行减薄工艺,以去除部分所述衬底;
执行解键合,将所述晶圆与所述支撑晶圆分离;
将所述晶圆的背面粘附在切割带上。
7.根据权利要求6所述的芯片制造方法,其特征在于,所述划片切割为激光切割。
8.根据权利要求7所述的芯片制造方法,其特征在于,所述划片切割的切割宽度大于或等于所述第一区域的宽度,并且所述划片切割的切割宽度小于所述切割道区域的宽度。
9.一种芯片,其特征在于,所述芯片由权利要求1至8任一项所述的芯片制造方法制得。
10.一种封装结构,其特征在于,包括半导体基底和位于所述半导体基底上的多个芯片;所述芯片由权利要求1至8任一项所述的芯片制造方法制得;所述芯片与芯片之间填充有模制材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310134644.9A CN115870641B (zh) | 2023-02-20 | 2023-02-20 | 一种芯片及其制造方法、封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310134644.9A CN115870641B (zh) | 2023-02-20 | 2023-02-20 | 一种芯片及其制造方法、封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115870641A CN115870641A (zh) | 2023-03-31 |
CN115870641B true CN115870641B (zh) | 2023-05-23 |
Family
ID=85761349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310134644.9A Active CN115870641B (zh) | 2023-02-20 | 2023-02-20 | 一种芯片及其制造方法、封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115870641B (zh) |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004079667A (ja) * | 2002-08-13 | 2004-03-11 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
TW200616062A (en) * | 2004-11-15 | 2006-05-16 | Advanced Semiconductor Eng | Method of dicing wafer |
CN101599451A (zh) * | 2009-07-10 | 2009-12-09 | 上海新傲科技股份有限公司 | 对带有绝缘埋层的半导体衬底进行边缘倒角的方法 |
CN102779792A (zh) * | 2011-05-13 | 2012-11-14 | 格罗方德半导体公司 | 用于集成电路装置的晶粒密封件 |
CN203726355U (zh) * | 2014-03-26 | 2014-07-23 | 山东天岳晶体材料有限公司 | 一种大直径碳化硅晶片的边缘倒角用砂轮 |
CN104465513A (zh) * | 2013-09-12 | 2015-03-25 | 英飞凌科技股份有限公司 | 半导体器件和用于制造半导体器件的方法 |
DE102014019632A1 (de) * | 2014-01-24 | 2015-07-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Verkapseln und Zertrennen von halbleiterbauelementen und Strukturen davon |
CN104851850A (zh) * | 2014-02-14 | 2015-08-19 | 飞思卡尔半导体公司 | 集成电路的背面金属化图形 |
JP5862733B1 (ja) * | 2014-09-08 | 2016-02-16 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
CN108788486A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN109671822A (zh) * | 2019-01-10 | 2019-04-23 | 佛山市国星半导体技术有限公司 | 一种防激光切割损伤的led晶圆及其制作方法、切割方法 |
CN111430229A (zh) * | 2020-04-28 | 2020-07-17 | 长江存储科技有限责任公司 | 切割方法 |
JP2020179473A (ja) * | 2019-04-26 | 2020-11-05 | 株式会社ディスコ | ウエーハの加工方法 |
CN113953689A (zh) * | 2021-12-16 | 2022-01-21 | 湖北三维半导体集成创新中心有限责任公司 | 一种晶圆的切割方法 |
CN114178700A (zh) * | 2021-11-30 | 2022-03-15 | 武汉新芯集成电路制造有限公司 | 一种晶圆及其切割方法 |
WO2022121119A1 (zh) * | 2020-12-10 | 2022-06-16 | 武汉新芯集成电路制造有限公司 | 芯片键合方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7244664B2 (en) * | 2003-10-30 | 2007-07-17 | Texas Instruments Incorporated | Method for dicing and singulating substrates |
JP4507175B2 (ja) * | 2004-09-09 | 2010-07-21 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP2009099681A (ja) * | 2007-10-15 | 2009-05-07 | Shinko Electric Ind Co Ltd | 基板の個片化方法 |
KR102611982B1 (ko) * | 2016-05-25 | 2023-12-08 | 삼성전자주식회사 | 반도체 장치 |
-
2023
- 2023-02-20 CN CN202310134644.9A patent/CN115870641B/zh active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004079667A (ja) * | 2002-08-13 | 2004-03-11 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
TW200616062A (en) * | 2004-11-15 | 2006-05-16 | Advanced Semiconductor Eng | Method of dicing wafer |
CN101599451A (zh) * | 2009-07-10 | 2009-12-09 | 上海新傲科技股份有限公司 | 对带有绝缘埋层的半导体衬底进行边缘倒角的方法 |
CN102779792A (zh) * | 2011-05-13 | 2012-11-14 | 格罗方德半导体公司 | 用于集成电路装置的晶粒密封件 |
CN104465513A (zh) * | 2013-09-12 | 2015-03-25 | 英飞凌科技股份有限公司 | 半导体器件和用于制造半导体器件的方法 |
DE102014019632A1 (de) * | 2014-01-24 | 2015-07-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Verkapseln und Zertrennen von halbleiterbauelementen und Strukturen davon |
CN104851850A (zh) * | 2014-02-14 | 2015-08-19 | 飞思卡尔半导体公司 | 集成电路的背面金属化图形 |
CN203726355U (zh) * | 2014-03-26 | 2014-07-23 | 山东天岳晶体材料有限公司 | 一种大直径碳化硅晶片的边缘倒角用砂轮 |
JP5862733B1 (ja) * | 2014-09-08 | 2016-02-16 | 富士ゼロックス株式会社 | 半導体片の製造方法 |
CN108788486A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN109671822A (zh) * | 2019-01-10 | 2019-04-23 | 佛山市国星半导体技术有限公司 | 一种防激光切割损伤的led晶圆及其制作方法、切割方法 |
JP2020179473A (ja) * | 2019-04-26 | 2020-11-05 | 株式会社ディスコ | ウエーハの加工方法 |
CN111430229A (zh) * | 2020-04-28 | 2020-07-17 | 长江存储科技有限责任公司 | 切割方法 |
WO2022121119A1 (zh) * | 2020-12-10 | 2022-06-16 | 武汉新芯集成电路制造有限公司 | 芯片键合方法 |
CN114178700A (zh) * | 2021-11-30 | 2022-03-15 | 武汉新芯集成电路制造有限公司 | 一种晶圆及其切割方法 |
CN113953689A (zh) * | 2021-12-16 | 2022-01-21 | 湖北三维半导体集成创新中心有限责任公司 | 一种晶圆的切割方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115870641A (zh) | 2023-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230282610A1 (en) | Processed stacked dies | |
JP3229208B2 (ja) | 集積回路チップのエッジを正確に画定する方法 | |
US7316940B2 (en) | Chip dicing | |
US9048309B2 (en) | Uniform masking for wafer dicing using laser and plasma etch | |
US8097955B2 (en) | Interconnect structures and methods | |
US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
US20080277806A1 (en) | Semiconductor wafer with assisting dicing structure and dicing method thereof | |
CN102117770B (zh) | 支撑与握持半导体晶片的支撑结构的形成方法 | |
US7655539B2 (en) | Dice by grind for back surface metallized dies | |
US20240006223A1 (en) | Method for semiconductor die edge protection and semiconductor die separation | |
CN111834296A (zh) | 半导体器件和方法 | |
JP2004055852A (ja) | 半導体装置及びその製造方法 | |
US7087464B2 (en) | Method and structure for a wafer level packaging | |
CN115870641B (zh) | 一种芯片及其制造方法、封装结构 | |
CN116613080A (zh) | 半导体器件及其制作方法 | |
CN115763237A (zh) | 晶圆切割方法 | |
JPS6226839A (ja) | 半導体基板 | |
CN111696968B (zh) | 半导体结构的制造方法 | |
US11776908B2 (en) | Semiconductor die edge protection for semiconductor device assemblies and associated systems and methods | |
CN112599431A (zh) | 晶圆键合结构及键合方法 | |
CN118073210A (zh) | 一种晶圆键合结构及其形成方法 | |
CN116759418A (zh) | 一种晶圆裂片方法及应用 | |
JP2004071939A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |