JP6817372B2 - ウェーハダイシング方法およびダイ - Google Patents

ウェーハダイシング方法およびダイ Download PDF

Info

Publication number
JP6817372B2
JP6817372B2 JP2019110004A JP2019110004A JP6817372B2 JP 6817372 B2 JP6817372 B2 JP 6817372B2 JP 2019110004 A JP2019110004 A JP 2019110004A JP 2019110004 A JP2019110004 A JP 2019110004A JP 6817372 B2 JP6817372 B2 JP 6817372B2
Authority
JP
Japan
Prior art keywords
etching
dielectric layer
die
test structure
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019110004A
Other languages
English (en)
Other versions
JP2020202336A (ja
Inventor
承宏 韋
承宏 韋
宏生 陳
宏生 陳
靖為 陳
靖為 陳
碩哲 張
碩哲 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to JP2019110004A priority Critical patent/JP6817372B2/ja
Publication of JP2020202336A publication Critical patent/JP2020202336A/ja
Application granted granted Critical
Publication of JP6817372B2 publication Critical patent/JP6817372B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Dicing (AREA)

Description

本開示の実施形態は、ウェーハダイシング方法およびダイに関する。
ウェーハの製造が完了した後、ダイシング技術を用いて、ウェーハをスクライブ線に沿って複数の個別のダイに切断する。現在のウェーハのダイシング技術は、例えばブレードを用いたダイシングなどのメカニカルダイシング、レーザダイシング、プラズマダイシングなどを含む。
半導体デバイスの限界寸法の縮小化とともに、単一のウェーハ上により多くのダイを形成することができ、それによりスクライブ線の幅がより小さくなり、スクライブ線の経路長も増加する。レーザダイシングまたはメカニカルダイシングを用いてウェーハを切断する場合、レーザビームおよびダイシングツール自体がある幅を有しているため、スクライブ線の幅が小さい時、スクライブ線に隣接するダイ領域が破損され得る。換言すれば、レーザダイシングまたはメカニカルダイシングを用いて、小さな寸法のスクライブ線を有するウェーハを切断するのは困難である。一方、レーザダイシングまたはメカニカルダイシングを用いてウェーハを切断するのに必要な時間は、スクライブ線の経路長が増加するにつれて著しく延び、ウェーハダイシングのコストが増加する。
また、ウェーハがメカニカルダイシングによって切断される時、ダイシングツールによって生成されるメカニカルストレスに起因するウェーハの欠けまたは割れの問題があり得、これはダイに破損を引き起こし得る。ウェーハがレーザダイシングによって切断される時、レーザの熱影響がダイ領域に転送され、ダイに悪影響を及ぼす。さらに、レーザダイシングおよびメカニカルダイシングの後、ダイの側壁は、大抵粗い表面を有する。
図1Aは、ブレードを用いてウェーハがダイシングされた後のダイの上面の走査型電子顕微鏡(SEM)像を示している。図1Bは、レーザダイシング後のダイの表面のSEM像を示している。図1Cは、メカニカルまたはレーザダイシング後のダイDの側壁の模式断面図を示している。
図1A〜1Cを参照すると、ダイDの側壁SWは、メカニカルまたはレーザダイシングの後に、不均一かつ粗い表面を有している。このような粗い側壁SWは、応力が容易に集中する点(点WPなど)を有し、ダイDが応力に晒されると、応力は容易に点WPに集中し、ダイDは点WPから容易に割れる。点WPは、弱点WPとも参照され得る。
メカニカルおよびレーザダイシングに比べて、プラズマダイシングは小さな寸法のスクライブ線を有するウェーハをダイシングできるだけでなく、ダイシングに必要な時間を低減することもできる。一方、ダイの側壁は、プラズマダイシングの間に平坦な表面を有し、ダイの強度を増加させ得る。しかしながら、スクライブ線は、試験素子の金属特徴および絶縁または誘電体特徴の複雑な多層構造を含むため、如何にしてプラズマダイシングを用いて試験素子の複雑な構造を除去するかは、現在もなお解決する必要のある問題である。
本開示は、ウェーハダイシング方法およびその方法を用いて形成されたダイを提供する。本方法は、複数のエッチングサイクルを採用してスクライブ領域における複雑な試験構造を除去し、得られたダイは平坦な側壁を有することができる。
本開示の実施形態は、以下の処理を含むウェーハの切断方法を提供する。ウェーハが用意され、該ウェーハは、複数のダイ領域と、該複数のダイ領域の間の1つのスクライブ領域とを含む。スクライブ領域は、基板と、誘電体層と前記基板上の試験構造とを有し、前記試験構造は、前記誘電体層中に配置されている。上記基板を露出するために、第1の除去プロセスが実行され、試験構造および該試験構造の周囲の誘電体層を除去する。第1の除去プロセスは、複数のエッチングサイクルを実行するステップを含み、各エッチングサイクルは、第1のエッチングプロセスを実行して、上記試験構造の一部を除去するステップと、第2のエッチングプロセスを実行して、上記誘電体層の一部を除去するステップとを有する。互いに分離された複数のダイを形成するために、第2の除去プロセスが実行され、上記スクライブ領域における基板を除去する。
本開示の実施形態は、上述したウェーハダイシング方法を用いてウェーハから切断されたダイを提供し、前記ダイの側壁は平坦な表面を有する。
上述のように、本開示は第1のエッチング処理および第2のエッチング処理の複数のエッチングサイクルを実行することによって、スクライブ領域における複雑な試験構造を除去し、その結果、ウェーハから切断されたダイは平坦な表面を有する。こうして、割れを避けるために、ダイの強度が増加され、ダイは、より強い応力に耐えることができる。
上記特徴および本開示の利点をより分かりやすくするために、以下、図面を伴う幾つかの実施形態について詳細に説明する。
1Aは、従来のメカニカルダイシング法によってウェーハから切断されたダイの走査型電子顕微鏡(SEM)像を示しており、1Bは、従来のレーザダイシング法によってウェーハから切断されたダイのSEM像を示しており、1Cは、従来のメカニカルまたはレーザダイシング法によってウェーハから切断されたダイの模式断面図を示している。 本開示の幾つかの実施形態によるウェーハダイシング方法を示す模式断面図である。 本開示の幾つかの実施形態によるウェーハダイシング方法を示す模式断面図である。 本開示の幾つかの実施形態によるウェーハダイシング方法を示す模式断面図である。 本開示の幾つかの実施形態によるウェーハダイシング方法を示す模式断面図である。 本開示の幾つかの実施形態によるウェーハダイシング方法を示す模式断面図である。 本開示の幾つかの実施形態によるウェーハダイシング方法を示す模式断面図である。 3A〜3Fは、本開示の幾つかの実施形態による、ウェーハダイシング中にスクライブ線における試験素子および誘電体層を除去する方法を示している。 本開示の幾つかの実施形態による、ウェーハから切断されたダイのSEM像を示している。
実施形態の図面を参照して、本発明をより完全に説明する。しかしながら、本発明は、様々な異なる形態で実施することができ、ここで説明する実施形態に限定されるべきではない。図面における層および領域の厚みは、明確性のために誇張され得る。同一または類似の構成要素の符号は、同一または類似の構成要素を示している。従って、そのさらなる説明は、以降提供されない。
図2A〜2Fは、本開示の幾つかの実施形態によるウェーハダイシング方法を示す模式断面図である。図3A〜3Fは、本開示の幾つかの実施形態による、ウェーハダイシング中のスクライブ線における試験素子および誘電体層を除去する方法を示す拡大模式図である。
図2Aを参照すると、ウェーハWが用意されている。ウェーハWは、基板100を含む。基板100は、ドープシリコン基板、アンドープシリコン基板、またはシリコン・オン・インシュレータ(SOI)基板のような半導体基板である。ドープシリコン基板のドーパントは、P型ドーパント、N型ドーパントまたはそれらの組み合わせとすることができる。一層または複数層の誘電体層102が基板100上に形成されている。一実施形態において、複数層の誘電体層102が基板100の上方に積層されており、それぞれの誘電体層102の厚みは、同一または異なっていてよい。誘電体層102の材料は、酸化シリコン、窒化シリコンまたはそれらの組み合わせを含むことができる。
一実施形態において、スクライブ領域SRの幅は、例えば、50μm〜80μmまたは60μm〜80μmである。一実施形態において、基板100および誘電体層102は、ダイ領域DRからスクライブ領域SRまで延在している。
一実施形態において、ウェーハWは、ダイ領域DRの基板100の上および/または中に、集積回路素子、配線構造およびシールリングSLを含むことができる。簡潔にするために、集積回路素子および配線構造は、具体的には示されていない。例えば、ダイ領域DRは、能動素子、受動素子またはそれらの組み合わせを含むことができる。能動素子は、例えば、トランジスタやダイオードなど、またはそれらの組み合わせを含む。受動素子は、例えば、キャパシタ、インダクタ、レジスタなど、またはそれらの組み合わせを含む。配線構造は、誘電体層102中に複数の導電性特徴を含む。導電性特徴は、例えば、互いに電気的に接続された、複数層の導電線、および導電ビアまたはプラグを含む。配線構造は、機能回路を形成するために、異なる集積回路素子に電気的に接続されている。一実施形態において、配線構造は、銅、アルミニウム、タングステン、それらの合金、またはそれらの組み合わせを含む。
シールリングSLは、シールリングSL内のダイ領域DR中の集積回路素子および配線構造などを保護するために、誘電体層102中に形成されており、ダイ領域DRの端部かつスクライブ領域Sに隣接して位置している。
一実施形態において、シールリングSLは、底部から頂部まで交互に積層された複数層のビアおよび金属線を含む。例えば、シールリングSLは、ビアV1’および金属線M1’、ビアV2’および金属線M2’、ビアV3’および金属線M3’を含むが、本開示はそれに限定されない。シールリングSLにおけるビアおよび金属線の層の数は、製品設計および要求に従って調整することができる。一実施形態において、シールリングSLの材料は、銅、アルミニウム、タングステン、それらの合金、またはそれらの組み合わせを含む。
一実施形態において、ウェーハ試験用の試験素子グループ(TEG)TGがスクライブ領域SRにおいて基板100上に配置されている。試験素子グループTGは、試験構造TGとしても参照され得る。試験構造TGは誘電体層102中に位置しており、誘電体層102によってシールリングSLから離間されている。一実施形態において、試験構造TGとシールリングSLとの間隔は、約5μmである。
一実施形態において、試験構造TGは、基板100上に交互に積層され、互いに電気的に接続された複数のビアおよび金属線を含む。例えば、試験構造TGは、底部から頂部まで、ビアV1および金属線M1、ビアV2および金属線M2、ビアV3および金属線M3を誘電体層102中に含むことができる。一実施形態において、金属線M3は、試験構造TGの頂部の金属特徴であり、金属線M3の上面は、スクライブ領域SRにおける誘電体層102の上面と実質的に同じ高さにすることができるが、本開示はそれに限定されない。なお、図面に示された試験構造TGにおけるビアおよび金属線の層の数は、単に説明のためであり、本開示はそれに限定されない。試験構造TGに含まれるビアおよび金属線の層の数は、試験の目的に応じて調整することができる。一実施形態において、試験構造TGの材料は、銅、アルミニウム、タングステン、それらの合金またはそれらの組み合わせを含む。
一実施形態において、試験構造TGおよびシールリングSLは、ダイ領域DRにおける配線構造と同時に形成して、配線構造から電気的に絶縁することができる。換言すれば、シールリングSLおよび試験構造TGは、電気的に浮遊している。
図2Aをさらに参照すると、一実施形態において、ウェーハWは、誘電体層102上に保護層104をさらに含む。保護層104は、ダイ領域DRからスクライブ領域SRまで延在しており、誘電体層102の上面、シールリングSLの上面、および試験構造TGの少なくとも一部の上面を被覆している。試験構造TGの金属線M3の上面の一部は、保護層104によって露出されている。金属線M3の露出上面は、例えば、ウェーハWの電気的試験のために用いることができる。保護層104の材料は、誘電体層102の材料と同一または異なっていてよい。例えば、保護層104の材料は、酸化シリコン、窒化シリコン、またはそれらの組み合わせを含むことができる。
図2Aをさらに参照すると、開口OPを有するパターン化マスク層108が基板100上に形成されている。パターン化マスク108は、例えば、パターン化フォトレジスト層である。一実施形態において、パターン化マスク層108は、ダイ領域DRおよびダイ領域DRに隣接するスクライブ領域SRの一部を被覆する。開口OPは、試験構造TGの直上にあり、保護層104およびスクライブ領域SRにおける金属線M3の一部を露出する。一実施形態において、開口OPの幅は、試験構造TGの幅よりも僅かに小さく、または同一に、あるいは大きくすることができる。例えば、開口OPは、10μm〜60μm、または10μm〜70μmの範囲の幅を有する。
図2A〜2Fを参照すると、ウェーハW中の複数のダイを分離するために、パターン化マスク108をマスクとして用いてウェーハWに分離プロセス(またはダイシングプロセスとして参照する)を実行する。一実施形態において、分離プロセスは、ドライエッチング、ウェットエッチングまたはそれらの組み合わせなどのエッチングプロセスを含む。分離プロセスがプラズマエッチングを採用する幾つかの実施形態において、分離プロセスは、プラズマダイシングプロセスとしても参照され得る。
図2A〜2Bを参照すると、金属線M3上に位置する保護層104の少なくとも一部を除去して金属線M3の上面および/または側壁を露出するために、パターン化マスク108をマスクとして用いてエッチングプロセスが実行される。一実施形態において、エッチング処理は、保護層104のみを除去して金属線M3の上面および誘電体層102の上面を露出し、金属線M3および誘電体層102の露出上面は、互いに平坦にすることができるが、本発明はそれに限定されない。別の実施形態において、エッチング処理は、保護層104および一部の誘電体層102を除去して、金属線M3の上面および側壁を露出し、エッチング処理後に、残った誘電体層102の上面を、金属線M3の上面よりも低くすることができる。
図2B〜2Dを参照すると、次いで第1の除去処理を実行して、試験構造TGおよびその周囲の誘電体層102を除去する。第1の除去処理は、複数のエッチングサイクルを実行するステップを含むことができる。各エッチングサイクルは、急速に切り替えられる第1のエッチング処理および第2のエッチング処理を含むことができ、第1のエッチング処理を実行して試験構造TGをエッチングし、第2のエッチング処理を実行して誘電体層102をエッチングする。以下、プラズマエッチングを例として、詳細を説明する。
図2Bおよび2Cは、金属線M3および該金属線M3を囲む誘電体層102の除去を示している。図3A〜3Fは、金属線M3および誘電体層102の除去方法を示す拡大模式図である。簡潔にするために、図3A〜3Fにおいて、ウェーハW中の全ての構成要素が具体的に示されているわけではない。
図2B〜2C、3A〜3Bを参照すると、一実施形態において、金属線M3は初期厚みT1を有し、誘電体層102は初期厚みT10を有している。図2Aおよび3Aにおいて、金属線M3の上面は、誘電体層102の上面と同じ高さにあるように示されているが、本開示はそれに限定されない。別の実施形態において、誘電体層102の上面は、金属線M3の上面よりも低くてもよい。
第1のエッチング処理は、パターン化マスク108をマスクとして用いて金属線M3に実行する。一実施形態において、金属線M3の一部を除去するために、第1のエッチング処理は、プラズマAをパターン化マスク層108によって露出したスクライブ領域SRに供給することによって実行する。プラズマAは、誘電体層102に対する金属線M3の高いエッチング選択比を有する。一実施形態において、プラズマAは、例えば、ClまたはBClのような塩素含有ガスによって生成された塩素含有プラズマである。
図3A〜3Bをさらに参照すると、一実施形態において、プラズマAの導入時間、つまり、第1のエッチング処理の時間は、例えば、20秒未満、30秒未満または50秒未満であり、金属線M3は、厚みTR1だけ除去される。一実施形態において、金属線M3の除去厚みTR1は、金属線M3の初期厚みT1よりも小さく、残された金属線M3は、厚みT2を有する。
図3Bを参照すると、一実施形態において、プラズマAを用いた金属線M3のエッチング中、誘電体層102もプラズマAに晒され、誘電体層102の表面上に硬質スキン層110が形成され得る。硬質スキン層110は、プラズマAおよび誘電体層102の反応によって生成されたポリマー生成物、および金属線M3のエッチングの副生成物を含み得る。少量の硬質スキン層110は、続く誘電体層102のエッチング処理において容易に除去することができる。しかしながら、プラズマAの導入時間、すなわち第1のエッチング処理の時間が増加するにつれて、硬質スキン層の寸法および除去の困難性も増加する。硬質スキン層を首尾よく除去できない場合、続くエッチング処理を妨害し、処理の困難性を増加させる。従って、プラズマAの導入時間を適正範囲(例えば、上述の時間範囲)に制御し、誘電体層102上に生成される硬質スキン層110を、続くエッチング処理において、エッチング処理の進行を妨げることなく首尾よく除去できるようにする必要がある。なお、プラズマAの適正な導入時間範囲は、金属線M3および誘電体層102の材料に関連する。
図3B〜3Cを参照すると、第1のエッチング処理を停止し、誘電体層102に第2のエッチングプロセスを実行する。例えば、第2のエッチング処理を実行して誘電体層102を除去するために、プラズマAを生成するエッチングガスの導入を停止し、プラズマBを生成する別のエッチングガスを導入する。プラズマBは、金属線M3に対する誘電体層102の高いエッチング選択比を有する。一実施形態において、プラズマBは、例えば、CF、CHFまたはSFなどのフッ素含有ガスによって生成されるフッ素含有プラズマである。
図3Cおよび3Dを参照すると、一実施形態において、第2のエッチング処理は、まず誘電体層102の表面を覆う硬質スキン層110を除去し、次いで誘電体層102の一部を除去する。誘電体層102は、初期厚みT10よりも小さい厚みT11だけ除去され、残された誘電体層102は、厚みT12を有する。本開示の実施形態において、第1のエッチング処理におけるプラズマAの導入時間は、適正範囲内に制御され、第2のエッチング処理において、プラズマBによって、エッチングプロセスの進行を妨げることなく硬質スキン層110を容易に除去できるようにする。
図3Dを参照すると、一実施形態において、プラズマBを用いた誘電体層102のエッチング中、金属線M3もプラズマBに晒され、硬質スキン層112が金属線M3の表面上に形成され得る。硬質スキン層112は、プラズマBおよび金属線M3の反応生成物、並びに第2のエッチング処理のエッチングの副生成物を含み得る。少量の硬質スキン層112は、続く金属線M3の第1のエッチング処理において容易に除去することができる。しかしながら、プラズマBの導入時間、すなわち第2のエッチング処理の時間が増加するにつれて、硬質スキン層112の寸法および除去の困難性も増加する。硬質スキン層112を首尾よく除去できない場合、続くエッチング処理を妨げ、処理の困難性を増加させる。従って、プラズマBの導入時間を適正範囲(例えば、上述の時間範囲)に制御し、金属線M3上に生成される硬質スキン層112を、続くエッチング処理において、エッチング処理の進行を妨げることなく、首尾よく除去できるようにする必要がある。一実施形態において、プラズマBの導入時間、すなわち、第2のエッチング処理の時間の適正範囲は、20秒未満、30秒未満または50秒未満である。
一実施形態において、図3A〜3Bに示された第1のエッチング処理および図3C〜3Dに示された第2のエッチング処理は、1つのエッチングサイクルとして参照される。エッチングサイクルは、エッチングガスを急速に切り替えることによって、試験構造(金属線MGなど)TBへの第1のエッチング処理、および誘電体層102への第2のエッチング処理を交互に実行する。図3A〜3Dは第1のエッチングサイクルを示している。図3E〜3Fは、次のエッチングサイクル、すなわち、第2のエッチングサイクルを示している。
図3D〜3Eを参照すると、プラズマBの導入を停止し、プラズマAを導入して、金属線M3に第1のエッチング処理を実行する。第2のエッチングサイクルにおいて、第1のエッチング処理は、まず硬質スキン層112を除去し、次に金属線M3の一部を除去する。図2Bに示した場合と同様に、このサイクルにおける第1のエッチング処理も、誘電体層102上に硬質スキン層110を生成する。一実施形態において、このエッチングサイクルにおけるプラズマAの導入時間は、前回のエッチングサイクルにおけるプラズマAの導入時間と同一または異なっていてもよいが、それらは上述の適正時間範囲内にあり、硬質スキン層110は、続く第2のエッチング処理において首尾よく除去することができる。
図3E〜3Fを参照すると、プラズマAの導入を停止し、プラズマBが導入されて誘電体層102に第2のエッチング処理を実行する。第2のエッチング処理は、誘電体層102上の硬質スキン層110および誘電体層102の一部を除去する。プラズマBの導入も、金属線M3上に硬質スキン層112を生成し得る。このエッチングサイクルにおけるプラズマBの導入時間は、前回のエッチングサイクルにおけるプラズマBの導入時間と同一または異なっていてもよいが、それらは上述の適正時間範囲内にあり、硬質スキン層112は、続くエッチング処理において首尾よく除去することができる。
図2B〜2Cを参照すると、金属線M3および誘電体層102を完全に除去するために、上記エッチングサイクルが複数回実行される。一実施形態において、それぞれのエッチングサイクルにおいて除去される金属線および誘電体層の厚みは、同一または異なっていてもよい。一実施形態において、例えば、金属線M3および金属線M3を囲む誘電体層102を除去するのに、5回のエッチングサイクルが必要である。エッチングサイクル数は、金属線の厚みに関連する。
図2Cを参照すると、複数のエッチングサイクルを実行した後、金属線M3および金属線M3を囲む誘電体層102が除去され、ビアV3が露出される。図2Cにおいて、残された誘電体層102の上面はビアV3と同じ高さにあるように示されているが、本開示はそれに限定されない。残された誘電体層102の上面およびビアV3の上面は、異なる高さであってよい。例えば、残された誘電体層102の上面は、ビアV3の上面よりも高く、または低くてもよい。
図2C〜2Dを参照し、基板100が露出されるまで、上述の複数のエッチングサイクルの実行を継続して、試験構造TGの残されたビアおよび金属線、並びに誘電体層102を除去する。各エッチングサイクルにおける第1のエッチング処理は、試験構造TGにおけるビア、金属線またはそれらの組み合わせを除去し、各エッチングサイクルにおける第2のエッチング処理は、誘電体層102を除去する。第1のエッチング処理および第2のエッチング処理の時間は、エッチング処理のスムーズな進行を可能にするように、それぞれ上述した適正範囲に制御される。換言すれば、第1のエッチング処理および第2のエッチング処理の切り替え頻度(例えば、エッチングガスの切り替え頻度)は、20秒未満毎、30秒未満毎または50秒未満毎の切り替えである。一実施形態において、試験構造TGにおける金属線の各層またはビアの各層、並びにそれらの周囲の誘電体層を除去するために、複数のエッチングサイクルが必要である。換言すれば、試験構造TGおよび誘電体層102を除去するのに必要なエッチングサイクルの時間は、試験構造TGにおける金属線およびビアの層の数および誘電体層102の層の数よりも大きい。
一実施形態において、試験構造TGおよび誘電体層102のエッチング処理の間、基板100の一部が除去され、露出した基板100は不均一な表面を有し得る。
上述の実施形態において、試験構造TGおよび誘電体層102はプラズマエッチングにより除去されているが、本開示はそれに限定されない。代替の実施形態において、別のタイプのエッチング法を用いて同様の態様で試験構造TGおよび誘電体層102の除去処理を実行することができる。例えば、除去処理は、複数のエッチングサイクルのウェットエッチングによって行うことができ、例えば、第1のエッチング処理は、試験構造TGを除去するために、酢酸、リン酸および硝酸の混合酸、または高温過酸化水素などのエッチング液を用い、第2のエッチング処理は、誘電体層102を除去するように、フッ化水素酸などのエッチング液を用いる。基板100が露出されるまで、第1のエッチング処理および第2のエッチング処理の複数のエッチングサイクルが実行される。
図2D〜2Eを参照すると、その後、スクライブ領域SRにおける露出基板100を除去するために、パターン化マスク層108をマスクとして用いて第2の除去プロセスが実行される。一実施形態において、基板100の除去処理は、プラズマダイシング処理を含む。プラズマダイシング処理は、複数のエッチング−堆積−洗浄サイクルを含み、ボッシュ処理として参照され得る。プラズマダイシング処理は、スクライブ領域SRにおける露出基板100が完全に除去されるまで実行してよいが、本開示はそれに限定されない。別の実施形態において、プラズマダイシング処理は、スクライブ領域SRにおける基板100の一部を除去し、続いてウェーハWの裏面側から研削処理が実行され、スクライブ領域SRにおける基板100の別の部分が除去され、ダイ領域DRにおける基板100が薄厚化される。
図2Eおよび2Fを参照すると、パターン化マスク層108が除去される。ウェーハダイシング処理は、このように完了し、複数の個別のダイDIが形成される。
一実施形態において、試験構造TGにおけるビアおよび金属線などの金属特徴は、ウェーハダイシング処の間に完全に除去される。別の実施形態において、試験構造TGにおける金属特徴Mの一部は除去されず、ダイDI中に残る。金属特徴Mは電気的に浮遊しており、従って、ダイDIに悪影響を与えない。
図2Fを参照すると、本開示の実施形態において、ウェーハダイシングはプラズマエッチング法によって行われ、得られたダイDIは実質的に平坦な側壁118を有し、ダイDIの強度を増加させる。図4は、ウェーハダイシングが完了した後のダイ側壁の上面SEM像を示している。一実施形態において、ダイDIの側壁118は、平坦で滑らかな表面を有している。例えば、ダイDIの側壁118の表面粗さは2μm未満であり得る。幾つかの実施形態において、表面粗さは、側壁118の側壁粗さ(スカラップ形)を指す。
まとめると、本開示は、ウェーハダイシングを実行するために、エッチングプラズマが急速に切り替えられるプラズマエッチング処理を利用し、スクライブ領域における複雑な試験構造を素早く且つ容易に除去することができ、ウェーハから切断されたダイは平坦な側壁を有する。こうして、ダイの強度が増加され、ダイは、割れを防止するように、より強い応力に耐えることができる。一方、エッチングプラズマを急速に切り替えることにより、エッチングによって生成される硬質スキン層は容易に除去され、エッチング処理をスムーズに進行させることができる。
本開示は上述の実施形態を参照して説明されたが、本開示は上記実施形態に限定されず、本開示の精神から離れることなく、説明した実施形態に対して変更を施すことができることは当業者には明らかであろう。従って、本開示の範囲は、添付の請求項によって規定される。
本願のウェーハダイシング方法およびダイは、チップ製造およびパッケージング処理に適用できる。
100 基板
102 誘電体層
104 保護層
108 パターン化マスク層
110,112 硬質スキン層
118,SW 側壁
A,B プラズマ
D,DI ダイ
DR ダイ領域
M 金属特徴
M1,M1’、M2,M2’,M3,M3’ 金属線
OP 開口
SL シールリング
SR スクライブ領域
T1,T2,TR1,T10,T11,T12 厚み
TG 試験構造
V1,V1’,V2,V2’,V3,V3’ ビア
W ウェーハ
WP 点

Claims (10)

  1. ウェーハダイシング方法であって、
    ウェーハであって、該ウェーハは、複数のダイ領域と、該複数のダイ領域の間の1つのスクライブ領域とを備え、該スクライブ領域は、基板と、誘電体層と、前記基板上の試験構造とを有し、該試験構造は前記誘電体中に配置されている、ウェーハを用意するステップと、
    第1の除去処理を実行して、前記試験構造および該試験構造の周囲の前記誘電体層を除去して前記基板を露出するステップであって、前記第1の除去処理は、複数のエッチングサイクルを実行するステップを含み、前記複数のエッチングサイクルの各々は、
    第1のエッチング処理を実行して前記試験構造の一部を除去するステップと、
    第2のエッチング処理を実行して前記誘電体層の一部を除去するステップとを有する、ステップと、
    第2の除去処理を実行して、前記スクライブ領域における前記基板を除去して、互いに分離された複数のダイを形成するステップと、
    を含み、
    前記第1のエッチング処理の間、第1の硬質スキン層が前記誘電体層上に形成され、前記第1の硬質スキン層は、前記第1のエッチング処理の副生成物を備え、前記第1の硬質スキン層は、前記第2のエッチング処理によって除去されることを特徴とする方法。
  2. 前記第2のエッチング処理の間、第2の硬質スキン層が前記試験構造上に形成され、前記第2の硬質スキン層は、前記第2のエッチング処理の副生成物を備え、前記第2の硬質スキン層は、前記第1のエッチング処理によって除去される、請求項1に記載の方法。
  3. 前記複数のエッチングサイクルの各々における前記第1のエッチング処理の時間は50秒未満であり、前記複数のエッチングサイクルの各々における前記第2のエッチング処理の時間は50秒未満である、請求項1に記載の方法。
  4. 前記試験構造は、交互に積層されたビアおよび金属線の複数層を備え、前記ビアおよび前記金属線の層の数は、前記エッチングサイクルの回数よりも少ない、請求項1に記載の方法。
  5. 前記第1のエッチング処理および前記第2のエッチング処理は、それぞれプラズマドライエッチング、ウェットエッチングまたはそれらの組み合わせを含む、請求項1に記載の方法。
  6. 前記第1のエッチング処理は、塩素含有プラズマを用いて前記試験構造を除去し、前記第2のエッチング処理は、フッ素含有プラズマを用いて前記誘電体層を除去する、請求項1に記載の方法。
  7. 前記第1の除去処理の前に、パターン化マスク層を前記ウェーハの前記ダイ領域および一部の前記スクライブ領域の上に形成するステップであって、前記パターン化マスク層は開口を有する、ステップと、
    前記スクライブ領域の別の部分を露出するステップであって、前記第1の除去処理および前記第2の除去処理が、前記パターン化マスク層をマスクとして用いて実行される、ステップと、
    前記第2の除去処理を実行した後に、前記パターン化マスク層を除去するステップと、をさらに含む、請求項1に記載の方法。
  8. 前記パターン化マスク層を形成するステップの後、かつ前記第1の除去処理を実行するステップの前に、前記試験構造および前記誘電体層の上の保護層を除去して前記試験構造の上面および前記誘電体層の上面を露出するステップをさらに備える、請求項に記載の方法。
  9. 除去されたスクライブ領域は、10μm〜60μmまたは10μm〜70μmの範囲にある幅を有する、請求項1に記載の方法。
  10. 請求項1のウェーハダイシング方法を用いて前記ウェーハから切断されたダイであって、前記ダイの側壁が平坦な表面を有し、
    前記ダイの前記側壁が2μm未満の表面粗さを有することを特徴とするダイ。
JP2019110004A 2019-06-13 2019-06-13 ウェーハダイシング方法およびダイ Active JP6817372B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019110004A JP6817372B2 (ja) 2019-06-13 2019-06-13 ウェーハダイシング方法およびダイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019110004A JP6817372B2 (ja) 2019-06-13 2019-06-13 ウェーハダイシング方法およびダイ

Publications (2)

Publication Number Publication Date
JP2020202336A JP2020202336A (ja) 2020-12-17
JP6817372B2 true JP6817372B2 (ja) 2021-01-20

Family

ID=73742815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019110004A Active JP6817372B2 (ja) 2019-06-13 2019-06-13 ウェーハダイシング方法およびダイ

Country Status (1)

Country Link
JP (1) JP6817372B2 (ja)

Also Published As

Publication number Publication date
JP2020202336A (ja) 2020-12-17

Similar Documents

Publication Publication Date Title
KR101908910B1 (ko) 반도체 다이의 형성 방법
US9613865B2 (en) Semiconductor die and die cutting method
US8604618B2 (en) Structure and method for reducing vertical crack propagation
US8531008B2 (en) Material structure in scribe line and method of separating chips
JP2011146718A (ja) 半導体ダイを形成する方法
US10685883B1 (en) Method of wafer dicing and die
US9048246B2 (en) Die seal ring and method of forming the same
US9731960B2 (en) MEMS capping method
TW202006944A (zh) 積體晶片
US10937786B2 (en) Gate cut structures
TW201128691A (en) Electrical coupling of wafer structures
US11935816B2 (en) Conductive feature with non-uniform critical dimension and method of manufacturing the same
TWI689980B (zh) 切割晶圓的方法及晶粒
TW201117277A (en) Integrated circuit wafer and dicing method thereof
JP6817372B2 (ja) ウェーハダイシング方法およびダイ
JP2007027324A (ja) 半導体装置およびその製造方法
US8389404B2 (en) Semiconductor device and method for manufacturing the same
CN111785686B (zh) 切割晶圆的方法及晶粒
KR100672728B1 (ko) 반도체 소자의 제조방법
US8575022B2 (en) Top corner rounding of damascene wire for insulator crack suppression
CN113517205A (zh) 半导体器件及其形成方法
Mackenzie et al. Plasma-based die singulation processing technology
JP2005101181A (ja) 半導体装置のおよびその製造方法
US11942436B2 (en) Passivation scheme design for wafer singulation
US10460986B2 (en) Cap structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201224

R150 Certificate of patent or registration of utility model

Ref document number: 6817372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250