JP6558213B2 - 半導体ウェハおよび半導体装置の製造方法 - Google Patents
半導体ウェハおよび半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6558213B2 JP6558213B2 JP2015210988A JP2015210988A JP6558213B2 JP 6558213 B2 JP6558213 B2 JP 6558213B2 JP 2015210988 A JP2015210988 A JP 2015210988A JP 2015210988 A JP2015210988 A JP 2015210988A JP 6558213 B2 JP6558213 B2 JP 6558213B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor wafer
- dicing
- region
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02035—Shaping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Description
本発明の第1実施形態について図面を参照しつつ説明する。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してビアホール27を形成する場所を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本発明の第3実施形態について説明する。本実施形態は、第2実施形態に対して配線層24の形状を変更したものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。
本発明の第4実施形態について説明する。本実施形態は、第3実施形態に対してビアホール27の形状を変更したものであり、その他に関しては第3実施形態と同様であるため、ここでは説明を省略する。
本発明の第5実施形態について説明する。本実施形態は、第4実施形態に対してビアホール27を形成する場所を変更したものであり、その他に関しては第4実施形態と同様であるため、ここでは説明を省略する。
本発明の第6実施形態について説明する。本実施形態は、第3実施形態に対してビアホール27および配線層24を形成する場所を変更したものであり、その他に関しては第3実施形態と同様であるため、ここでは説明を省略する。
本発明の第7実施形態について説明する。本実施形態は、第1実施形態に対してビアホール27にパッド22と異なる金属で構成される接続ビアを配置したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本発明の第8実施形態について説明する。本実施形態は、第1実施形態に対して配線層24を形成する場所を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本発明の第9実施形態について説明する。本実施形態は、第1実施形態に対してパッド22の配置順を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
上記第9実施形態の変形例について説明する。上記第9実施形態において、プローブ針の先端部を結ぶ仮想線が直線状でない検査機器を用いるようにしてもよく、例えば、プローブ針の先端部を結ぶ仮想線が凹凸状となる検査機器を用いるようにしてもよい。このような検査機器を用いて検査工程を行う場合には、図15に示されるように、組22a毎にプローブ針の配置形状と対応させてパッド22を凹凸状に配置することにより、上記第9実施形態と同様の効果を得ることができる。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
10 チップ形成領域
20 ダイシングライン
20a カット領域
21 検査素子
22 パッド
30 ダイシングブレード
Claims (22)
- 複数のチップ形成領域(10)がダイシングライン(20)にて区画されており、前記複数のチップ形成領域それぞれに半導体素子が形成され、前記ダイシングラインに前記半導体素子と同じ特性を有する複数の検査素子(21)および前記検査素子と電気的に接続される複数のパッド(22)が形成された半導体ウェハ(1)を用意する工程と、
前記検査素子の特性を検査することによって前記半導体素子の特性を検査する工程と、
前記半導体ウェハを前記ダイシングラインに沿ってダイシングブレード(30)でダイシングする工程と、を行う半導体装置の製造方法において、
前記半導体ウェハを用意する工程では、前記ダイシングラインの幅が前記ダイシングブレードでダイシングされるカット領域(20a)よりも広くされ、前記複数のパッドの一部が前記ダイシングラインを挟んで隣接するチップ形成領域の一方の前記チップ形成領域側に形成され、かつ当該一方の前記チップ形成領域側の部分が前記カット領域から突出すると共に当該一方の前記チップ形成領域側の部分と反対側の部分が前記カット領域内に位置し、前記複数のパッドの残部が前記ダイシングラインを挟んで隣接するチップ形成領域の他方のチップ形成領域側に形成され、かつ当該他方の前記チップ形成領域側の部分が前記カット領域から突出すると共に当該他方の前記チップ形成領域側の部分と反対側の部分が前記カット領域内に位置し、さらに、前記複数のパッドが前記ダイシングライン内のみに形成されていると共に前記検査素子のみと接続されたものを用意し、
前記ダイシングする工程では、前記一方のチップ形成領域側に形成された前記一部のパ
ッドをダイシングする際には前記ダイシングブレードのうちの前記他方のチップ形成領域
側の部分が当該パッドと当接せず、前記他方のチップ形成領域側に形成された前記残部の
パッドをダイシングする際には前記ダイシングブレードのうちの前記一方のチップ形成領
域側の部分が当該パッドと当接しないように、前記半導体ウェハを前記ダイシングブレー
ドでダイシングすることを特徴とする半導体装置の製造方法。 - 前記半導体ウェハを用意する工程では、前記検査素子が形成されるウェハ(1a)と、前記ダイシングラインに形成され、前記検査素子と電気的に接続される配線層(24)と、前記ウェハ上に形成されると共に前記配線層を内部に含み、前記配線層の一部を露出させるビアホール(27)が形成された絶縁膜(23)と、を有し、前記パッドは、前記絶縁膜上に形成され、前記ビアホールに埋め込まれた金属部材を介して前記配線層と電気的および機械的に接続されたものを用意することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記半導体ウェハを用意する工程では、前記ビアホールが前記カット領域と異なる領域に形成されたものを用意することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記半導体ウェハを用意する工程では、前記配線層のうちの前記パッドと対向する部分が前記カット領域と異なる領域に形成されたものを用意することを特徴とする請求項2または3に記載の半導体装置の製造方法。
- 前記半導体ウェハを用意する工程では、前記ビアホールおよび前記配線層のうちの前記パッドと対向する部分が前記カット領域のみに形成されたものを用意することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記半導体ウェハを用意する工程では、前記ビアホールに埋め込まれた金属部材が前記パッドを構成する金属と同じ金属で構成され、前記パッドのうちの前記ビアホールに埋め込まれた部分が窪んでいるものを用意することを特徴とする請求項2ないし5のいずれか1つに記載の半導体装置の製造方法。
- 前記半導体ウェハを用意する工程では、前記検査する工程において前記パッドのうちの検査機器に備えられたプローブ針が当接される部分と異なる部分の下方に前記ビアホールが形成されたものを用意することを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記半導体ウェハを用意する工程では、前記ビアホールに埋め込まれた金属部材が前記パッドを構成する金属と異なる金属で構成された接続ビア(28)であり、前記パッドのうちの前記絶縁膜側と反対側の面が平坦であるものを用意することを特徴とする請求項2ないし5のいずれか1つに記載の半導体装置の製造方法。
- 前記半導体ウェハを用意する工程では、前記接続ビアがタングステンを含有する金属で構成され、前記パッドがアルミニウムを含有する金属で構成されたものを用意することを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記半導体ウェハを用意する工程では、前記絶縁膜上に、前記パッドの内縁部を露出させる開口部(29a)が形成されていると共に前記パッドの外縁部を覆う補強膜(29)が形成されたものを用意することを特徴とする請求項2ないし9のいずれか1つに記載の半導体装置の製造方法。
- 前記半導体ウェハを用意する工程では、前記複数のパッドが検査機器に備えられたプローブ針の数と対応する数毎に組(22a)とされ、かつ前記組内のパッドが当該プローブ針の配置形状に対応した形状で配置されたものを用意することを特徴とする請求項1ないし10のいずれか1つに記載の半導体装置の製造方法。
- ダイシングライン(20)にて区画された複数のチップ形成領域(10)と、
前記ダイシングラインに形成され、前記複数のチップ形成領域それぞれに形成された半導体素子と同じ特性を有する複数の検査素子(21)と、
前記ダイシングラインに形成され、前記それぞれの検査素子と電気的に接続される複数のパッド(22)と、を備え、
前記ダイシングラインは、幅がダイシングブレードでダイシングされるカット領域(20a)よりも広くされ、
前記複数のパッドは、一部が前記ダイシングラインを挟んで隣接するチップ形成領域の一方の前記チップ形成領域側に形成され、かつ当該一方の前記チップ形成領域側の部分が前記カット領域から突出すると共に当該一方の前記チップ形成領域側の部分と反対側の部分が前記カット領域内に位置し、残部が前記ダイシングラインを挟んで隣接するチップ形成領域の他方のチップ形成領域側に形成され、かつ当該他方の前記チップ形成領域側の部分が前記カット領域から突出すると共に当該他方の前記チップ形成領域側の部分と反対側の部分が前記カット領域内に位置し、さらに前記ダイシングライン内のみに形成されていると共に前記検査素子のみと接続されていることを特徴とする半導体ウェハ。 - 前記検査素子が形成されるウェハ(1a)と、
前記ダイシングラインに形成され、前記検査素子と電気的に接続される配線層(24)と、
前記ウェハ上に形成されると共に前記配線層を内部に含み、前記配線層の一部を露出させるビアホール(27)が形成された絶縁膜(23)と、を有し、
前記パッドは、前記絶縁膜上に形成され、前記ビアホールに埋め込まれた金属部材を介して前記配線層と電気的および機械的に接続されていることを特徴とする請求項12に記載の半導体ウェハ。 - 前記ビアホールは、前記カット領域と異なる領域に形成されていることを特徴とする請求項13に記載の半導体ウェハ。
- 前記配線層は、前記パッドと対向する部分が前記カット領域と異なる領域に形成されていることを特徴とする請求項13または14に記載の半導体ウェハ。
- 前記ビアホールおよび前記配線層は、前記パッドと対向する部分が前記カット領域のみに形成されていることを特徴とする請求項13に記載の半導体ウェハ。
- 前記ビアホールに埋め込まれた金属部材は、前記パッドを構成する金属と同じ金属で構成されており、
前記パッドは、前記ビアホールに埋め込まれた部分が窪んでいることを特徴とする請求項13ないし16のいずれか1つに記載の半導体ウェハ。 - 前記ビアホールは、前記パッドのうちの検査機器に備えられたプローブ針が当接される部分と異なる部分の下方に形成されていることを特徴とする請求項17に記載の半導体ウェハ。
- 前記ビアホールに埋め込まれた金属部材は、前記パッドを構成する金属と異なる金属で構成された接続ビア(28)であり、
前記パッドは、前記絶縁膜側と反対側の面が平坦とされていることを特徴とする請求項13ないし16のいずれか1つに記載の半導体ウェハ。 - 前記接続ビアは、タングステンを含有する金属で構成され、
前記パッドは、アルミニウムを含有する金属で構成されていることを特徴とする請求項19に記載の半導体ウェハ。 - 前記絶縁膜上には、前記パッドの内縁部を露出させる開口部(29a)が形成されていると共に前記パッドの外縁部を覆う補強膜(29)が配置されていることを特徴とする請求項13ないし20のいずれか1つに記載の半導体ウェハ。
- 前記複数のパッドは、検査機器に備えられたプローブ針と対応する数毎に組(22a)とされ、
前記組内のパッドは、前記プローブ針の配置形状に対応した形状で配置されていることを特徴とする請求項12ないし21のいずれか1つに記載の半導体ウェハ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/515,212 US10026663B2 (en) | 2014-11-19 | 2015-11-13 | Semiconductor wafer and semiconductor device manufacturing method |
PCT/JP2015/005681 WO2016079969A1 (ja) | 2014-11-19 | 2015-11-13 | 半導体ウェハおよび半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014234574 | 2014-11-19 | ||
JP2014234574 | 2014-11-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016105463A JP2016105463A (ja) | 2016-06-09 |
JP6558213B2 true JP6558213B2 (ja) | 2019-08-14 |
Family
ID=56102593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015210988A Active JP6558213B2 (ja) | 2014-11-19 | 2015-10-27 | 半導体ウェハおよび半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10026663B2 (ja) |
JP (1) | JP6558213B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110660815B (zh) * | 2018-06-28 | 2023-05-12 | 格科微电子(上海)有限公司 | Cmos图像传感器晶圆的设计方法 |
JP7124634B2 (ja) * | 2018-10-24 | 2022-08-24 | 株式会社デンソー | 半導体ウェハおよび半導体装置の製造方法 |
JP2023075570A (ja) | 2021-11-19 | 2023-05-31 | 三菱電機株式会社 | 半導体ウエハおよび半導体ウエハの製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01276735A (ja) * | 1988-04-28 | 1989-11-07 | Fuji Electric Co Ltd | 集積回路素子ウエハ |
JP3529581B2 (ja) | 1997-03-14 | 2004-05-24 | 東芝マイクロエレクトロニクス株式会社 | 半導体ウェーハ及びicカード |
JP2001060567A (ja) * | 1999-08-20 | 2001-03-06 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2001135597A (ja) | 1999-08-26 | 2001-05-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2002190456A (ja) * | 2000-12-20 | 2002-07-05 | Sony Corp | 半導体装置 |
JP4405719B2 (ja) | 2002-10-17 | 2010-01-27 | 株式会社ルネサステクノロジ | 半導体ウエハ |
US7126225B2 (en) | 2003-04-15 | 2006-10-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for manufacturing a semiconductor wafer with reduced delamination and peeling |
JP4744078B2 (ja) | 2003-12-26 | 2011-08-10 | パナソニック株式会社 | 半導体ウェーハ |
DE102004060369A1 (de) * | 2004-12-15 | 2006-06-29 | Infineon Technologies Ag | Halbleiterscheibe mit Teststruktur |
JP4761880B2 (ja) * | 2005-08-09 | 2011-08-31 | パナソニック株式会社 | 半導体装置 |
WO2007055010A1 (ja) * | 2005-11-10 | 2007-05-18 | Renesas Technology Corp. | 半導体装置の製造方法および半導体装置 |
JP2014146829A (ja) * | 2005-11-10 | 2014-08-14 | Renesas Electronics Corp | 半導体チップおよび半導体装置 |
KR100881108B1 (ko) | 2005-11-24 | 2009-02-02 | 가부시키가이샤 리코 | 스크라이브 라인에 의해 분할된 반도체 칩 및 스크라이브라인 상에 형성된 공정-모니터 전극 패드를 포함하는반도체 웨이퍼 |
JP5594661B2 (ja) | 2010-06-15 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2012023278A (ja) * | 2010-07-16 | 2012-02-02 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
JP2012256787A (ja) * | 2011-06-10 | 2012-12-27 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP5953974B2 (ja) | 2011-09-15 | 2016-07-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2013105919A (ja) | 2011-11-14 | 2013-05-30 | Fujitsu Semiconductor Ltd | 半導体ウェハ及び半導体装置の製造方法 |
JP2013143514A (ja) | 2012-01-12 | 2013-07-22 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2014116507A (ja) | 2012-12-11 | 2014-06-26 | Renesas Electronics Corp | 半導体装置の検査方法および半導体装置 |
-
2015
- 2015-10-27 JP JP2015210988A patent/JP6558213B2/ja active Active
- 2015-11-13 US US15/515,212 patent/US10026663B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10026663B2 (en) | 2018-07-17 |
US20170221782A1 (en) | 2017-08-03 |
JP2016105463A (ja) | 2016-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI505428B (zh) | 晶片封裝體及其形成方法 | |
US9373591B2 (en) | Semiconductor device for preventing crack in pad region and fabricating method thereof | |
US8298919B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP6558213B2 (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
JP6234725B2 (ja) | 半導体ウェハー、半導体icチップ及びその製造方法 | |
TWI581325B (zh) | 晶片封裝體及其製造方法 | |
TWI757804B (zh) | 半導體晶圓及半導體晶片 | |
TWI582918B (zh) | 晶片封裝體及其製造方法 | |
JP2009538528A (ja) | 改善された半導体シールリング | |
US10643911B2 (en) | Scribe line structure | |
US20070290204A1 (en) | Semiconductor structure and method for manufacturing thereof | |
US10566305B2 (en) | Semiconductor device with protection layer surrounding a bonding pad | |
WO2016079969A1 (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
TW201639053A (zh) | 晶片封裝體及其製造方法 | |
TWI603447B (zh) | 晶片封裝體及其製造方法 | |
JP2009218504A (ja) | 半導体装置 | |
US9275963B2 (en) | Semiconductor structure having stage difference surface and manufacturing method thereof | |
JP2005101181A (ja) | 半導体装置のおよびその製造方法 | |
JP7124634B2 (ja) | 半導体ウェハおよび半導体装置の製造方法 | |
JP6406138B2 (ja) | 半導体装置およびその製造方法 | |
JP2015056411A (ja) | 半導体装置 | |
JP5037159B2 (ja) | 半導体チップおよびその製造方法ならびに半導体ウエハ | |
CN108417591B (zh) | 高电性能的芯片封装结构及制作方法 | |
JP2011014603A (ja) | 半導体装置及びその製造方法 | |
KR20070021200A (ko) | 삼차원 6 면 정각 다이 코팅 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190701 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6558213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |