JP6076117B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6076117B2 JP6076117B2 JP2013025352A JP2013025352A JP6076117B2 JP 6076117 B2 JP6076117 B2 JP 6076117B2 JP 2013025352 A JP2013025352 A JP 2013025352A JP 2013025352 A JP2013025352 A JP 2013025352A JP 6076117 B2 JP6076117 B2 JP 6076117B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- mold
- semiconductor device
- pressure
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
先ず、本願において開示される代表的な実施の形態について概要を説明する。
(a)半導体チップが搭載された基材を準備する工程;
(b)第1金型および第2金型間に形成されたキャビティ内に前記半導体チップが位置するように、前記基材を、前記第1金型と前記第2金型との間に配置した状態で、第1クランプ圧により前記基材を前記第1金型と前記第2金型でクランプする工程;
(c)前記(b)工程の後、前記第1クランプ圧により前記基材を前記第1金型と前記第2金型でクランプした状態で、前記キャビティ外に設けられたポットに設置されたプランジャを動作させることで、前記ポット内に配置された封止樹脂を前記キャビティ内に移送する工程;
(d)前記キャビティ内が前記封止樹脂で満たされた後、前記プランジャを更に動作させることで前記キャビティ内の前記封止樹脂にかかる注入圧を増加させるのと同期して、前記第1クランプ圧よりも高い第2クランプ圧までクランプ圧を上昇させる工程。
(a)半導体チップが搭載された基材を準備する工程;
(b)第1金型および第2金型間に形成されたキャビティ内に前記半導体チップが位置するように、前記基材を、前記第1金型と前記第2金型との間に配置した状態で、前記基材を前記第1金型と前記第2金型でクランプする工程;
(c)前記(b)工程の後、前記基材を前記第1金型と前記第2金型でクランプした状態で、前記キャビティ外に設けられたポットに設置されたプランジャを動作させることで、前記ポット内に配置された封止樹脂を前記キャビティ内に移送し、前記キャビティ内に前記封止樹脂を充填する工程;
(d)前記(c)工程の後、前記プランジャを更に動作させることで前記キャビティ内の前記封止樹脂にかかる注入圧を最終注入圧まで増加させる工程;
(e)前記(d)工程の後、前記最終注入圧がかけられた状態で保持することにより、前記封止樹脂の硬化を進行させる工程;
(f)前記(e)工程の後、前記第1金型と前記第2金型によるクランプを解除する工程、
ここで、前記工程(b)から前記工程(e)においては、前記基材にかかる実効圧力は、前記基材が実質的に塑性変形せず、樹脂漏れも発生しない非変形&非漏出圧力範囲内に保持されている。
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
このセクションでは、単位デバイス領域3a(図1参照)についていえば、主に縦4個&横12個構成のマトリクスリードフレーム(ただし、図上では、表示の線名声を確保するため、一部のみを表示している)を例に取り説明するが、それ以外の構成(例えば1個構成のリードフレーム)でも良いことは言うまでもない。なお、縦4個&横12個構成は、樹脂ポット−キャビティセル61(図8参照)についていえば、主に縦4個&横6個構成のマトリクスリードフレームである。
このセクションでは、前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスに使用するトランスファモールド装置の一例を示すが、これ以外の構成の装置であっても良いことは言うまでもない。
このセクションでは、樹脂ポット−キャビティセルの一例として、ゲート前樹脂溜まり、オーバフロー樹脂溜まり、および一対のモールドキャビティを有するものを具体的に説明する。しかし、ゲート前樹脂溜まり、オーバフロー樹脂溜まり等は、必須ではないことは言うまでもない。
(1)このセル構造では、一つのセル61は、一つの樹脂ポット53のみを有し、この唯一の樹脂ポットは、他の樹脂ポットに連結されていない。このことにより、セル内の複数のキャビティへの樹脂流路は、各キャビティ側から見ると単一且つ均等となり、充填条件の同一化が可能となる。すなわち、他の樹脂ポットに連結されていないので、履歴の異なるポットからの樹脂が混ざり合うことがない。
(2)また、一つのセル61は、それぞれ樹脂流路54(54a,54b)で樹脂ポット53と連結された一対のモールドキャビティ52(52a,52b)のみを有する。
(3)更に、各樹脂流路54(54a,54b)は、相互に独立している。このことにより、各キャビティへの流路は単一且つ等価な距離(流動距離もコンダクタンスもほぼ同一)となり、セルの位置による充填条件の相違も無関係となる。
(4)また、各モールドキャビティ52(52a,52b)は、それぞれ、他のモールドキャビティを経由することなく、各樹脂流路54(54a,54b)を介して直接、樹脂ポット53に連結されている。もちろん、各樹脂流路54(54a,54b)上に、モールドキャビティ以外の流路要素、すなわち、ゲート、ゲート前樹脂溜まり等の存在は許容する。
(5)ゲートは、各モールドキャビティ52(52a,52b)の同一のコーナ部に設けられている。別のコーナ部にもうけてもよいが、同一のコーナ部に設けられている場合は、集積密度を高密度にすることができる。
(6)各セルの構造および配向は、ほぼ同一である。すなわち、ポット、キャビティ、樹脂流路等の各要素の寸法、形状は、ほぼ同じである。なお、構造または配向は、ほぼ同一にしなくても良いが、同一にした場合は、集積密度を高密度にすることができる。
このセクションでは、樹脂モールドプロセス完了後の組み立てプロセスの概要を説明するが、図示の都合上、単位デバイス領域3a(図1等参照)に対応する部分を切り出して説明する。また、説明に直接関係のないリードフレームの詳細構造は、図面の明瞭さを確保するために省略している。
このセクションでは、セクション2および3で説明したモールドプロセスに於いて使用するプレス駆動機構およびプランジャ駆動機構等の詳細を説明する。ここでは、一例として、ボールネジ送りによるプレス駆動機構およびプランジャ駆動機構等を具体的に説明するが、油圧等の流体圧駆動機構やラム(Ram)駆動機構等を単独で又は併用(モールネジや歯車との併用を含む)したものでも良いことは言うまでもない。また、ここでは、駆動機構の詳細を示すことが目的ではないので、各駆動機構は、基本的原理がわかる程度に単純化して示す。
このセクションでは、セクション2および3で説明したモールドプロセス(主に図10から図12)の詳細を説明する。この説明は、セクション7のモールドプロセスにも、ほぼそのまま適用できることは言うまでもない。
セクション6までは、基本的に、リードフレームを基材とする組み立て方法を説明したが、このセクションでは、有機系配線基板等を基材とする組み立て方法(有機系配線基板方式)によるデバイス構造および製造プロセスのアウトラインを説明する。この例では、チップの搭載方法として、ワイヤボンディングによるものを主に説明するが、チップの搭載方法は、ワイヤボンディングによるもののほか、フリップ・チップ・ボンディングによるものでもよい。また、チップのマウントは、積層方式としてもよいし、単層としてもよい。また、バンプ電極は通常、鉛フリー半田ボールが使用されるが、必要に応じて、金系その他のボールであってもよい。また、配線基板は通常、配線層が2層から8層程度の有機多層配線基板が使われるが、単層配線基板でもよいし、有機基板以外の基板であってもよい。以下では、簡潔性を確保するために、ガラスエポキシ系コア絶縁基板の両面に配線を形成した貫通ビアを有する2層貫通基板の例に取り具体的に説明するが、その他の層数の基板、または、ビルドアップ基板等の異なる形式の基板であってもよいことは言うまでもない。
図36は比較例Aである一般的な単一ステップ金型クランプ方式における図23に対応するモールド工程における各種圧力等のシークエンス図である。図37は比較例Bである一般的な2段ステップ金型クランプ方式における図23に対応するモールド工程における各種圧力等のシークエンス図である。図38は本願の前記一実施の形態の半導体装置の製造方法のアウトラインを説明するためのプロセスブロックフロー図である。これらに基づいて、前記実施の形態(変形例を含む)に関する補足的説明並びに全般についての考察を行う。
通常、クランプ圧に対して、注入圧は、向きが反対の力、すなわち、反力であるから、注入圧の上昇により、面圧力は低下する。従って、クランプ圧の値は、最終注入圧が作用した場合にも、樹脂漏れが発生しないように、十分に大きな値に設定される。
先行技術の欄でも説明したように、各種の理由で、2段ステップ金型クランプ方式を採用するトランスファモールド技術が存在する。そこで、図37に基づいて、サブセクション(1)で説明したことを一般的な2段ステップ金型クランプ方式について説明する。図37に示すように、一般的な2段ステップ金型クランプ方式では、1次クランプ開始時点T1fにおいては、キャビティへの樹脂の充填後であれば、樹脂漏れが発生する程度の弱いクランプ圧(たとえば、245KN程度)をかけておくにとどめる。このため、通常、面圧力も比較的弱い状態にあり、たとえば、適正面圧力範囲Pa外の値となっている(面圧が不足する期間Ti)。しかし、このときは、キャビティをまだ樹脂が満たしていないので、注入圧は低く、樹脂漏れは基本的に発生しない。
ここで、本願の前記一実施の形態の半導体装置の製造方法の概要は、図38に示すように、たとえば、リードフレームのような基材を準備し(基材準備工程100)、金型間に低圧クランプした状態で(低圧クランプ工程102)、封止樹脂をキャビティへ移送し(樹脂移送工程121)、その後、クランプ圧と注入圧を同期させて上昇させる(クランプ圧同期上昇工程109)ものである。
本願の前記一実施の形態の半導体装置の製造方法は、以下のようにも見ることができる。すなわち、図23に示すように、クランプ開始時点T1後からクランプ解除時点T5前のほぼ全期間に亘って、面圧力が常に適正面圧力範囲Pa内(又は、その範囲の中でほぼ一定)となるように、クランプ力と注入圧の変化を制御(たとえば、ほぼ同期するように制御)するのである。言い換えれば、当初のクランプ工程から、充填後の金型内で硬化工程の完了まで、基材にかかる実行圧力(面圧力)を基材が実質的に変形せず、樹脂漏れも発生しない非変形&非漏出圧力範囲(適正面圧力範囲)内に保持するようにしている。なお、このような面圧力の適正面圧力範囲内への保持は、たとえば、クランプ圧と注入圧の上昇を実質的に同期することによって達成することができる。
図30に関して説明したように、基材が有機系配線基板33である場合、基材がリードフレームである場合(たとえば、図25)のように、上下方向に比較的自由なダイパッド10のようなものがないので、クランプした際に、クランプ力による面圧力が少々高くとも、有機系配線基板33自体がシフトする等の問題は考えにくい。
これに対して、本願の前記一実施の形態の半導体装置の製造方法の基材に関する変形例の概要は、以下のごとくである。すなわち、図38に示すように、たとえば、有機系配線基板のような基材を準備し(基材準備工程100)、金型間に低圧クランプした状態で(低圧クランプ工程102)、封止樹脂をキャビティへ移送し(樹脂移送工程121)、その後、クランプ圧と注入圧を同期させて上昇させる(クランプ圧同期上昇工程109)ものである。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
2 半導体チップ
2a 半導体チップの表面
2b 半導体チップの裏面
3 (マトリクス状の)リードフレーム(基材)
3a (リードフレームの)単位デバイス領域(QFP系またはQuad系単位デバイス領域)
3f (リードフレームの)第1の主面(表面)
3s (リードフレームの)第2の主面(裏面)
4 (リードフレームの)外枠
4a,4b,4c,4d 外枠コーナ部
5 インナリード
6 アウタリード
7 ダムバー(またはタイバー)
8、8a,8b,8c,8d ダイパッドサポートバー
9 ボンディングワイヤ
10 ダイパッド
11 樹脂封止体(パッケージ本体)またはその外縁
11c レジン封止体のコーナ部(コーナ面)または対応するキャビティ内面
11t レジン封止体の周辺テーパ面
11u レジン封止体の上面(またはその外縁)
12 リードフレーム位置決め孔(またはリードフレーム送り孔)
14 ポットに対応するリードフレーム樹脂ポット開口
15 スリット
16a,16b,16c,16d ダイパッドサポートバー分岐部開口
17 ゲート前樹脂溜まり開口
18 ボンディングパッド
19 接着部材層
20 エジェクタピン跡(エジェクタピンの投影)
21g ゲートブレーク工程で除去される不要樹脂封止部分(カル&ランナ樹脂体)
21p ダムバー除去等と相前後して切断除去される不要樹脂封止部分(溜まり部樹脂体)
22 ゲート前樹脂溜まり開口内クロス枠体
23 ダウンセット遷移部
30 BGA(半導体装置)
32 バンプ電極
33 有機系配線基板(基材)
33a (有機系配線基板の)単位デバイス領域
33c ガラスエポキシ系コア基板
33f (有機系配線基板の)第1の主面
33r ソルダレジスト膜
33s (有機系配線基板の)第2の主面
34 表面配線
35 バンプ取り付け用ランド
36 貫通ビア
37 ボンディングフィンガ
38 バンプ取り付け用開口
50 樹脂モールド装置
51 モールド金型
51a 上金型(第1金型)
51b 下金型(第2金型)
52,52a,52b,52c,52d モールドキャビティ
53 樹脂ポット(またはポットブロック)
54,54a,54b,54c,54d 樹脂流路(ランナまたはサブランナ)
55,55a,55b ゲート前樹脂溜まり
56,56a,56b オーバフロー樹脂溜まり
57 カル
58,58a,58b ゲート
59 樹脂タブレット
60 カルブロック
61 樹脂ポット−キャビティセル
62 樹脂ポット−キャビティセル列
62a 第1の樹脂ポット−キャビティセル列
62b 第2の樹脂ポット−キャビティセル列
63 エジェクタピン
64 プランジャ
65m 溶融樹脂(封止樹脂)
65t 樹脂タブレット
66 クランプ面
67 リセス部
68 エアベント
69 オーバフローゲート
70 トランスファロードセル(注入圧センサ)
71 リードフレームローダ
72 フレーム整列部
73 フレーム搬入部
74a,74b,74c,74d プレス部
75 位置決めピン
76 タブレット供給部
77 フレーム搬出部
78 ゲートブレーク部
79 モールド後リードフレーム収納部
80 プレスロードセル(プレス圧力センサ)
81 ベースプラテン
82 タイロッド
83 固定プラテン
84 可動プラテン
85 可動プラテン駆動用サーボモータ
86 プレス用ボールネジ
87 可動プラテン押し上げブロック
88 プランジャ駆動ブロック
91 プランジャ駆動用貫通孔
92 プランジャ駆動用サーボモータ制御信号線
93、94 スパイラルベベル歯車
95 プランジャ駆動用サーボモータ
96 プランジャ駆動用ボールネジ
97 プランジャ押し上げブロック
98 プランジャ駆動用内ネジブロック
99 プランジャ支持板
100 基材準備工程
101 リードフレームセット工程
102 低圧クランプ工程
103 プランジャ上昇開始工程
104 初期注入圧サンプリング工程
105 初期注入圧検出工程
106 プランジャ減速工程
107 中間注入圧サンプリング工程
108 クランプ圧算出工程
109 クランプ圧同期上昇工程
110 最終設定注入圧検出工程
111 加圧維持キュア工程
121 樹脂移送工程
L1 第1の直線(セルの対称軸)
L2 第2の直線
L3 第3の直線
Pa 適正面圧力範囲
Pf 初期注入圧(充填完了初期の注入圧の急上昇の開始)
R1 リードフレーム部分切り出し領域
R2 金型下部切り出し領域
T0 リードフレームセット時点
T1 クランプ開始時点
T1f 1次クランプ開始時点
T1s 2次クランプ開始時点
T2 キャビティ充填時点
T3 最終設定注入圧到達時点
T4 プランジャ進行停止時点
T5 クランプ解除時点
Ta 適正な面圧がかかる区間
Te 過剰な面圧がかかる区間
Tf 初期注入圧サンプリング開始時点
Ti 面圧が不足する期間
Ts 同期区間
X 第2の方向
Y 第1の方向
Claims (10)
- 以下の工程を含む半導体装置の製造方法:
(a)半導体チップが搭載された基材を準備する工程;
(b)前記(a)工程の後、第1金型および第2金型間に形成されたキャビティ内に前記半導体チップが位置するように、前記基材を、前記第1金型と前記第2金型との間に配置した状態で、第1クランプ圧により前記基材を前記第1金型と前記第2金型でクランプする工程;
(c)前記(b)工程の後、前記第1クランプ圧により前記基材を前記第1金型と前記第2金型でクランプした状態で、前記キャビティ外に設けられたポットに設置されたプランジャを動作させることで、前記ポット内に配置された封止樹脂を前記キャビティ内に移送する工程;
(d)前記キャビティ内が前記封止樹脂で満たされた後、初期注入圧サンプリングを開始し、前記初期注入圧サンプリングによって得られた第1の値が予め設定した第2の値以上の場合は、前記プランジャを減速して更に動作させることで前記キャビティ内の前記封止樹脂にかかる注入圧を増加させるのと同期して、前記第1クランプ圧よりも高い第2クランプ圧までクランプ圧を上昇させる一方、前記第1の値が前記第2の値よりも小さい場合は、前記初期注入圧サンプリングを繰り返す工程。 - 請求項1に記載の半導体装置の製造方法において、前記第1クランプ圧は、前記基材が実質的に塑性変形しない程度に低くされている。
- 請求項2に記載の半導体装置の製造方法において、前記第2クランプ圧は、樹脂漏れが発生しない程度に高くされている。
- 請求項3に記載の半導体装置の製造方法において、前記封止樹脂は、エポキシ系樹脂を主要な樹脂成分として含む。
- 請求項4に記載の半導体装置の製造方法において、前記半導体装置のパッケージ厚さは、2ミリメートル以下である。
- 請求項5に記載の半導体装置の製造方法において、前記半導体装置のパッケージ平面サイズさは、20ミリメートル角以上である。
- 請求項6に記載の半導体装置の製造方法において、前記プランジャの動作は、ネジ送りによって行われる。
- 請求項7に記載の半導体装置の製造方法において、前記基材は、リードフレームである。
- 請求項8に記載の半導体装置の製造方法において、前記リードフレームのうちの前記半導体チップが搭載されたダイパッドは、ダウンセットされている。
- 請求項7に記載の半導体装置の製造方法において、前記基材は、有機系配線基板である。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013025352A JP6076117B2 (ja) | 2013-02-13 | 2013-02-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013025352A JP6076117B2 (ja) | 2013-02-13 | 2013-02-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014154807A JP2014154807A (ja) | 2014-08-25 |
JP6076117B2 true JP6076117B2 (ja) | 2017-02-08 |
Family
ID=51576342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013025352A Active JP6076117B2 (ja) | 2013-02-13 | 2013-02-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6076117B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112433072B (zh) * | 2020-09-28 | 2023-06-02 | 中国电子科技集团公司第二十九研究所 | 一种用于宽带射频bga接口系统级封装产品的测试夹具 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63125317A (ja) * | 1986-11-14 | 1988-05-28 | Hitachi Ltd | トランスフア成形機 |
JPS63227028A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electronics Corp | 樹脂封止型電子部品の製造方法 |
JP3144699B2 (ja) * | 1991-11-30 | 2001-03-12 | アピックヤマダ株式会社 | 樹脂モールド製品の樹脂モールド方法及び樹脂モールド装置 |
JP3746357B2 (ja) * | 1997-08-21 | 2006-02-15 | アピックヤマダ株式会社 | 樹脂モールド装置 |
JP3327251B2 (ja) * | 1999-05-20 | 2002-09-24 | 日本電気株式会社 | 半導体装置の樹脂封止方法 |
JP2005223352A (ja) * | 2005-03-24 | 2005-08-18 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
JP5114160B2 (ja) * | 2007-10-24 | 2013-01-09 | アピックヤマダ株式会社 | トランスファ樹脂モールド方法およびトランスファモールド装置 |
NL2001818C2 (nl) * | 2008-07-17 | 2010-01-19 | Fico Bv | Werkwijze voor het met een beheersbare sluitkracht omhullen van elektronische componenten. |
JP2011026501A (ja) * | 2009-07-28 | 2011-02-10 | Panasonic Electric Works Co Ltd | 半導体封止用エポキシ樹脂組成物及び該組成物を用いて半導体素子が封止された半導体装置 |
-
2013
- 2013-02-13 JP JP2013025352A patent/JP6076117B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014154807A (ja) | 2014-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5479247B2 (ja) | 半導体装置の製造方法 | |
JP6129645B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI567836B (zh) | Manufacturing method of semiconductor device | |
JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2010177510A (ja) | 半導体装置およびその製造方法 | |
JP2010153466A (ja) | 配線基板 | |
JP5507344B2 (ja) | 半導体装置の製造方法 | |
JP2004134591A (ja) | 半導体集積回路装置の製造方法 | |
JP4454608B2 (ja) | 半導体集積回路装置の製造方法 | |
TW201628107A (zh) | 半導體裝置之製造方法 | |
JP6100612B2 (ja) | 半導体装置の製造方法 | |
JP6076117B2 (ja) | 半導体装置の製造方法 | |
JP2013187441A (ja) | 半導体装置の製造方法 | |
JP6986539B2 (ja) | 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム | |
JP2019079928A (ja) | 半導体装置の製造方法およびリードフレーム | |
JP5116723B2 (ja) | 半導体装置の製造方法 | |
JP2007134585A (ja) | 半導体装置及びその製造方法 | |
JP2014017390A (ja) | リードフレーム、プリモールドリードフレーム、半導体装置、プリモールドリードフレームの製造方法、および、半導体装置の製造方法 | |
JP2012238740A (ja) | 半導体装置の製造方法 | |
JP5420737B2 (ja) | 半導体装置の製造方法 | |
JP5923293B2 (ja) | モールド金型 | |
JP2014096488A (ja) | 半導体装置およびその製造方法 | |
JP4601656B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2013247275A (ja) | 半導体装置の製造方法 | |
JP2007335445A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6076117 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |