JP6076117B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6076117B2
JP6076117B2 JP2013025352A JP2013025352A JP6076117B2 JP 6076117 B2 JP6076117 B2 JP 6076117B2 JP 2013025352 A JP2013025352 A JP 2013025352A JP 2013025352 A JP2013025352 A JP 2013025352A JP 6076117 B2 JP6076117 B2 JP 6076117B2
Authority
JP
Japan
Prior art keywords
resin
mold
semiconductor device
pressure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013025352A
Other languages
English (en)
Other versions
JP2014154807A (ja
Inventor
倉冨　文司
文司 倉冨
清水　福美
福美 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013025352A priority Critical patent/JP6076117B2/ja
Publication of JP2014154807A publication Critical patent/JP2014154807A/ja
Application granted granted Critical
Publication of JP6076117B2 publication Critical patent/JP6076117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本願は、半導体装置（または半導体集積回路装置）の製造方法に関し、たとえば、樹脂モールド技術に適用することができるものである。
日本特開２００５−１０９０１９号公報（特許文献１）または、これに対応する米国特許第７７８１２５９号公報（特許文献２）は、リジッド有機配線基板を用いた一括樹脂モールドに関するものである。そこには、リジッド配線基板の反りを防止するために、初期のソフトクランプと、その後の本クランプを組み合わせる２段クランプ技術が開示されている。
日本特開２００５−１８３７９４号公報（特許文献３）は、フリップチップを多数搭載した有機配線基板を用いた一括樹脂モールドに関するものである。そこには、エアベントを確保するために、封止樹脂がエアベントに達する前の比較的弱いクランプと、その後の比較的強いクランプを組み合わせる２段クランプ技術が開示されている。
日本特開２０００−２５２３０９号公報（特許文献４）は、離型シートを用いて、各デバイスを個別に封止する個別シートモールドに関するものである。そこには、個々のデバイスに対応して、分離した配線基板をリードで支持した状態で、個別モールドを実施するに際して、シートの微移動を許容するために、比較的弱いクランプと、その後の比較的強いクランプを組み合わせる２段クランプ技術が開示されている。
特開２００５−１０９０１９号公報 米国特許第７７８１２５９号公報 特開２００５−１８３７９４号公報 特開２０００−２５２３０９号公報
近年、半導体装置の薄型化に伴い、組み立て工程に使用するリードフレームや有機系配線基板等の基材（チップ搭載用基材）の薄型化が進行している。本願発明者らが、基材の薄型化に関して検討したところ、基材の厚さが薄くなると、樹脂封止時のクランプ力により、基材が塑性変形し、種々の問題が発生することが明らかとなった。
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一実施の形態の概要は、半導体装置の製造プロセスにおける樹脂封止に際して、第１クランプ圧下で、樹脂の注入を開始し、その後、樹脂にかかる注入圧を増加させるのと同期して、第１クランプ圧よりも高い第２クランプ圧までクランプ圧を上昇させるものである。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、前記本願の一実施の形態によれば、クランプ力による基材の塑性変形等を防止することができる。
本願の一実施の形態の半導体装置の製造方法における組み立てプロセスの前半の概要等を説明するためのリードフレームの一例を示す大域的上面図（リードフレーム自体の準備完了段階）である。 図１のリードフレーム部分切り出し領域Ｒ１の拡大上面図である。 図２の単位デバイス領域３ａ（ＱＦＰ系単位デバイス領域）の拡大上面図である。 図３に対応する部分（ただし、リードフレームの微細部分は図示の都合上、省略している）のリードフレーム斜視図（ダイボンディング完了時点）である。 図４に対応する部分のワイヤボンディング工程完了時点におけるリードフレーム斜視図である。 図５における模式的断面図（図３のＢ−Ｂ’断面に対応）である。 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスに使用するトランスファモールド装置の模式的上面図である。 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスの詳細を説明するためのモールド金型間のリードフレームとキャビティ等の関係を示す模式的広域平面図である。 図８の樹脂ポット−キャビティセル６１の具体的構成の一例を示す樹脂ポット−キャビティセル６１の模式的平面図である。 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスのフローを説明するための樹脂モールド工程中（リードフレームセット工程）における金型＆リードフレーム断面図である。 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスのフローを説明するための樹脂モールド工程中（低圧クランプ工程）における金型＆リードフレーム断面図である。 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスのフローを説明するための樹脂モールド工程中（樹脂充填工程）における金型＆リードフレーム断面図である。 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスのフローを説明するための樹脂モールド工程中（リードフレーム取り出し工程）における金型＆リードフレーム断面図である。 図１２に対応する工程（樹脂充填工程）における図１に対応するリードフレームの大域的上面図（上金型を透過させて内部を表示したもの）ある。 図１４のリードフレーム部分切り出し領域Ｒ１の拡大上面図である。 図１５の単位デバイス領域３ａ（ＱＦＰ系単位デバイス領域）およびその周辺の拡大上面図である。 図１６に於いて、樹脂等を透過させて、リードフレーム、半導体チップ、ボンディングワイヤ等を破線で表示した拡大上面図である。 本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセスの後半の概要等を説明するための図３に対応する部分（単位デバイス領域３ａ）の樹脂モールド完了後の斜視図（マトリクス状のリードフレームの単位デバイス領域３ａのみを示す）である。 図３に対応する部分（単位デバイス領域３ａ）のデバイス分離およびリード成形完了後の斜視図（マトリクス状のリードフレームの単位デバイス領域３ａのみを示す）である。 本願の前記一実施の形態の半導体装置の製造方法に於いて使用するモールドプレスおよびプランジャ駆動機構等を説明するためのモールドプレスの全体模式断面図である。 図２０の金型下部切り出し領域Ｒ２の拡大断面図である。 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス等の詳細を説明するためのモールプロセス要部ブロックフロー図である。 図２２に対応するモールド工程における各種圧力等のシークエンス図である。 図１６および図１７のＡ−Ａ’断面に対応する金型内におけるリードフレーム等の断面図（樹脂移送開始時点）である。 図１６のＢ−Ｂ’ 断面に対応する金型内におけるリードフレーム等の断面図（樹脂移送開始時点）である。 図１６および図１７のＡ−Ａ’断面に対応する金型内におけるリードフレーム等の断面図（キャビティへの樹脂の充填がほぼ完了した時点）である。 図１６および図１７のＡ−Ａ’断面に対応する金型内におけるリードフレーム等の断面図（キャビティへの樹脂の充填が完了後）である。 本願の前記一実施の形態の半導体装置の製造方法における基材等に関する変形例（有機系配線基板方式）についての製造プロセス等を説明するための配線基板をセットしたときの下金型上面図である。 図２８のＡ−Ａ’断面に対応する金型内の配線基板等の模式断面図（樹脂移送開始時点）である。 図２８のＢ−Ｂ’断面に対応する金型内の配線基板等の模式断面図（樹脂移送開始時点）である。 図２８のＡ−Ａ’断面に対応する金型内の配線基板等の模式断面図（キャビティへの樹脂の充填がほぼ完了した時点）である。 図２８のＡ−Ａ’断面に対応する金型内の配線基板等の模式断面図（キャビティへの樹脂の充填が完了後）である。 金型から取り出された配線基板等の上面図である。 図３３の各単位デバイス領域を分離した後の単位デバイス領域の拡大上面図である。 図３４のＢ−Ｂ’断面に対応するＢＧＡ（半導体装置）の断面図である。 比較例Ａである一般的な単一ステップ金型クランプ方式における図２３に対応するモールド工程における各種圧力等のシークエンス図である。 比較例Ｂである一般的な２段ステップ金型クランプ方式における図２３に対応するモールド工程における各種圧力等のシークエンス図である。 本願の前記一実施の形態の半導体装置の製造方法のアウトラインを説明するためのプロセスブロックフロー図である。
〔実施の形態の概要〕
先ず、本願において開示される代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体装置の製造方法：
（ａ）半導体チップが搭載された基材を準備する工程；
（ｂ）第１金型および第２金型間に形成されたキャビティ内に前記半導体チップが位置するように、前記基材を、前記第１金型と前記第２金型との間に配置した状態で、第１クランプ圧により前記基材を前記第１金型と前記第２金型でクランプする工程；
（ｃ）前記（ｂ）工程の後、前記第１クランプ圧により前記基材を前記第１金型と前記第２金型でクランプした状態で、前記キャビティ外に設けられたポットに設置されたプランジャを動作させることで、前記ポット内に配置された封止樹脂を前記キャビティ内に移送する工程；
（ｄ）前記キャビティ内が前記封止樹脂で満たされた後、前記プランジャを更に動作させることで前記キャビティ内の前記封止樹脂にかかる注入圧を増加させるのと同期して、前記第１クランプ圧よりも高い第２クランプ圧までクランプ圧を上昇させる工程。
２．前記項１に記載の半導体装置の製造方法において、前記第１クランプ圧は、前記基材が実質的に塑性変形しない程度に低くされている。
３．前記項１または２に記載の半導体装置の製造方法において、前記第２クランプ圧は、樹脂漏れが発生しない程度に高くされている。
４．前記項１から３のいずれか一つに記載の半導体装置の製造方法において、前記封止樹脂は、エポキシ系樹脂を主要な樹脂成分として含む。
５．前記項１から４のいずれか一つに記載の半導体装置の製造方法において、前記半導体装置のパッケージ厚さは、２ミリメートル以下である。
６．前記項１から５のいずれか一つに記載の半導体装置の製造方法において、前記半導体装置のパッケージ平面サイズさは、２０ミリメートル角以上である。
７．前記項１から６のいずれか一つに記載の半導体装置の製造方法において、前記プランジャの動作は、ネジ送りによって行われる。
８．前記項１から７のいずれか一つに記載の半導体装置の製造方法において、前記基材は、リードフレームである。
９．前記項８に記載の半導体装置の製造方法において、前記リードフレームのうちの前記半導体チップが搭載されたダイパッドは、ダウンセットされている。
１０．前記項１から７のいずれか一つに記載の半導体装置の製造方法において、前記基材は、有機系配線基板である。
１１．以下の工程を含む半導体装置の製造方法：
（ａ）半導体チップが搭載された基材を準備する工程；
（ｂ）第１金型および第２金型間に形成されたキャビティ内に前記半導体チップが位置するように、前記基材を、前記第１金型と前記第２金型との間に配置した状態で、前記基材を前記第１金型と前記第２金型でクランプする工程；
（ｃ）前記（ｂ）工程の後、前記基材を前記第１金型と前記第２金型でクランプした状態で、前記キャビティ外に設けられたポットに設置されたプランジャを動作させることで、前記ポット内に配置された封止樹脂を前記キャビティ内に移送し、前記キャビティ内に前記封止樹脂を充填する工程；
（ｄ）前記（ｃ）工程の後、前記プランジャを更に動作させることで前記キャビティ内の前記封止樹脂にかかる注入圧を最終注入圧まで増加させる工程；
（ｅ）前記（ｄ）工程の後、前記最終注入圧がかけられた状態で保持することにより、前記封止樹脂の硬化を進行させる工程；
（ｆ）前記（ｅ）工程の後、前記第１金型と前記第２金型によるクランプを解除する工程、
ここで、前記工程（ｂ）から前記工程（ｅ）においては、前記基材にかかる実効圧力は、前記基材が実質的に塑性変形せず、樹脂漏れも発生しない非変形＆非漏出圧力範囲内に保持されている。
１２．前記項１１に記載の半導体装置の製造方法において、前記注入圧の増加と、クランプ圧の増加とを同期させることによって、前記実効圧力を前記非変形＆非漏出圧力範囲内に保持している。
１３．前記項１１または１２に記載の半導体装置の製造方法において、前記封止樹脂は、エポキシ系樹脂を主要な樹脂成分として含む。
１４．前記項１１から１３のいずれか一つに記載の半導体装置の製造方法において、前記半導体装置のパッケージ厚さは、２ミリメートル以下である。
１５．前記項１１から１４のいずれか一つに記載の半導体装置の製造方法において、前記半導体装置のパッケージ平面サイズさは、２０ミリメートル角以上である。
１６．前記項１１から１５のいずれか一つに記載の半導体装置の製造方法において、前記プランジャの動作は、ネジ送りによって行われる。
１７．前記項１１から１６のいずれか一つに記載の半導体装置の製造方法において、前記基材は、リードフレームである。
１８．前記項１７に記載の半導体装置の製造方法において、前記リードフレームのうちの前記半導体チップが搭載されたダイパッドは、ダウンセットされている。
１９．前記項１１から１６のいずれか一つに記載の半導体装置の製造方法において、前記基材は、有機系配線基板である。
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したもの、および、半導体チップ等をパッケージングしたものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
なお、「半導体装置」には、パワー・トランジスタ等の単体電子デバイスが含まれる。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
３．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
４．図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。従って、たとえば、「正方形」とは、ほぼ正方形を含み、「直交」とは、ほぼ直交する場合を含み、「一致」とは、ほぼ一致する場合を含む。このことは、「平行」、「直角」についても同じである。従って、たとえば、完全な平行からの１０度程度のずれは、平行に属する。
また、ある領域について、「全体」、「全般」、「全域」等というときは、「ほぼ全体」、「ほぼ全般」、「ほぼ全域」等の場合を含む。従って、たとえば、ある領域の８０％以上は、「全体」、「全般」、「全域」ということができる。このことは、「全周」、「全長」等についても同じである。
更に、有るものの形状について、「矩形」というときは、「ほぼ矩形」を含む。従って、たとえば、矩形と異なる部分の面積が、全体の２０％程度未満であれば、矩形ということができる。この場合に於いて、このことは、「環状」等についても同じである。この場合に於いて、環状体が、分断されている場合は、その分断された要素部分を内挿または外挿した部分が環状体の一部である。
また、周期性についても、「周期的」は、ほぼ周期的を含み、個々の要素について、たとえば、周期のずれが２０％未満程度であれば、個々の要素は「周期的」ということができる。更に、この範囲から外れるものが、その周期性の対象となる全要素のたとえば２０％未満程度であれば、全体として「周期的」ということができる。
なお、本節の定義は、一般的なものであり、以下の個別の記載で異なる定義があるときは、ここの部分については、個別の記載を優先する。ただし、当該個別の記載部分に規定等されていない部分については、明確に否定されていない限り、本節の定義、規定等がなお有効である。
５．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
６．本願に於いて、「ＱＦＰ系単位デバイス領域」または「Ｑｕａｄ系単位デバイス領域」とは、一つのＱＦＰ系デバイス（またはＱｕａｄ系単位デバイス）を形成するリードフレームの領域を言う。ここで、「ＱＦＰ系デバイス」または「Ｑｕａｄ系デバイス」とは、パッケージ形状がＱＦＰ系（またはＱｕａｄ系）のデバイスを指す。典型的には、たとえば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇ）、ＬＱＦＰ（Ｌｏｗ Ｐｒｏｆｉｌｅ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ）、ＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ）、ＨＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ ｗｉｔｈ Ｈｅａｔ−ｓｉｎｋ）等がこれに属する。なお、そのほかに関しては、比較的平面的なパッケージであって、平面的な形状が、ほぼ矩形（正方形、長方形）であり、その４個の辺またはその近傍から多数の外部リードが露出しているものがこれに属する。
本願に於いて、「モールドキャビティ」とは、モールドの際に、その内部に半導体チップ等を収容する空洞をいう。
本願に於いて、「樹脂溜まり」とは、モールドキャビティの外部に設けられた樹脂を収容するスペースである。樹脂流路上に於いて、モールドキャビティに関して、樹脂ポットに近い位置にあるものを「ゲート前樹脂溜まり」と呼び、樹脂ポットに遠い位置にあるものを「オーバフロー樹脂溜まり」と呼ぶ。なお、本願に於いては、ゲート前樹脂溜まりは、モールドキャビティの一部ではなく、むしろ、ランナの一部と見られるが、一方、オーバフロー樹脂溜まりは、充填という意味では、モールドキャビティの一部と見ることもできる。
本願に於いて、「樹脂ポット−キャビティセル」とは、少なくとも、樹脂ポット、モールドキャビティ、および、その間を連結する樹脂流路から構成されたモールド金型内（たとえば、上金型と下金型の間）の多岐管（Ｍａｎｉｆｏｌｄ）を指す。また、「樹脂ポット−キャビティセル列」とは、この樹脂ポット−キャビティセルが、たとえば、Ｙ方向（すなわち列方向）に並んだものである。なお、本願に於いては、この樹脂ポット−キャビティセル列が、たとえば、Ｙ方向とほぼ直交するＸ方向（すなわち行方向）に並んだものを「樹脂ポット−キャビティセル行列」と呼ぶことがある。
本願に於いて、「樹脂流路（または樹脂流動経路）が相互に独立している」とは、ある樹脂ポット−キャビティセルを考えたとき、セル内においては、複数の樹脂流路間が、他の樹脂流路によって相互に連結されていないことを言い、他のセルとの関係に於いては、あるセルが他のセルと樹脂流路によって相互に連結されていないことを言う。
更に、本願に於いて、樹脂ポットとモールドキャビティの位置関係に関して、「モールドキャビティが樹脂ポットに隣接する」または「モールドキャビティが樹脂ポットの隣にある」等というときは、当該樹脂ポットと当該モールドキャビティの間に同種の他のモールドキャビティが割り込まないことを言う。
７．「配線基板」、「基材」等というときは、一般的にはフレキシブル配線基板等を含む有機配線基板、セラミック配線基板、金属リードフレーム等の外、他のチップ、ウエハその他の薄膜状集積回路装置を指す。チップは配線基板上の単位デバイス領域内に設けられたダイボンディング領域内に直接または他のチップを介して、ダイボンディングされる。「多層配線基板」の「多層」とは、２層以上の配線層を有するものを言う。１枚のコア絶縁板の両面に配線層を形成したものは、２層基板である。「有機配線基板」とは、一部にグラスファイバのような無機物を多量に含んでいても、グラスファイバ等以外の主要な構成が有機樹脂である場合を含む。たとえば、ガラスエポキシ基板は、典型的な有機配線基板である。これと反対に、表面に有機物であるポリイミド系絶縁層を有するセラミック配線基板は、主要な構成がセラミックであるので、一般的に有機配線基板ではない。
８．本願で主に取り扱うトランスファモールドでは、金型は上金型、および下金型が閉じたときにできる空間にできた各種の空間領域を用いてレジンを溶融、転送（移動）、注入（充填）、キュア進行によって、レジン封止物を形成する。この過程を説明する際、前記各種の空間領域、すなわち、レジンタブレットを収容するポット部、このポット部に対向して設けられたカル（Ｃｕｌｌ）部、カル部とキャビティ部をつなぐランナ部、ランナ部とキャビティ部の境界領域に形成されたゲート等の金型に関する部分と、封止レジンによる封止体（配線基板上の領域を含む）のそれらに対応する部分の間で参照番号を共用する場合がある。なお、封止技術においては、金型の金属部分が意味を持つのではなく、その空隙部に意味があるので、図に表示する場合に、一部で、金型の金属部分を省略して、充填部材のみを明示する場合がある。
９．以下の例では、主に、キャビティの側方から樹脂を注入するサイドゲート方式を例に取り具体的に説明するが、トップゲート方式にも適用できることは言うまでもない。トップゲート方式の金型とは、一般にキャビティの端部（パーティング面に沿って）にあるゲート部をキャビティの内部領域の上部（天井）に配置したものである。
１０．本願に於いて、「面圧力」とは、モールドの際に、「基材にかかる実効圧力」であって、「面圧力＝（プレス加圧力−キャビティ投影面積Ｘ注入圧力）/基材押さえ面積」で定義されるものである。ここで、プレス加圧力とは、基本的にクランプ圧（Ｃｌａｍｐｉｎｇ Ｐｒｅｓｓｕｒｅ）と同じである。また、注入圧力とは、移送圧（Ｔｒａｎｓｆｅｒ Ｐｒｅｓｓｕｒｅ）または注入圧と呼ばれるものと基本的に同じである。
クランプ圧と注入圧に関して、「同期」とは、面圧力は、適正面圧力範囲内に留まるように、歩調を合わせて、両者の強度を変更することを言う。従って、厳密な同期を要求するものではない（プレス機構等の通常の応答速度は、比較的遅いので、厳密な同期は困難である）。適正面圧力範囲は、「非変形＆非漏出圧力範囲」すなわち、実質的に基材が変形しない範囲であり、且つ、樹脂漏れ（Ｆｌａｓｈ）が実質的に発生しない範囲である。なお、「樹脂漏れが発生しない」といっても、全く発生しないということは、実際上ありえないので、通常のフラッシュ除去（Ｄｅｆｌａｓｈｉｎｇ）、樹脂バリ取り等により、除去できる許容範囲内であることを意味する。同様に、「基材が変形しない」といっても、全く塑性変形しない程度の面圧力では、樹脂漏れが多発し、逆に、塑性変形量が多すぎると、ダイサポートパッド（Ｄｉｅ ｓｕｐｐｏｒｔ Ｐａｄ）の下方へのシフト、いわゆるダイパドルシフト（Ｄｉｅ Ｐａｄｄｌｅ Ｓｈｉｆｔ）が激しくなる。よって、非変形＆非漏出圧力範囲とは、樹脂漏れとダイパドルシフトが許容範囲内に留まる範囲ということになる。
また、「最終注入圧」とは、いわゆる充填圧（Ｐａｃｋｉｎｇ Ｐｒｅｓｓｕｒｅ）であり、キャビティへの樹脂の充填が完了後、ボイド等を押しつぶすために、または、効果による収縮分を補填するために、一定期間加えられる比較的平坦なピーク注入圧である。
更に、本願に於いては、キャビティへの樹脂の注入が一応完了した時点を「充填の完了」とし、その後の最終注入圧まで注入圧が急激に上昇する期間は、「充填後」と定義する。この場合、オーバフロー樹脂溜まりがある場合は、キャビティには、オーバフロー樹脂溜まりも含めて考える方が合理的である。
なお、金型のクランプ面と接する部分の基材の変形のうち、元の厚さから変形後の厚さを差し引いたものを、本願に於いては、「潰し量」と呼ぶ。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
なお、二者択一の場合の呼称に関して、一方を「第１」等として、他方を「第２」等と呼ぶ場合に於いて、代表的な実施の形態に沿って、対応付けして例示する場合があるが、たとえば「第１」といっても、例示した当該選択肢に限定されるものではないことは言うまでもない。
１．本願の一実施の形態の半導体装置の製造方法における組み立てプロセスの前半の概要等の説明（主に図１から図６）
このセクションでは、単位デバイス領域３ａ（図１参照）についていえば、主に縦４個＆横１２個構成のマトリクスリードフレーム（ただし、図上では、表示の線名声を確保するため、一部のみを表示している）を例に取り説明するが、それ以外の構成（例えば１個構成のリードフレーム）でも良いことは言うまでもない。なお、縦４個＆横１２個構成は、樹脂ポット−キャビティセル６１（図８参照）についていえば、主に縦４個＆横６個構成のマトリクスリードフレームである。
また、このセクションでは、パッケージ形態として、比較的単純な外部リード付きパッケージ、すなわち、ＱＦＰ、ＬＱＦＰ、ＴＱＦＰ等について具体的に説明するが、これ以外の外部リード付きパッケージ、たとえば、ＨＱＦＰや、その他のＱＦＰ系パッケージでも良いことは言うまでもない。
なお、以下の説明では、リードフレーム等の形状やリードの本数は、そのままでは図示が困難となるので、簡素化して示されている。同様の理由で、寸法比についても、一般に縦方向が誇張されている。
また、以下では、封止樹脂として、エポキシ系樹脂を主要な成分とするものを例に取り具体的に説明するが、それ以外の樹脂（シリコーン系樹脂、ウレタン系樹脂）を主要な成分とするものでも良いことは言うまでもない。なお、エポキシ系樹脂を使用した場合は、実績が高く、かつ、接着性、信頼性、経済性等も、とも高いというメリットがある。
図１は本願の一実施の形態の半導体装置の製造方法における組み立てプロセスの前半の概要等を説明するためのリードフレーム（たとえばＴＱＦＰ用リードフレーム）の一例を示す大域的上面図（リードフレーム自体の準備完了段階）である。図２は図１のリードフレーム部分切り出し領域Ｒ１の拡大上面図である。図３は図２の単位デバイス領域３ａ（ＱＦＰ系単位デバイス領域）の拡大上面図である。図４は図３に対応する部分（ただし、リードフレームの微細部分は図示の都合上、省略している）のリードフレーム斜視図（ダイボンディング完了時点）である。図５は図４に対応する部分のワイヤボンディング工程完了時点におけるリードフレーム斜視図である。図６は図５における模式的断面図（図３のＢ−Ｂ’断面に対応）である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における組み立てプロセスの前半の概要を説明する。
まず、図１に本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセスに使用するリードフレーム３の一例を示す。図１に示すように、リードフレーム３上には、２次元マトリクス状に複数の（多数の）単位デバイス領域３ａ（ＱＦＰ系単位デバイス領域）が設けられており、リードフレーム３の両側部分には、位置決め又は送りに使用するリードフレーム位置決め孔１２（またはリードフレーム送り孔）が設けられている。リードフレーム３上であって、金型５１（図８参照）の樹脂ポット５３に対応する部分には、リードフレーム樹脂ポット開口１４が設けられている。また、図１のリードフレーム３上に第１の樹脂ポット−キャビティセル列６２ａおよび第２の樹脂ポット−キャビティセル列６２ｂを示す。
次に、図１のリードフレーム部分切り出し領域Ｒ１を図２に示す。図２に示すように、各単位デバイス領域３ａの周辺部のリードフレーム３には、スリット１５が設けられており、各単位デバイス領域３ａ一つのコーナ部には、ゲート前樹脂溜まり開口１７が設けられている。なお、ゲート前樹脂溜まり開口１７は、必須の要件ではないことは言うまでもない。
次に、図１および図２の単位デバイス領域３ａ（ＱＦＰ系単位デバイス領域）の詳細上面図を図３に示す。図３に示すように、単位デバイス領域３ａの中央部には、ダイパッド１０が設けられており、このダイパッド１０は、たとえば、４本のダイパッドサポートバー８ａ，８ｂ，８ｃ，８ｄ（または、吊りリード）によって、外枠４のコーナ部４ａ，４ｂ，４ｃ，４ｄに連結されている。各ダイパッドサポートバー８ａ，８ｂ，８ｃ，８ｄの外端部において、分岐しており、その分岐部分に当たるリードフレーム３には、ダイパッドサポートバー分岐部開口１６ａ，１６ｂ，１６ｃ，１６ｄが設けられている（なお、このような分岐は、必須ではなく、直線的なバーやその他の形状でも良い）。また、リードフレーム３の外枠コーナ部４ｄには、この例では、４個の開口から構成されたゲート前樹脂溜まり開口１７が設けられており、一つの開口は、ダイパッドサポートバー分岐部開口１６ｄと連結している。
ダイパッド１０の周辺には、リードフレーム３の外枠４の各辺から多数（複数）のリード１が配置されており、これらの各辺から延びたリード１は、それらの中間部をダムバー７（またはタイバー）によって支持されている。各リード１は、ダムバー７を境に、インナリード５とアウタリード６に分かれている。
なお、このリードフレーム３では、リードフレーム３の第１の主面３ｆ側（第２の主面３ｓの反対側の面）の形状と、第２の主面３ｓ側の形状はほぼ同じである。なお、このリードフレームでは、ダイパッドのダウンセット（ダイパッドを支持する吊りリード８を下方（実装面側）に折り曲げることで、半導体チップが搭載されるダイパッド、およびその近傍（ダイパッドサポートバー８の一部）を他の部分（インナリード、および吊りリードの他部）よりも低くすること）が施されている。すなわち、ダウンセット遷移部２３で外側から内側に向けてダイパッドサポートバー８ａ，８ｂ，８ｃ，８ｄを下方にシフトさせている。言うまでもないことであるが、以下の実施の形態は、ダウンセットされていないものにも適用できる。なお、ダイパッドのダウンセットが施されているものでは、特にダイパッド下の封止樹脂の厚さが薄くなる傾向にあるので、パドルシフトの低減は特に重要である。
次に、図３に対応する部分について、ダイボンディング完了時点の斜視図を図４に示す。図４に示すように、半導体チップ２は、たとえば、銀ペースト（またはダイアタッチフィルム、いわゆるＤＡＦ）等の接着部材層１９（図６参照）を介して、リードフレーム３の第１の主面３ｆ側のダイパッド１０上にダイボンディングされる。
次に、図３に対応する部分について、ワイヤボンディング完了時点の斜視図を図５に示す。図５および図６に示すように、接着部材層１９を介して、半導体チップ２は、その表面２ａ（裏面２ｂの反対の面）を上に向けてダイパッド１０にダイボンディングされた状態で、ワイヤボンディング工程が実行される。ワイヤボンディング工程においては、半導体チップ２の表面２ａ上のボンディングパッド１８（例えば、アルミニウム系ボンディングパッド）とインナリード５の間が、たとえば、ボール＆ウエッジ形式により、たとえば、金ワイヤ９等のボンディングワイヤを用いてワイヤボンディングされる。ワイヤボンディングの方法としては、たとえば、キャピラリを用いたサーモソニック法を好適なものとして例示することができる。ここで、通常、半導体チップ２の側をボールボンディング（第１ボンディング点）とし、インナリード５の側をウエッジボンディング（第２ボンディング点）とする順方向ボンディングを採用するが、一部又は全部、逆方向ボンディングを採用してもよい。ここで、逆方向ボンディングとは、インナリード５の側をボールボンディング（第１ボンディング点）とし、半導体チップ２の側をウエッジボンディング（第２ボンディング点）とする方式を言う。ここでは、アルミニウム系ボンディングパッドを例にとり、具体的に説明したが、銅系ボンディングパッドでも、チタン系、タングステン系、金系、パラジウム系、銀系などのその他の金属系統のボンディングパッドでも良いことは言うまでもない。また、ボンディングワイヤについても、金系ボンディングワイヤのほか、銅系、パラジウム系、アルミニウム系、銀系などのその他の金属系統のボンディングワイヤでも良いことは言うまでもない。
ワイヤボンディング工程が完了すると、リードフレーム３は、例えば、次のセクションで説明する樹脂モールド装置５０に送られ、そこで、セクション３に説明する樹脂モールド工程が実行される。
２．本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスに使用するトランスファモールド装置および樹脂モールドプロセスの流れのアウトラインの説明（主に図７）
このセクションでは、前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスに使用するトランスファモールド装置の一例を示すが、これ以外の構成の装置であっても良いことは言うまでもない。
図７は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスに使用するトランスファモールド装置の模式的上面図である。これに基づいて、本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスに使用するトランスファモールド装置を説明する。
図７に示すように、ワイヤボンディング工程が完了したリードフレーム３は、まず、樹脂モールド装置５０のリードフレームローダ７１に収納される。次に、リードフレーム３は、フレーム整列部７２に移送され、そこで、整列される。これらと並行して、タブレット供給部７６によって、樹脂タブレット５９が、モールド金型５１内にセットされる。次に、リードフレーム３は、フレーム搬入部７３に移送され、そこから、フレーム搬入部７３によって、プレス部７４ａ，７４ｂ，７４ｃ，７４ｄのいずれかに搬送され、そこで、モールド金型５１内にセットされる。各プレス部７４ａ，７４ｂ，７４ｃ，７４ｄのコーナ部にあるのは、プレスの位置決めピン７５である。
次に、モールド金型５１内での処理が完了したリードフレーム３は、フレーム搬出部７７によって、モールド金型５１外のゲートブレーク部７８に搬出され、そこで、ゲートブレーク工程等が実行される。ゲートブレーク工程等が完了したリードフレーム３は、モールド後リードフレーム収納部７９に移送され、そこから、たとえば、樹脂モールド装置５０の外部へ搬出され、たとえば、摂氏１７５度程度の温度に於いて、ポストモールドキュア処理工程（例えば、数時間程度）が実行される。その後、セクション４に示すように、リードフレーム３は、組み立てプロセスの後半処理に供される。
３．本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスの詳細説明（主に図８から図１７）
このセクションでは、樹脂ポット−キャビティセルの一例として、ゲート前樹脂溜まり、オーバフロー樹脂溜まり、および一対のモールドキャビティを有するものを具体的に説明する。しかし、ゲート前樹脂溜まり、オーバフロー樹脂溜まり等は、必須ではないことは言うまでもない。
また、モールドキャビティの数は、一対でも二対でも、それ以上でも良い。また、一つ又は奇数個でも良い。
なお、このセクション等では、モールドキャビティ５２（図８参照）の平面構造として、ほぼ正方形のものを例に取り具体的に説明するが、モールドキャビティ５２の平面構造としては、ほぼ正方形のもののほか、ほぼ長方形のものでも良いことは言うまでもない。
また、このセクションでは、主にＴＱＦＰを前提に具体的に説明するが、他のＱＦＰ系デバイスでも良いことは言うまでもない。
更に、ここに示したモールドキャビティ５２等の幾何学的配置等は、一例であって、種々変形可能であることは言うまでもない。
図８は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスの詳細を説明するためのモールド金型間のリードフレームとキャビティ等の関係を示す模式的広域平面図である（本図に於いては、図示の都合上、各種の樹脂溜まりの表示を省略している。図２０から図２２について同じ）。図９は図８の樹脂ポット−キャビティセル６１の具体的構成の一例を示す樹脂ポット−キャビティセル６１の模式的平面図である。図１０は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスのフローを説明するための樹脂モールド工程中（リードフレームセット工程）における金型＆リードフレーム断面図である。図１１は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスのフローを説明するための樹脂モールド工程中（低圧クランプ工程）における金型＆リードフレーム断面図である。図１２は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスのフローを説明するための樹脂モールド工程中（樹脂充填工程）における金型＆リードフレーム断面図である。図１３は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスのフローを説明するための樹脂モールド工程中（リードフレーム取り出し工程）における金型＆リードフレーム断面図である。図１４は図１２に対応する工程（樹脂充填工程）における図１に対応するリードフレームの大域的上面図（上金型を透過させて内部を表示したもの）ある。図１５は図１４のリードフレーム部分切り出し領域Ｒ１の拡大上面図である。図１６は図１５の単位デバイス領域３ａ（ＱＦＰ系単位デバイス領域）およびその周辺の拡大上面図である。図１７は図１６に於いて、樹脂等を透過させて、リードフレーム、半導体チップ、ボンディングワイヤ等を破線で表示した拡大上面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスの詳細を説明する。
樹脂モールド前のリードフレーム３がモールド金型５１内にセットされた状態（より正確にはクランプされた状態）におけるモールド金型５１の内部構造とリードフレーム３との関係を示す透過平面図すなわち、上金型５１ａ（図１０参照）を透過させて見たリードフレーム３および下金型５１ｂ等（またはモールド金型５１）の図８に示す。図８に示すように、モールド金型５１の内部にリードフレーム３がセットされており、更に、リードフレーム３の占める領域の内部であって、モールド金型５１の内部に、すなわち、上金型５１ａ（第１金型）と下金型５１ｂ（第２金型）の間にモールド金型５１の内部構造として、複数の樹脂ポット−キャビティセル列６２（６２ａ、６２ｂ）が設けられている。各樹脂ポット−キャビティセル列６２は、たとえば、第１の方向Ｙに並んだ複数の樹脂ポット−キャビティセル６１から構成されている。各樹脂ポット−キャビティセル６１は、この例では、基本的に、中央にある樹脂ポット５３、その両側にほぼ線対称に（樹脂ポット５３の中心を通り、第１の方向Ｙの直線に関して線対称に）樹脂流路５４で、それぞれ樹脂ポット５３と連結された一対のモールドキャビティ５２から構成されている。一方、各樹脂ポット−キャビティセル列６２は、第１の方向Ｙに延在しており、複数の樹脂ポット−キャビティセル列６２ａ、６２ｂは、第１の方向Ｙと直交する第２の方向Ｘに相互に隣接するように並べられている。なお、このような幾何学的配置は、一例であって、必須のものではないことは言うまでもない（以下に於いても同じ）。
更に、この例では、各樹脂ポット−キャビティセル列６２内に於いて、樹脂ポット−キャビティセル列６２を構成する樹脂ポット５３は、第１の方向Ｙの第１の直線Ｌ１に沿って並んでおり、この第１の直線Ｌ１の一方の側に設けられたモールドキャビティ５２は、第１の直線Ｌ１に平行な第２の直線Ｌ２に沿って並んでいる。そして、第１の直線Ｌ１の他方の側に設けられたモールドキャビティ５２は、第１の直線Ｌ１に平行な第３の直線Ｌ３に沿って並んでいる。
次に、図８の樹脂ポット−キャビティセル６１の具体的構造を図９に模式的に示す。図９に示すように、この例では、樹脂ポット−キャビティセル６１の中心には、樹脂ポット５３があり、この中心を通る対称軸Ｌ１に関して、ほぼ線対称に、一対のモールドキャビティ５２（５２ａ，５２ｂ）および、これらと樹脂ポット５３を連結する樹脂流路５４（５４ａ，５４ｂ）がある。各樹脂流路５４（５４ａ，５４ｂ）の一端は樹脂ポット５３に連結されており、他端は各モールドキャビティ５２（５２ａ，５２ｂ）のコーナ部に連結されている。これらの樹脂流路５４（５４ａ，５４ｂ）の他端は、それぞれゲート５８（５８ａ，５８ｂ）となっており、各樹脂流路５４（５４ａ，５４ｂ）の中間部、すなわち、ゲート５８（５８ａ，５８ｂ）に隣接する部分には、ゲート前樹脂溜まり５５（５５ａ，５５ｂ）が設けられている。各樹脂流路５４（５４ａ，５４ｂ）の内、ゲート５８（５８ａ，５８ｂ）やゲート前樹脂溜まり５５（５５ａ，５５ｂ）がない部分は、ランナまたはサブランナである。各モールドキャビティ５２（５２ａ，５２ｂ）のコーナ部であって、ゲート５８（５８ａ，５８ｂ）が設けられているコーナ部と対向する部分には、オーバフロー樹脂溜まり５６（５６ａ，５６ｂ）が設けられている。
この図８および図９に示すセル構造（樹脂ポット−キャビティセル６１の構造）および樹脂ポット−キャビティセル行列のレイアウトの主要な特徴は以下のごとくである（これらの各特徴は、いずれも必須ではない）。すなわち、
（１）このセル構造では、一つのセル６１は、一つの樹脂ポット５３のみを有し、この唯一の樹脂ポットは、他の樹脂ポットに連結されていない。このことにより、セル内の複数のキャビティへの樹脂流路は、各キャビティ側から見ると単一且つ均等となり、充填条件の同一化が可能となる。すなわち、他の樹脂ポットに連結されていないので、履歴の異なるポットからの樹脂が混ざり合うことがない。
（２）また、一つのセル６１は、それぞれ樹脂流路５４（５４ａ，５４ｂ）で樹脂ポット５３と連結された一対のモールドキャビティ５２（５２ａ，５２ｂ）のみを有する。
（３）更に、各樹脂流路５４（５４ａ，５４ｂ）は、相互に独立している。このことにより、各キャビティへの流路は単一且つ等価な距離（流動距離もコンダクタンスもほぼ同一）となり、セルの位置による充填条件の相違も無関係となる。
（４）また、各モールドキャビティ５２（５２ａ，５２ｂ）は、それぞれ、他のモールドキャビティを経由することなく、各樹脂流路５４（５４ａ，５４ｂ）を介して直接、樹脂ポット５３に連結されている。もちろん、各樹脂流路５４（５４ａ，５４ｂ）上に、モールドキャビティ以外の流路要素、すなわち、ゲート、ゲート前樹脂溜まり等の存在は許容する。
（５）ゲートは、各モールドキャビティ５２（５２ａ，５２ｂ）の同一のコーナ部に設けられている。別のコーナ部にもうけてもよいが、同一のコーナ部に設けられている場合は、集積密度を高密度にすることができる。
（６）各セルの構造および配向は、ほぼ同一である。すなわち、ポット、キャビティ、樹脂流路等の各要素の寸法、形状は、ほぼ同じである。なお、構造または配向は、ほぼ同一にしなくても良いが、同一にした場合は、集積密度を高密度にすることができる。
次に、図２のＡ−Ａ’断面に対応する金型断面を図１０に示し、金型構造を説明する。図１０に示すように、モールド金型５１は、たとえば、上金型５１ａ（第１金型）および下金型５１ｂ（第２金型）から構成されている。この例では、上金型５１ａおよび下金型５１ｂの内面には、複数のモールドキャビティ５２ａ，５２ｂ、ゲート前樹脂溜まり５５ａ，５５ｂ、オーバフロー樹脂溜まり５６ａ，５６ｂ、ゲート５８ａ，５８ｂ等が設けられている。また、この例では、下金型５１ｂの上面に樹脂ポット５３が設けられており、ポットブロック５３、プランジャ６４等から構成されている。一方、上金型５１ａの下面には、この例では、カルブロック６０等で規定されたカル５７、樹脂流路５４ａ，５４ｂ（ランナまたはサブランナ）等が設けられている。また、上金型５１ａおよび下金型５１ｂ内には、複数のエジェクタピン６３が設けられている。
図１０により、リードフレームセット工程を説明する。図１０に示すように、モールド金型５１すなわち上金型５１ａ（第１金型）および下金型５１ｂ（第２金型）を開いた状態で、たとえば、下金型５１ｂの上面（クランプ面）に、リードフレーム３をセットする。このとき、この例では、たとえば、半導体チップ２を搭載している面を上に向けた状態で、各単位デバイス領域３ａ（ＱＦＰ系単位デバイス領域）が各対応するモールドキャビティ５２ａ，５２ｂの部分に来るようにする。また、これに前後して、樹脂ポット５３に樹脂タブレット６５ｔをセットする。なお、リードフレーム３の向きは、必要に応じて、表裏逆向きにしてもよい。
次に、図１１により、リードフレームクランプ工程（金型低圧クランプ工程）を説明する。図１１に示すように、モールド金型５１すなわち上金型５１ａ（第１金型）および下金型５１ｂ（第２金型）を閉じて、クランプ圧を印加する。
次に、図１２により、樹脂充填工程を説明する（図２３のクランプ圧同期上昇工程１０９等は、複雑であるので、後ほど説明する）。図１２に示すように、クランプ状態で、プランジャ６４を押し上げることにより、溶融樹脂６５ｍ（封止樹脂）を各モールドキャビティ５２ａ，５２ｂに充填し、充填圧（最終充填圧）を印加した状態で、モールド樹脂の硬化反応（キュア）の進行を待つ。この際、この例に於いては、溶融樹脂６５ｍは、樹脂ポット５３からリードフレーム樹脂ポット開口１４を貫通して、カル５７に至り、そこで方向を変えて、サブランナ５４ａ，５４ｂを経由して、ゲート前樹脂溜まり５５ａ，５５ｂに入る。溶融樹脂６５ｍは、ゲート前樹脂溜まり５５ａ，５５ｂにおいて、ゲート前樹脂溜まり開口１７を貫通して、逆側へも回り込み、両側ゲート５８ａ，５８ｂを介して、各モールドキャビティ５２ａ，５２ｂを充填する。余剰の溶融樹脂６５ｍは、オーバフローゲート６９を介して、各オーバフロー樹脂溜まり５６ａ，５６ｂに排出される。
この例では、ゲート構造が両側ゲートとなっているので、樹脂厚が薄いパッケージでも、十分なゲート深さを確保することができるので、樹脂厚が比較的薄いＴＱＦＰタイプ、ＬＱＦＰタイプ等のパッケージに特に有効である。なお、このような両側ゲートは、必須のものではなく、片側ゲート（下ゲート又は上ゲート）でも良いことは言うまでもない。
ここで、この例のパッケージ形態（ＴＱＦＰタイプ）における典型的な寸法を例示する。すなわち、たとえば、パッケージ総厚：１．０ミリメートル程度、リードフレーム厚さ：０．１２５ミリメートル程度、上下の各樹脂厚：０．４４ミリメートル程度である。なお、寸法に関して言えば、各実施の形態は、主に、パッケージの平面的寸法（樹脂部分）が、２０ミリメートル以上、パッケージの厚さ（樹脂部分）が、２ミリメートル以下（たとえばＬＱＦＰ，ＴＱＦＰ等）の製品を特に有効な対象としているが、それ以外ものでも、有効であることは言うまでもない。これは、パッケージの厚さ（樹脂部分）が、２ミリメートル以下の製品では、リードフレームのダイパッド下の封止樹脂の厚さが、薄くなる傾向が強いので、ダイパッドの下方へのシフトは、一定以下の制御する必要性が高い。また、パッケージの平面的寸法（樹脂部分）が、２０ミリメートル以上になると、特に、ダイパッドサポートリードが長くなり、逆テコの原理（テコの原理の逆）によって、ダム部の塑性変形に比例して、ダイパッドの下方への移動量が大きく増幅されるからである。
なお、以上のことは、基材が有機配線基板の場合についても言え、薄型化または大面積かに伴って、一般に表面配線数が増え、配線幅が微細化し、配線厚さが薄くなる傾向があるからである。
次に、図１３により、リードフレーム取り出し工程を説明する。図１３に示すように、クランプを解除した後、モールド金型５１すなわち上金型５１ａ（第１金型）および下金型５１ｂ（第２金型）を開いて、樹脂封止体１１が形成されたリードフレーム３をモールド金型５１の外部に取り出す。その後、図７に関して説明したように、ゲートブレーク工程に於いて、たとえば、ピン等により突くことにより、カル＆ランナ樹脂体２１ｇをリードフレーム３から除去する。なお、溜まり部樹脂体２１ｐは、たとえば、パンチング金型等により、ダムバー除去等と相前後して切断除去される。
次に、図１２の樹脂充填状態におけるモールド金型５１の内部の様子を図１４（図１に対応する広域平面図）に示す。図１４に示すように、モールド金型５１内にマトリクス状に配置された各モールドキャビティ５２に、列状の樹脂ポット５３から封止樹脂が移送され、各モールドキャビティ５２を満たし、樹脂封止体１１を形成しているのがわかる。このとき、リードフレーム３は、第１の樹脂ポット−キャビティセル列６２ａおよび第２の樹脂ポット−キャビティセル列６２ｂの占める領域を覆っている。
次に、図１４のリードフレーム部分切り出し領域Ｒ１の拡大平面図を図１５に、更に図１５の単位デバイス領域３ａ（ＱＦＰ系単位デバイス領域）および、その周辺の拡大平面図を図１６に示す。図１５および図１６に示すように、リードフレーム樹脂ポット開口１４と樹脂ポット５３は、ほぼ重なっており、樹脂ポット５３から樹脂流路５４、ゲート前樹脂溜まり５５、ゲート５８を経由して、モールドキャビティ５２を満たした溶融樹脂の一部は、オーバフロー樹脂溜まり５６へ排出される。また、溶融樹脂中のガス成分は、ゲート５８とオーバフロー樹脂溜まり５６を結ぶ対角線の両側のコーナ部に設けられたエアベン６８から外部に排出される。また、図１６からわかるように、モールドキャビティ５２の周りには、リング状のクランプ面６６があり、ダムバー７（図１７参照）とともに、この内端で、樹脂封止体１１の外端を規定している。このリング状のクランプ面６６の周辺は、リセス部６７となっており、リング状のクランプ面６６へのクランプ圧の集中を確保している。樹脂封止体１１の上面１１ｕには、エジェクタピンの投影２０が見える。
図１６に於いて、ボンディングワイヤ９、半導体チップ２およびリードフレーム３のリード１、ダイパッドサポートバー８ａ，８ｂ，８ｃ，８ｄ、ダムバー７、スリット１５、ダイパッドサポートバー分岐部開口１６ａ，１６ｂ，１６ｃ，１６ｄ等を表示したものを図１７に示す。図１７に示すように、リング状のクランプ面６６とダムバー７（またはタイバー）は、位置的に重なるようになっている。一方、ゲート前樹脂溜まり開口１７内には、クロス枠体２２が設けられており、カル＆ランナ樹脂体２１ｇを除去する際に、その影響が隣接する溜まり部樹脂体２１ｐを介して、本体の樹脂封止体１１に及ぶのを防止している。
４．本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセスの後半の概要等の説明（主に図１８および図１９）
このセクションでは、樹脂モールドプロセス完了後の組み立てプロセスの概要を説明するが、図示の都合上、単位デバイス領域３ａ（図１等参照）に対応する部分を切り出して説明する。また、説明に直接関係のないリードフレームの詳細構造は、図面の明瞭さを確保するために省略している。
図１８は本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセスの後半の概要等を説明するための図３に対応する部分（単位デバイス領域３ａ）の樹脂モールド完了後の斜視図（マトリクス状のリードフレームの単位デバイス領域３ａのみを示す）である（この図では、溜まり部樹脂体２１ｐ等は表示を省略している）。図１９は図３に対応する部分（単位デバイス領域３ａ）のデバイス分離およびリード成形完了後の斜視図（マトリクス状のリードフレームの単位デバイス領域３ａのみを示す）である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセスの後半の概要等を説明する。
セクション２で説明したポストモールドキュア処理工程（キュアベーク処理工程）の後のリードフレーム３の単位デバイス領域３ａ（ＱＦＰ系単位デバイス領域）の斜視図を図１８に示す。図１８に示すように、各単位デバイス領域３ａには、樹脂封止体１１が形成されており、樹脂封止体１１は、たとえば、上面１１ｕ、周辺テーパ面１１ｔ、コーナ面１１ｃ等を有している。この状態では、単位デバイス領域３ａは、リードフレーム３の外枠４を介して、他の単位デバイス領域３ａと一体となっている。
この後、たとえば、ダムバー切断工程、アウターリードメッキ工程、デバイス分離工程、リード成形工程等を経て、図１９のような状態となる。
５．本願の前記一実施の形態の半導体装置の製造方法に於いて使用するモールドプレスおよびプランジャ駆動機構等の説明（主に図２０および図２１）
このセクションでは、セクション２および３で説明したモールドプロセスに於いて使用するプレス駆動機構およびプランジャ駆動機構等の詳細を説明する。ここでは、一例として、ボールネジ送りによるプレス駆動機構およびプランジャ駆動機構等を具体的に説明するが、油圧等の流体圧駆動機構やラム（Ｒａｍ）駆動機構等を単独で又は併用（モールネジや歯車との併用を含む）したものでも良いことは言うまでもない。また、ここでは、駆動機構の詳細を示すことが目的ではないので、各駆動機構は、基本的原理がわかる程度に単純化して示す。
図２０は本願の前記一実施の形態の半導体装置の製造方法に於いて使用するモールドプレスおよびプランジャ駆動機構等を説明するためのモールドプレスの全体模式断面図である。図２１は図２０の金型下部切り出し領域Ｒ２の拡大断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法に於いて使用するモールドプレスおよびプランジャ駆動機構等を説明する。
図７の各プレス部の垂直模式断面図を図２０に示す。図２０に示すように、プレス部は、ベースプラテン８１と、それに保持された複数本のタイロッド８２により保持されており、複数本のタイロッド８２の上端近傍には、固定プラテン８３が固定されて保持されており、ベースプラテン８１と固定プラテン８３の間には、可動プラテン８４が上下に移動できるように保持されている。
固定プラテン８３の下面には、上金型５１ａ（第１金型）が取り付けられており、可動プラテン８４の上面には、ポットブロック５３を含む下金型５１ｂ（第２金型）が取り付けられており、可動プラテン８４の下面には、プランジャ駆動ブロック８８が取り付けられている。
可動プラテン８４は、たとえば、ベースプラテン８１の下面に取り付けられた可動プラテン駆動用サーボモータ８５によって、プレス用ボールネジ８６および可動プラテン押し上げブロック８７を介して上下駆動されるようになっている。プレス荷重は、たとえば、可動プラテン押し上げブロック８７に取り付けられたプレスロードセル８０（プレス圧力センサ）によって検出される。
次に、図２０の金型下部切り出し領域Ｒ２の拡大模式断面図を図２１に示す。図２１に示すように、下金型５１ｂのポットブロック５３内の各樹脂ポット内には、たとえば、エポキシ系封止樹脂等を主要な構成要素とする樹脂タブレット５９がセットされており、プランジャ６４によって、カル５７に向けて押し上げられる構造となっている。
下金型５１ｂの下方には、可動プラテン８４に固定されたプランジャ駆動ブロック８８があり、その中に設置されたプランジャ駆動用サーボモータ９５に外部からプランジャ駆動用サーボモータ制御信号線９２を介して制御信号が供給されるようになっている。プランジャ駆動用サーボモータ９５の回転は、たとえば、スパイラルベベル（Ｓｐｉｒａｌ Ｂｅｖｅｌ）歯車９３，９４を介して、プランジャ駆動用内ネジブロック９８の回転に変換され、プランジャ駆動用ボールネジ９６を上下駆動する。プランジャ駆動用ボールネジ９６の上下動は、たとえば、プランジャ押し上げブロック９７およびプランジャ支持板９９を介して、各プランジャ６４に伝えられる。プランジャ推力（注入圧）等は、たとえば、プランジャ押し上げブロック９７に取り付けられたトランスファロードセル７０（注入圧センサ）によって計測される。
なお、ボールネジ等による駆動機構は、油圧機構等に比較して、精密な位置又は速度制御に優れている。
６．本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス等の詳細説明（主に図２２から図２７）
このセクションでは、セクション２および３で説明したモールドプロセス（主に図１０から図１２）の詳細を説明する。この説明は、セクション７のモールドプロセスにも、ほぼそのまま適用できることは言うまでもない。
図２２は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス等の詳細を説明するためのモールプロセス要部ブロックフロー図である。図２３は図２２に対応するモールド工程における各種圧力等のシークエンス図である。図２４は図１６および図１７のＡ−Ａ’断面に対応する金型内におけるリードフレーム等の断面図（樹脂移送開始時点）である。図２５は図１６のＢ−Ｂ’ 断面に対応する金型内におけるリードフレーム等の断面図（樹脂移送開始時点）である。図２６は図１６および図１７のＡ−Ａ’断面に対応する金型内におけるリードフレーム等の断面図（キャビティへの樹脂の充填がほぼ完了した時点）である。図２７は図１６および図１７のＡ−Ａ’断面に対応する金型内におけるリードフレーム等の断面図（キャビティへの樹脂の充填が完了後）である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセス等の詳細を説明する。
以下、図１０以降のモールドプロセスの詳細を図２２および図２３を参照して説明する。まず、図２４および図２５に示すように、たとえば、摂氏１７５度程度のキュア温度に設定された上金型５１ａおよび下金型５１ｂ間にリードフレーム３をセットするとともに、ポット５３に樹脂タブレット６５ｔをセットする（図２２のリードフレームセット工程１０１、図２３のリードフレームセット時点Ｔ０）。なお、金型は、この例に於いては、使用時には、たとえば、摂氏１７５度程度のキュア温度に保持されている。
次に、図２３のクランプ開始時点Ｔ１において、低圧クランプ圧力（すなわち、第１クランプ圧、たとえば、２４５ＫＮ程度）を印加開始する（図２２の低圧クランプ工程１０２）。ここで、第１クランプ圧は、リードフレーム等の基材が、塑性変形しない程度に低く設定されている。これによって、図２５のクランプ面６６のリードフレーム３には、適正面圧力範囲Ｐａの面圧力が作用し、リードフレーム３の当該部分（たとえば図３のダムバー７）が若干、塑性変形する。ここで、面圧力は、たとえば、３７．１ｋｇ/ｍｍ２程度（範囲としては、たとえば、３３．１ｋｇ/ｍｍ２から４１．１ｋｇ/ｍｍ２程度）を好適なものとして例示することができる。このときのリードフレーム（ダムバー部分）の潰し量は、リードフレーム厚さを１２５マイクロメートル程度とすると、４マイクロメートル程度（範囲としては、３マイクロメートルから５マイクロメートル程度）を好適なものとして例示することができる。これらに対応するダイパッドの下方移動量、すなわち、ダイパッドシフト（Ｄｉｅ Ｐａｄ Ｓｈｉｆｔ）量（パドルシフト量）は、たとえば、せいぜい１００マイクロメートル程度である。
これに対して、面圧力が、たとえば、７７．４ｋｇ/ｍｍ２程度になると、潰し量は、１０マイクロメートル程度にも達し、この場合のパドルシフト量は、２５０マイクロメートル程度となる恐れがある。
次に、図２３のクランプ開始時点Ｔ１の直後から、図２６に示すように、プランジャ６４の上昇を開始する（図２２のプランジャ上昇開始工程１０３）。プランジャ６４が上昇を開始して、溶融樹脂６５ｍ（封止樹脂）の移送が開始されても、図２３に示すように、マクロな未充填部分があるうちは、図２３に示すように、注入圧は、流路のコンダクタンスの変化に対応して微細に上下しながら、なだらかに上昇する以外、あまり大きくは変化しない。
次に、図２３の初期注入圧サンプリング開始時点Ｔｆにおいて、初期注入圧Ｐｆ（充填完了初期の注入圧の急上昇の開始）を監視するための初期注入圧サンプリングを開始する（図２２の初期注入圧サンプリング工程１０４）。この初期注入圧サンプリングによって、予め設定した以上の初期注入圧Ｐｆを検出した場合（図２２の初期注入圧検出工程１０５）は、プランジャ６４の上昇速度を減速する（図２２のプランジャ減速工程１０６）。すなわち、図２７に示すように、キャビティ５２内が溶融樹脂６５ｍ（封止樹脂）でほぼ充填されると、注入圧は、図２３に示すように、急速に上昇し始める。一方、初期注入圧サンプリングによって得られた値が、予め設定した値よりも小さい場合は、一定期間おきに（たとえば、１００ミリ秒程度）、初期注入圧サンプリングを繰り返す。
次に、予め設定した以上の初期注入圧Ｐｆを検出し、プランジャ６４の上昇速度を減速した後は、図２３に示すように、クランプ圧と注入圧の上昇を同期させて、面圧力の値を一定（または、適正面圧力範囲Ｐａ内）に保ちながら、クランプ圧を最終クランプ圧（すなわち、第２クランプ圧）まで上昇させる。ここで、この第２クランプ圧は、樹脂漏れが発生しない程度に高く設定されている。そして、これと同期して、注入圧を最終注入圧すなわち充填圧（Ｐａｃｋｉｎｇ Ｐｒｅｓｓｕｒｅ）まで上昇させる（図２３の同期区間Ｔｓ）。すなわち、図２２に示すように、キャビティ５２への樹脂の充填後、たとえば、一定期間おきに（たとえば、１００ミリ秒程度）、注入圧サンプリング（中間注入圧サンプリング工程１０７）を実行し、その結果に基づいて、必要なクランプ圧を算出する（クランプ圧算出工程１０８）。そして、これに基づいて、クランプ圧を上昇させる（クランプ圧同期上昇工程１０９）。この３工程を最終設定注入圧すなわち最終注入圧（充填圧）を検出する（最終設定注入圧検出工程１１０）まで繰り返す。
注入圧の急上昇は、金型の設計にもよるが、通常の（減速していない）プランジャ進行速度によれば、１秒よりも十分短い時間内に起こると考えられるので、プランジャ進行速度を１／１０から１／１００程度に減速したとしても、同期区間Ｔｓの長さは、せいぜい１秒から１０秒程度と考えられる。トランスファモールドの単位サイクル時間は、通常、２００秒程度と考えられるので、最大の１０秒でも十分許容できる値である。すなわち、同期の導入により、サイクルタイムが最大５％程度増加するに過ぎない。
図２３の最終設定注入圧到達時点Ｔ３において、最終注入圧（充填圧）を検出すると、クランプ圧は、最終クランプ圧となり、注入圧は、最終注入圧となり、その後は、両者とも、ほぼこの値を保ち、すなわち、ほぼ一定となり、その状態を一定時間保持する（図２２の加圧維持キュア工程１１１）。
なお、この時点で、プランジャの進行は、ほぼ停止すると考えても良いが、原理的には、キュアの進行による樹脂の収縮分を補填して最終注入圧を維持するために、若干前進するとも考えられるので、ここでは、図２３に示すように、最終設定注入圧到達時点Ｔ３の後に、これとは別に、プランジャの進行が最終的に停止する時点をプランジャ進行停止時点Ｔ４として示した。
その後、一定時間、キュアが進行した後、図２３に示すように、クランプ解除時点Ｔ５において、クランプが解除される。
７．本願の前記一実施の形態の半導体装置の製造方法における基材等に関する変形例（有機系配線基板方式）についての製造プロセス等の説明（主に図２８から図３５）
セクション６までは、基本的に、リードフレームを基材とする組み立て方法を説明したが、このセクションでは、有機系配線基板等を基材とする組み立て方法（有機系配線基板方式）によるデバイス構造および製造プロセスのアウトラインを説明する。この例では、チップの搭載方法として、ワイヤボンディングによるものを主に説明するが、チップの搭載方法は、ワイヤボンディングによるもののほか、フリップ・チップ・ボンディングによるものでもよい。また、チップのマウントは、積層方式としてもよいし、単層としてもよい。また、バンプ電極は通常、鉛フリー半田ボールが使用されるが、必要に応じて、金系その他のボールであってもよい。また、配線基板は通常、配線層が２層から８層程度の有機多層配線基板が使われるが、単層配線基板でもよいし、有機基板以外の基板であってもよい。以下では、簡潔性を確保するために、ガラスエポキシ系コア絶縁基板の両面に配線を形成した貫通ビアを有する２層貫通基板の例に取り具体的に説明するが、その他の層数の基板、または、ビルドアップ基板等の異なる形式の基板であってもよいことは言うまでもない。
なお、製造プロセスの説明について、先に図１から図６に関して基材がリードフレームである例について説明した部分と基材が配線基板に変更された以外、異なるところがないので、以下の説明では、図６に対応する部分よりも後の部分を説明する。このことは、図７のモールド装置についても同様である。
更に、モールドプロセスおよび、これに使用する装置については、図８から図１７、および図２０から図２７について説明したところと、基材が配線基板に変更された以外、異なるところがないので、以下の説明では、原則として異なる部分のみを説明する。
図２８は本願の前記一実施の形態の半導体装置の製造方法における基材等に関する変形例（有機系配線基板方式）についての製造プロセス等を説明するための配線基板をセットしたときの下金型上面図である。図２９は図２８のＡ−Ａ’断面に対応する金型内の配線基板等の模式断面図（樹脂移送開始時点）である。図３０は図２８のＢ−Ｂ’断面に対応する金型内の配線基板等の模式断面図（樹脂移送開始時点）である。図３１は図２８のＡ−Ａ’断面に対応する金型内の配線基板等の模式断面図（キャビティへの樹脂の充填がほぼ完了した時点）である。図３２は図２８のＡ−Ａ’断面に対応する金型内の配線基板等の模式断面図（キャビティへの樹脂の充填が完了後）である。図３３は金型から取り出された配線基板等の上面図である。図３４は図３３の各単位デバイス領域を分離した後の単位デバイス領域の拡大上面図である。図３５は図３４のＢ−Ｂ’断面に対応するＢＧＡ（半導体装置）の断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における基材等に関する変形例（有機系配線基板方式）についての製造プロセス等を説明する。
図５および図６と同様に、図２８に示すように、たとえば、有機系配線基板３３（基材）の表面３３ｆ（第１の主面）上の複数の単位デバイス領域３３ａの各々に半導体チップ２がダイボンディングされ、チップ２と有機系配線基板３３間等で、ワイヤボンディング等が完了したものを準備する。
次に、図８および図１０と同様に、図２８に示すように、たとえば、下金型５１ｂ（第２金型）上に、有機系配線基板３３をセットする。ここでは、有機系配線基板３３の表面３３ｆを上に向けてセットする例を示したが、必要に応じて、下を向けてセットしても良いことは言うまでもない。
次に、図１１と同様に、図２９および図３０に示すように、たとえば、８０ｋＮ程度のクランプ圧で金型をクランプする（図２２の低圧クランプ工程１０２）。一例として、基板厚を、たとえば、０．４ミリメートル程度とすると、適正面圧力は、たとえば、１１．２ｋｇ／ｍｍ２程度（範囲としては、たとえば、１０．０ｋｇ／ｍｍ２から１２．４ｋｇ／ｍｍ２程度）を好適なものとして例示することができる。このときの基板の潰し量は、材質にもよるが、大雑把に言って、２．５から３マイクロメートル程度を好適なものとして例示することができる。
ここで、金型５１と有機系配線基板３３の関係を説明するために、有機系配線基板３３の具体的構造の一例を簡単に説明する。すなわち、図３０に示すように、有機系配線基板３３は、この例では、多数の貫通ビア３６を有するガラスエポキシ系コア基板３３ｃを主要な要素としており、その表面３３ｆ（第１の主面）には、多数の表面配線３４が形成されている。表面配線３４および有機系配線基板３３の表面３３ｆの主要な部分は、ソルダレジスト膜３３ｒで被覆されており、たとえば、有機系配線基板３３の表面３３ｆ上の中央部のソルダレジスト膜３３ｒ上には、半導体チップ２が、たとえば、そのデバイス面２ａを上に向ける形で、その裏面２ｂを介して、ダイボンディングされている。半導体チップ２のデバイス面２ａ上には、たとえば、アルミニウム系のメタルボンディングパッド１８が設けられており、メタルボンディングパッド１８と有機系配線基板３３の表面３３ｆ上のボンディングフィンガ３７の間には、ボンディングワイヤ９（例えば、金系ワイヤ）がボンディングされている。
一方、裏面３３ｓ（第２の主面）側のガラスエポキシ系コア基板３３ｃ上には、多数のバンプ取り付け用ランド３５が設けられており、バンプ取り付け用ランド３５および有機系配線基板３３の裏面３３ｓの主要部は、ソルダレジスト膜３３ｒで被覆されている。なお、バンプ取り付け用ランド３５上には、バンプ取り付け用開口３８が設けられている。ここで、金型５１がクランプされた際には、クランプ面６６の部分に当たる有機系配線基板３３には、かなりの力が加わることとなる。
次に、図３１に示すように、キャビティ５２への溶融樹脂６５ｍ（封止樹脂）の移送を開始する（図２２のプランジャ上昇開始工程１０３）。
次に、図３２に示すように、キャビティ５２への溶融樹脂６５ｍ（封止樹脂）の充填がほぼ完了すると、図２３の同期区間Ｔｓに入り、クランプ圧と注入圧が同期して上昇し、最終的にそれぞれ最終クランプ圧（たとえば、２２０ＫＮ程度）および最終注入圧（たとえば１３０ｋｇ/ｃｍ２程度）となり、一定時間、その状態を保持し、その後、クランプが解除される。
クランプが解除されると、図３３に示すように、金型５１（図１３参照）が開き、各単位デバイス領域３３ａに樹脂封止体１１が形成された有機系配線基板３３（基材）が取り出される。その後、各単位デバイス領域３３ａが切り出されると、図３４および図３５に示すようなＢＧＡ（３０）となる。なお、バンプ電極は、必要に応じて、切り出しの前後に取り付けを行う。または、場合によっては、封止の前に取り付けても良い。
ここで、最終デバイス構造であるＢＧＡ（３０）の構造を図３５に基づいて簡単に説明すると以下のごとくである。すなわち、図３５に示すように、有機系配線基板３３は、この例では、多数の貫通ビア３６を有するガラスエポキシ系コア基板３３ｃを主要な要素としており、その表面３３ｆ（第１の主面）には、多数の表面配線３４が形成されている。表面配線３４および有機系配線基板３３の表面３３ｆの主要な部分は、ソルダレジスト膜３３ｒで被覆されており、たとえば、有機系配線基板３３の表面３３ｆ上の中央部のソルダレジスト膜３３ｒ上には、半導体チップ２が、たとえば、そのデバイス面２ａを上に向ける形で、その裏面２ｂを介して、ダイボンディングされている。半導体チップ２のデバイス面２ａ上には、たとえば、アルミニウム系のメタルボンディングパッド１８が設けられており、メタルボンディングパッド１８と有機系配線基板３３の表面３３ｆ上のボンディングフィンガ３７の間には、ボンディングワイヤ９（例えば、金系ワイヤ）がボンディングされている。有機系配線基板３３の表面３３ｆ側の半導体チップ２、ボンディングフィンガ３７、ボンディングワイヤ９等の部分は、一体の樹脂封止体１１によって封止されている。
一方、裏面３３ｓ（第２の主面）側のガラスエポキシ系コア基板３３ｃ上には、多数のバンプ取り付け用ランド３５が設けられており、バンプ取り付け用ランド３５および有機系配線基板３３の裏面３３ｓの主要部は、ソルダレジスト膜３３ｒで被覆されている。なお、バンプ取り付け用ランド３５上には、バンプ取り付け用開口３８が設けられている。バンプ取り付け用ランド３５上には、バンプ取り付け用開口３８を介して、たとえば、鉛フリー半田等の半田バンプ３２が取り付けられている。
８．前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察（主に図３６から図３８）
図３６は比較例Ａである一般的な単一ステップ金型クランプ方式における図２３に対応するモールド工程における各種圧力等のシークエンス図である。図３７は比較例Ｂである一般的な２段ステップ金型クランプ方式における図２３に対応するモールド工程における各種圧力等のシークエンス図である。図３８は本願の前記一実施の形態の半導体装置の製造方法のアウトラインを説明するためのプロセスブロックフロー図である。これらに基づいて、前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察を行う。
先ず、全般的な技術課題の概要の考察から始める。近年では、半導体装置の薄型化に伴い、使用する基材（リードフレーム等）の厚さも薄くなる傾向にある。本願発明者らによって、このような薄型の基材を用いて半導体装置の製造を行うと、モールド工程において、以下の課題があることが明らかにされた。
すなわち、現在のモールド工程では、金型に形成されたキャビティ内に供給された樹脂が、金型と基材との接触面（クランプ面）から外側に漏れないように、樹脂の注入圧（樹脂がキャビティ面を押す力）よりも高い圧力（最終クランプ圧）を、樹脂注入時から付与している。これにより、キャビティ内に充填された樹脂が金型の外側に漏れる問題は回避できるが、薄い基材（たとえば、０．１４ミリメートル以下）は、その硬度（強度、剛性）が低いため、このクランプ圧力により変形することがわかった（尚、基材が変形すると、チップまたはワイヤがキャビティ面に接触する恐れもある）。
なお、この対策として、例えば、先に説明した先行技術文献のように、初期段階では低圧で基材をクランプしておき、ある程度（たとえば、９０％程度）、樹脂がキャビティ内に供給されたら、最終クランプ圧（２次クランプ）を加える、所謂、ステップクランプ（２段クランプ）方式または２段ステップ金型クランプ方式が有効とされている。
しかし、本願発明者らの検討によれば、上述の手段の場合、ウェルド（ボイド）対策は可能であるが、樹脂の充填率が、ほぼ１００％に達しても、この充填された樹脂にかかる注入圧が１００％、すなわち、最終注入圧に達していない段階で最終クランプ圧を加えると、やはり基材の変形が防止できないことが明らかとなった（充填された樹脂は、未だ溶融状態でもあるため）。
なお、基材が変形、すなわち、ダイパッドが所定の位置からずれてしまう（下方にシフトする）と、ダイパッドの下面側に形成される封止体の厚さが所望の厚さよりも薄くなってしまう。これにより、１．４ミリメートル程度の厚さを有するＬＱＦＰ（Ｌｏｗ Ｐｒｏｆｉｌｅ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）や１．０ミリメートル程度の厚さを有するＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）においては、特に、形成された封止体にクラックが生じ易い。一方、比較的厚い２．０ミリメートルを超える程度の厚さを有するＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の場合は、クラックを生じる場合もあるが、ＬＱＦＰやＴＱＦＰに比べると、その可能性は相対的に低い。以下、更に詳しく考察等を行う。
（１）一般的な単一ステップ金型クランプ方式（比較例Ａ）の技術的課題の考察（主に図３６）：
通常、クランプ圧に対して、注入圧は、向きが反対の力、すなわち、反力であるから、注入圧の上昇により、面圧力は低下する。従って、クランプ圧の値は、最終注入圧が作用した場合にも、樹脂漏れが発生しないように、十分に大きな値に設定される。
これを、最も一般的に用いられている単一ステップ金型クランプ方式を例にとり図３６に示す。図３６に示すように、単一ステップ金型クランプ方式では、クランプ開始時点Ｔ１において、すでに、必要以上に高いクランプ圧（たとえば、４９０ＫＮ程度）をかけておくのが特徴となっている。このため、面圧力（ダム部分でリードを抑える圧力）も過剰な値（たとえば、７７．４Ｋｇ/ｍｍ２）となっている（過剰な面圧がかかる区間Ｔｅ）。
これは、キャビティ充填時点Ｔ２になって、注入圧が立ち上がった際に、クランプ圧に対する反力である注入圧の分だけ、面圧力が急落するからである。すなわち、キャビティの充填による注入圧の急な立ち上がりによる面圧力が急落した後（適正な面圧がかかる区間Ｔａ）の値が、適正面圧力範囲Ｐａの範囲に入るように、予め過剰な面圧力をかけておくのである。
その結果、キャビティ充填時点Ｔ２以前の過剰な面圧がかかる区間Ｔｅにおいては、過剰な面圧力で、リードフレーム３（図２５参照、以下同じ）のクランプ面６６に接している部分が過剰に塑性変形し、横方向に微小にシフトする。その結果、この横方向微小シフトは、比較的長いダイパッドサポートバー８による逆「テコの原理」によって増幅され、ダイパッド１０が比較的フリーな縦方向にマクロ的なスケールで移動する下方向シフト（１５０から３００マイクロメートル程度）、すなわち、ダイパドルシフト（Ｄｉｅ Ｐａｄｄｌｅ Ｓｈｉｆｔ）を引き起こすこととなる。このようなダイパドルシフトは、ダイパッド１０がダウンセットされたリードフレーム３では、必ず、下方向シフトとなるので、ダイパッド１０の下側の封止樹脂厚が薄くなり、パッケージクラックを惹起する恐れがある。
（２）一般的な２段ステップ金型クランプ方式（比較例Ｂ）の技術的課題の考察（主に図３７）：
先行技術の欄でも説明したように、各種の理由で、２段ステップ金型クランプ方式を採用するトランスファモールド技術が存在する。そこで、図３７に基づいて、サブセクション（１）で説明したことを一般的な２段ステップ金型クランプ方式について説明する。図３７に示すように、一般的な２段ステップ金型クランプ方式では、１次クランプ開始時点Ｔ１ｆにおいては、キャビティへの樹脂の充填後であれば、樹脂漏れが発生する程度の弱いクランプ圧（たとえば、２４５ＫＮ程度）をかけておくにとどめる。このため、通常、面圧力も比較的弱い状態にあり、たとえば、適正面圧力範囲Ｐａ外の値となっている（面圧が不足する期間Ｔｉ）。しかし、このときは、キャビティをまだ樹脂が満たしていないので、注入圧は低く、樹脂漏れは基本的に発生しない。
次に、２次クランプ開始時点Ｔ１ｓになると、注入圧の急速な立ち上がりに予め備えて、予め必要以上に高いクランプ圧（たとえば、４９０ＫＮ程度）まで上昇させておく。このため、面圧力（ダム部分でリードを抑える圧力）も過剰な値（たとえば、７７．４Ｋｇ/ｍｍ２）となってしまう（過剰な面圧がかかる区間Ｔｅ）。
その後、キャビティ充填時点Ｔ２においては、注入圧が急速に立ち上がると、面圧は急落して、適正面圧力範囲Ｐａとなる（適正な面圧がかかる区間Ｔａ）。
しかし、これに先行して、過剰な面圧がかかる区間Ｔｅ内に、ダイパドルシフト（ダイパッドシフト）が発生しており、これは、塑性変形によるものであり、非可逆的である。すなわち、一度ずれたダイパッドの位置は、基本的に、元には戻らない。
このように、一般的な単一ステップ金型クランプ方式によっても、一般的な２段ステップ金型クランプ方式によっても、ダイパドルシフト（ダイパッドシフト）を防止することができないのである。
（３）本願の前記一実施の形態の半導体装置の製造方法のアウトラインの説明（主に図３８）：
ここで、本願の前記一実施の形態の半導体装置の製造方法の概要は、図３８に示すように、たとえば、リードフレームのような基材を準備し（基材準備工程１００）、金型間に低圧クランプした状態で（低圧クランプ工程１０２）、封止樹脂をキャビティへ移送し（樹脂移送工程１２１）、その後、クランプ圧と注入圧を同期させて上昇させる（クランプ圧同期上昇工程１０９）ものである。
このように、本願の前記一実施の形態の半導体装置の製造方法においては、キャビティの充填前には、過剰な面圧力がかからない程度の弱いクランプ力（第１クランプ圧）でクランプし、キャビティの充填後には、クランプ圧を注入圧と同期させて（第２クランプ圧まで）上昇させることで、クランプ圧と注入圧の変化のタイミングの相違による過剰な面圧力の発生を回避しているのである。
（４）本願の前記一実施の形態の半導体装置の製造方法についての他の捕らえ方の説明（主に図２３を参照）：
本願の前記一実施の形態の半導体装置の製造方法は、以下のようにも見ることができる。すなわち、図２３に示すように、クランプ開始時点Ｔ１後からクランプ解除時点Ｔ５前のほぼ全期間に亘って、面圧力が常に適正面圧力範囲Ｐａ内（又は、その範囲の中でほぼ一定）となるように、クランプ力と注入圧の変化を制御（たとえば、ほぼ同期するように制御）するのである。言い換えれば、当初のクランプ工程から、充填後の金型内で硬化工程の完了まで、基材にかかる実行圧力（面圧力）を基材が実質的に変形せず、樹脂漏れも発生しない非変形＆非漏出圧力範囲（適正面圧力範囲）内に保持するようにしている。なお、このような面圧力の適正面圧力範囲内への保持は、たとえば、クランプ圧と注入圧の上昇を実質的に同期することによって達成することができる。
すなわち、金型クランプ状態で、キャビティへの樹脂充填後、注入圧を最終注入圧まで増加させ、その状態で樹脂の硬化を進行させ、その後、クランプを解除するプロセスに於いて、基材に掛かる実効圧力は、基材が実質的に塑性変形せず、実質的に樹脂漏れも発生しない非変形＆非漏出圧力範囲（適正面圧力範囲Ｐａ）内に保持されるのである。ここで、「実質的に塑性変形せず」とは、塑性変形が通常のプロセスで許容される範囲内ということであり、「実質的に樹脂漏れも発生しない」とは、樹脂漏れ等が通常のプロセスで許容される範囲内ということである。
（５）基材が有機系配線基板である場合（セクション７参照）の技術課題の考察（主に図３０を参照）：
図３０に関して説明したように、基材が有機系配線基板３３である場合、基材がリードフレームである場合（たとえば、図２５）のように、上下方向に比較的自由なダイパッド１０のようなものがないので、クランプした際に、クランプ力による面圧力が少々高くとも、有機系配線基板３３自体がシフトする等の問題は考えにくい。
しかし、基材が有機系配線基板３３である場合にも、有機系配線基板３３の厚さばらつき（基板間または基板内ばらつき）を吸収して、樹脂漏れを回避するために、クランプする際には、ある程度、有機系配線基板３３の表面部分を押しつぶすことが必要となる。このとき、元の厚さと、潰した後の厚さの差を「潰し量」とすと、この潰し量が比較的大きいと、クランプ面６６が接している部分の表面配線３４が、押さえ込まれる結果、張力を受け、断線する恐れがある。リードフレームの厚さは、たとえば、１２５マイクロメートル程度有るが、一般的な表面配線の厚さは、１０マイクロメートル程度（材料的には、両方とも、例えば、銅を主要な成分とする金属）と、比較的薄く、微細化の進展で、幅も非常に狭い（たとえば、５０マイクロメートル程度）ので、若干の伸びで断線に至る。
この点で、課題に関しては、基材がリードフレームである場合も、基材が有機系配線基板である場合も、基本的に類似するということかできる。すなわち、クランプ力と注入圧の相互の変化のタイミングの関係で、過剰な面圧力が作用する期間が存在すると、各種の不良の原因になるということである。
（６）本願の前記一実施の形態の半導体装置の製造方法の前記変形例（基材が有機系配線基板）についてのアウトラインの説明（主に図３８を参照）：
これに対して、本願の前記一実施の形態の半導体装置の製造方法の基材に関する変形例の概要は、以下のごとくである。すなわち、図３８に示すように、たとえば、有機系配線基板のような基材を準備し（基材準備工程１００）、金型間に低圧クランプした状態で（低圧クランプ工程１０２）、封止樹脂をキャビティへ移送し（樹脂移送工程１２１）、その後、クランプ圧と注入圧を同期させて上昇させる（クランプ圧同期上昇工程１０９）ものである。
このように、本願の前記（変形例）においては、キャビティの充填前には、過剰な面圧力がかからない程度の弱いクランプ力（第１クランプ圧）でクランプし、キャビティの充填には、クランプ圧を注入圧と同期させて（第２クランプ圧まで）上昇させることで、クランプ圧と注入圧の変化のタイミングの相違による過剰な面圧力の発生を回避しているのである。
９．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、主にダイパッドの外形サイズが、半導体チップの外形サイズよりも小さいものを例にとって説明したが、本願発明はそれに限定されるものではなく、ダイパッドの外形サイズが半導体チップの外形サイズより大きいリードフレームにも適用できることは言うまでもない。
更に、前記実施の形態においては、主にゲート部が下金型および上金型の両方に設けられた例を示したが、本願発明はそれに限定されるものではなく、下金型または上金型の一方のみに設けられたものにも適用できることは言うまでもない。
また、前記実施の形態では、主にダウンセット加工されたリードフレームを例に取り具体的に説明したが、本願発明はそれに限定されるものではなく、ダウンセット加工されていないリードフレームを用いたものにも適用できることは言うまでもない。
なお、前記実施の形態では、主にチップ上のボンディングパッドとインナリードをボンディングワイヤによって相互接続したデバイスについて具体的に説明したが、本願発明はそれに限定されるものではなく、その他の接続形態によるものでも良いことは言うまでもない。また、ボンディングワイヤは、金ワイヤのほか、銀、銅、パラジウム等でも良いことは言うまでもない。ボンディングパッドについても、アルミニウム系のほか、銅系、タングステン系、チタニウム系、金系、パラジウム系などでも良い。
１ リード
２ 半導体チップ
２ａ 半導体チップの表面
２ｂ 半導体チップの裏面
３ （マトリクス状の）リードフレーム（基材）
３ａ （リードフレームの）単位デバイス領域（ＱＦＰ系またはＱｕａｄ系単位デバイス領域）
３ｆ （リードフレームの）第１の主面（表面）
３ｓ （リードフレームの）第２の主面（裏面）
４ （リードフレームの）外枠
４ａ，４ｂ，４ｃ，４ｄ 外枠コーナ部
５ インナリード
６ アウタリード
７ ダムバー（またはタイバー）
８、８ａ，８ｂ，８ｃ，８ｄ ダイパッドサポートバー
９ ボンディングワイヤ
１０ ダイパッド
１１ 樹脂封止体（パッケージ本体）またはその外縁
１１ｃ レジン封止体のコーナ部（コーナ面）または対応するキャビティ内面
１１ｔ レジン封止体の周辺テーパ面
１１ｕ レジン封止体の上面（またはその外縁）
１２ リードフレーム位置決め孔（またはリードフレーム送り孔）
１４ ポットに対応するリードフレーム樹脂ポット開口
１５ スリット
１６ａ，１６ｂ，１６ｃ，１６ｄ ダイパッドサポートバー分岐部開口
１７ ゲート前樹脂溜まり開口
１８ ボンディングパッド
１９ 接着部材層
２０ エジェクタピン跡（エジェクタピンの投影）
２１ｇ ゲートブレーク工程で除去される不要樹脂封止部分（カル＆ランナ樹脂体）
２１ｐ ダムバー除去等と相前後して切断除去される不要樹脂封止部分（溜まり部樹脂体）
２２ ゲート前樹脂溜まり開口内クロス枠体
２３ ダウンセット遷移部
３０ ＢＧＡ（半導体装置）
３２ バンプ電極
３３ 有機系配線基板（基材）
３３ａ （有機系配線基板の）単位デバイス領域
３３ｃ ガラスエポキシ系コア基板
３３ｆ （有機系配線基板の）第１の主面
３３ｒ ソルダレジスト膜
３３ｓ （有機系配線基板の）第２の主面
３４ 表面配線
３５ バンプ取り付け用ランド
３６ 貫通ビア
３７ ボンディングフィンガ
３８ バンプ取り付け用開口
５０ 樹脂モールド装置
５１ モールド金型
５１ａ 上金型（第１金型）
５１ｂ 下金型（第２金型）
５２，５２ａ，５２ｂ，５２ｃ，５２ｄ モールドキャビティ
５３ 樹脂ポット（またはポットブロック）
５４，５４ａ，５４ｂ，５４ｃ，５４ｄ 樹脂流路（ランナまたはサブランナ）
５５，５５ａ，５５ｂ ゲート前樹脂溜まり
５６，５６ａ，５６ｂ オーバフロー樹脂溜まり
５７ カル
５８，５８ａ，５８ｂ ゲート
５９ 樹脂タブレット
６０ カルブロック
６１ 樹脂ポット−キャビティセル
６２ 樹脂ポット−キャビティセル列
６２ａ 第１の樹脂ポット−キャビティセル列
６２ｂ 第２の樹脂ポット−キャビティセル列
６３ エジェクタピン
６４ プランジャ
６５ｍ 溶融樹脂（封止樹脂）
６５ｔ 樹脂タブレット
６６ クランプ面
６７ リセス部
６８ エアベント
６９ オーバフローゲート
７０ トランスファロードセル（注入圧センサ）
７１ リードフレームローダ
７２ フレーム整列部
７３ フレーム搬入部
７４ａ，７４ｂ，７４ｃ，７４ｄ プレス部
７５ 位置決めピン
７６ タブレット供給部
７７ フレーム搬出部
７８ ゲートブレーク部
７９ モールド後リードフレーム収納部
８０ プレスロードセル（プレス圧力センサ）
８１ ベースプラテン
８２ タイロッド
８３ 固定プラテン
８４ 可動プラテン
８５ 可動プラテン駆動用サーボモータ
８６ プレス用ボールネジ
８７ 可動プラテン押し上げブロック
８８ プランジャ駆動ブロック
９１ プランジャ駆動用貫通孔
９２ プランジャ駆動用サーボモータ制御信号線
９３、９４ スパイラルベベル歯車
９５ プランジャ駆動用サーボモータ
９６ プランジャ駆動用ボールネジ
９７ プランジャ押し上げブロック
９８ プランジャ駆動用内ネジブロック
９９ プランジャ支持板
１００ 基材準備工程
１０１ リードフレームセット工程
１０２ 低圧クランプ工程
１０３ プランジャ上昇開始工程
１０４ 初期注入圧サンプリング工程
１０５ 初期注入圧検出工程
１０６ プランジャ減速工程
１０７ 中間注入圧サンプリング工程
１０８ クランプ圧算出工程
１０９ クランプ圧同期上昇工程
１１０ 最終設定注入圧検出工程
１１１ 加圧維持キュア工程
１２１ 樹脂移送工程
Ｌ１ 第１の直線（セルの対称軸）
Ｌ２ 第２の直線
Ｌ３ 第３の直線
Ｐａ 適正面圧力範囲
Ｐｆ 初期注入圧（充填完了初期の注入圧の急上昇の開始）
Ｒ１ リードフレーム部分切り出し領域
Ｒ２ 金型下部切り出し領域
Ｔ０ リードフレームセット時点
Ｔ１ クランプ開始時点
Ｔ１ｆ １次クランプ開始時点
Ｔ１ｓ ２次クランプ開始時点
Ｔ２ キャビティ充填時点
Ｔ３ 最終設定注入圧到達時点
Ｔ４ プランジャ進行停止時点
Ｔ５ クランプ解除時点
Ｔａ 適正な面圧がかかる区間
Ｔｅ 過剰な面圧がかかる区間
Ｔｆ 初期注入圧サンプリング開始時点
Ｔｉ 面圧が不足する期間
Ｔｓ 同期区間
Ｘ 第２の方向
Ｙ 第１の方向

Claims (10)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）半導体チップが搭載された基材を準備する工程；
    （ｂ）前記（ａ）工程の後、第１金型および第２金型間に形成されたキャビティ内に前記半導体チップが位置するように、前記基材を、前記第１金型と前記第２金型との間に配置した状態で、第１クランプ圧により前記基材を前記第１金型と前記第２金型でクランプする工程；
    （ｃ）前記（ｂ）工程の後、前記第１クランプ圧により前記基材を前記第１金型と前記第２金型でクランプした状態で、前記キャビティ外に設けられたポットに設置されたプランジャを動作させることで、前記ポット内に配置された封止樹脂を前記キャビティ内に移送する工程；
    （ｄ）前記キャビティ内が前記封止樹脂で満たされた後、初期注入圧サンプリングを開始し、前記初期注入圧サンプリングによって得られた第１の値が予め設定した第２の値以上の場合は、前記プランジャを減速して更に動作させることで前記キャビティ内の前記封止樹脂にかかる注入圧を増加させるのと同期して、前記第１クランプ圧よりも高い第２クランプ圧までクランプ圧を上昇させる一方、前記第１の値が前記第２の値よりも小さい場合は、前記初期注入圧サンプリングを繰り返す工程。
  2. 請求項１に記載の半導体装置の製造方法において、前記第１クランプ圧は、前記基材が実質的に塑性変形しない程度に低くされている。
  3. 請求項２に記載の半導体装置の製造方法において、前記第２クランプ圧は、樹脂漏れが発生しない程度に高くされている。
  4. 請求項３に記載の半導体装置の製造方法において、前記封止樹脂は、エポキシ系樹脂を主要な樹脂成分として含む。
  5. 請求項４に記載の半導体装置の製造方法において、前記半導体装置のパッケージ厚さは、２ミリメートル以下である。
  6. 請求項５に記載の半導体装置の製造方法において、前記半導体装置のパッケージ平面サイズさは、２０ミリメートル角以上である。
  7. 請求項６に記載の半導体装置の製造方法において、前記プランジャの動作は、ネジ送りによって行われる。
  8. 請求項７に記載の半導体装置の製造方法において、前記基材は、リードフレームである。
  9. 請求項８に記載の半導体装置の製造方法において、前記リードフレームのうちの前記半導体チップが搭載されたダイパッドは、ダウンセットされている。
  10. 請求項７に記載の半導体装置の製造方法において、前記基材は、有機系配線基板である。
JP2013025352A 2013-02-13 2013-02-13 半導体装置の製造方法 Active JP6076117B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013025352A JP6076117B2 (ja) 2013-02-13 2013-02-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013025352A JP6076117B2 (ja) 2013-02-13 2013-02-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014154807A JP2014154807A (ja) 2014-08-25
JP6076117B2 true JP6076117B2 (ja) 2017-02-08

Family

ID=51576342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013025352A Active JP6076117B2 (ja) 2013-02-13 2013-02-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6076117B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112433072B (zh) * 2020-09-28 2023-06-02 中国电子科技集团公司第二十九研究所 一种用于宽带射频bga接口系统级封装产品的测试夹具

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63125317A (ja) * 1986-11-14 1988-05-28 Hitachi Ltd トランスフア成形機
JPS63227028A (ja) * 1987-03-17 1988-09-21 Matsushita Electronics Corp 樹脂封止型電子部品の製造方法
JP3144699B2 (ja) * 1991-11-30 2001-03-12 アピックヤマダ株式会社 樹脂モールド製品の樹脂モールド方法及び樹脂モールド装置
JP3746357B2 (ja) * 1997-08-21 2006-02-15 アピックヤマダ株式会社 樹脂モールド装置
JP3327251B2 (ja) * 1999-05-20 2002-09-24 日本電気株式会社 半導体装置の樹脂封止方法
JP2005223352A (ja) * 2005-03-24 2005-08-18 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP5114160B2 (ja) * 2007-10-24 2013-01-09 アピックヤマダ株式会社 トランスファ樹脂モールド方法およびトランスファモールド装置
NL2001818C2 (nl) * 2008-07-17 2010-01-19 Fico Bv Werkwijze voor het met een beheersbare sluitkracht omhullen van elektronische componenten.
JP2011026501A (ja) * 2009-07-28 2011-02-10 Panasonic Electric Works Co Ltd 半導体封止用エポキシ樹脂組成物及び該組成物を用いて半導体素子が封止された半導体装置

Also Published As

Publication number Publication date
JP2014154807A (ja) 2014-08-25

Similar Documents

Publication Publication Date Title
JP5479247B2 (ja) 半導体装置の製造方法
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
TWI567836B (zh) Manufacturing method of semiconductor device
JP2010177510A (ja) 半導体装置およびその製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP2010153466A (ja) 配線基板
JP2004134591A (ja) 半導体集積回路装置の製造方法
JP4454608B2 (ja) 半導体集積回路装置の製造方法
JP5507344B2 (ja) 半導体装置の製造方法
TW201628107A (zh) 半導體裝置之製造方法
JP6100612B2 (ja) 半導体装置の製造方法
JP2014030049A (ja) 半導体装置
JP6076117B2 (ja) 半導体装置の製造方法
JP2013187441A (ja) 半導体装置の製造方法
JP6986539B2 (ja) 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム
JP2019079928A (ja) 半導体装置の製造方法およびリードフレーム
JP5116723B2 (ja) 半導体装置の製造方法
JP2014017390A (ja) リードフレーム、プリモールドリードフレーム、半導体装置、プリモールドリードフレームの製造方法、および、半導体装置の製造方法
JP2012238740A (ja) 半導体装置の製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP5923293B2 (ja) モールド金型
JP2007134585A (ja) 半導体装置及びその製造方法
JP2014096488A (ja) 半導体装置およびその製造方法
JP4601656B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2007335445A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170110

R150 Certificate of patent or registration of utility model

Ref document number: 6076117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150