JP2000311979A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000311979A
JP2000311979A JP2000113392A JP2000113392A JP2000311979A JP 2000311979 A JP2000311979 A JP 2000311979A JP 2000113392 A JP2000113392 A JP 2000113392A JP 2000113392 A JP2000113392 A JP 2000113392A JP 2000311979 A JP2000311979 A JP 2000311979A
Authority
JP
Japan
Prior art keywords
die pad
lead
resin
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000113392A
Other languages
English (en)
Other versions
JP3745190B2 (ja
Inventor
Akihiko Kameoka
昭彦 亀岡
Kanako Yoshikura
加奈子 吉倉
Yoshinori Miyaki
美典 宮木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2000113392A priority Critical patent/JP3745190B2/ja
Publication of JP2000311979A publication Critical patent/JP2000311979A/ja
Application granted granted Critical
Publication of JP3745190B2 publication Critical patent/JP3745190B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ダイパッドの高さ位置のばらつきを低減させ
て、樹脂封止時に発生し易い未充填不良を防止する。 【解決手段】 半導体チップと、該半導体チップを搭載
するダイパッドと、該ダイパッドを支持する複数の吊り
リードと、一部が樹脂封止される複数のリードとを有す
る半導体装置であって、前記吊りリードの一部の幅が前
記ダイパッドに隣接するリードの幅よりも狭い構成とな
っている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、微細ピッチで多ピン化されたリードフレーム
を用いて製造される半導体装置に適用して有効な技術に
関する。
【０００２】
【従来の技術】最近のＬＳＩで代表される半導体装置
は、小型化、高集積化、多機能化の要求が益々強くなっ
てきているのに伴い、半導体チップが搭載されるリード
フレームは、より一層微細ピッチで多ピン化されたもの
が用いられる傾向にある。
【０００３】このように微細ピッチ化、多ピン化された
リードフレームは、例えば日経ＢＰ社発行、「ＶＬＳＩ
パッケージング技術（上）」、１９９３年５月３１日発
行、Ｐ１５７に図示されている。このようなリードフレ
ームは、半導体チップを搭載すべきダイパッドがダイパ
ッド吊りリードを介してフレーム本体に支持されてい
て、ダイパッドの周囲には多数のインナーリードが配置
された形状を有している。
【０００４】このようなリードフレームを用いて樹脂封
止型半導体装置を製造するには、ダイパッドに半導体チ
ップを搭載した後、この半導体チップのパッド電極とイ
ンナーリードとの間にワイヤをボンディングして、これ
らリードフレーム、半導体チップ、ボンディングワイヤ
及びインナーリードを、トランスファモールド法により
樹脂製パッケージによって封止することが行われる。
【０００５】このような微細ピッチ化、多ピン化された
リードフレームを用いて樹脂封止型半導体装置を製造す
る場合のパッケージ技術としては、ＱＦＰ（Ｑｕａｄ
Ｆｌａｔ Ｐａｃｋａｇｅ）、Ｔ（Ｔｈｉｎ）ＱＦＰ、
ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇ
ｅ）等が広く採用されている。
【０００６】ここで、前記のようなリードフレームに半
導体チップを搭載する場合、半導体チップの位置決めを
容易にするために、ダイパッド吊りリードの途中部分に
プレス加工等によって折曲部を設けて、他の部分よりダ
イパッドを低い位置に支持するようにした形状のリード
フレームが知られている。例えば日経ＢＰ社発行、「日
経マイクロデバイス」、１９９０年６月号、Ｐ５３に
は、そのような形状のリードフレームを用いて製造され
た樹脂封止型半導体装置が図示されている。
【０００７】
【発明が解決しようとする課題】前記のように途中部分
に折曲部が設けられたダイパッド吊りリードを有するリ
ードフレームを用いる場合は、ダイパッドの高さ位置に
ばらつきが生ずるという問題がある。
【０００８】すなわち、ダイパッドの位置を低くするた
めにダイパッド吊りリードの途中部分に折曲部を設ける
際、ダイパッド吊りリードに変形、反り等が発生して、
このダイパッド吊りリードの高さ位置（ロケーション）
にばらつきが生ずるので、結果的にダイパッドの高さ位
置をばらつかせるようになる。このため、最悪の場合
は、ダイパッドへの半導体チップの搭載（チップボンデ
ィング）が不可能になる。
【０００９】このような問題は、リードフレームの標準
化のために、ダイパッドの面積をこれに搭載すべき半導
体チップの面積よりも小さく形成したリードフレームに
おいても同様に生じ、この場合はダイパッド吊りリード
が長くなることにより、このリードの強度が弱くなるの
で、その傾向は大きくなる。
【００１０】また、このように微細ピッチで多ピン化さ
れたリードフレームを用いて樹脂封止型半導体装置を製
造する場合には、ダイパッドの高さ位置がばらつくこと
によって、樹脂封止時に未充填不良が発生し易いという
問題がある。
【００１１】すなわち、ダイパッドの高さ位置がばらつ
くと、半導体チップを搭載した後に樹脂封止を行うと
き、ダイパッドの上方側あるいは下方側で完全に樹脂が
充填されない部分が生じるようになる。このため、半導
体チップあるいはダイパッドの一部がパッケージから露
出するようになる。
【００１２】このような問題は、最近特に要望の強くな
っている薄型化パッケージにおいて多く発生しており、
有効な解決策が望まれている。
【００１３】本発明の目的は、リードフレームを用いて
製造する場合、ダイパッドの高さ位置のばらつきを低減
することによって、樹脂封止時に発生し易い未充填不良
を防止するようにした樹脂封止型の半導体装置を提供す
ることにある。
【００１４】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１６】半導体チップと、該半導体チップを搭載す
るダイパッドと、該ダイパッドを支持する複数の吊りリ
ードと、一部が樹脂封止される複数のリードとを有する
半導体装置であって、前記吊りリードの一部の幅が前記
ダイパッドに隣接するリードの幅よりも狭い構成となっ
ている。
【００１７】上述した手段によれば、前記ダイパッド吊
りリードは途中部分に他の部分より前記ダイパッドを低
い位置に支持する折曲部を有し、この折曲部はダイパッ
ド吊りリードの前記他の部分より狭い幅の部分に設けら
れているので、ダイパッドの高さ位置のばらつきを低減
することができる。これによって、樹脂封止時に発生し
易い未充填不良を防止することができる。
【００１８】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を説明する。
【００１９】図１は本発明の実施の形態に用いられるリ
ードフレームを示す上面図で、図２は図１のＡ−Ａ断面
図である。リードフレーム１は、例えばＦｅ−Ｎｉ合金
材料からなる方形状のダイパッド２が、この四方をダイ
パッド吊りリード３を介して図示しないフレーム本体に
支持されている。ダイパッド２の周囲には多数のインナ
ーリード５が配置されており、これらインナリード５の
端部にはアウターリードが接続されている。これらイン
ナーリード５及びアウターリードはダイパッド２及びダ
イパッド吊りリード３と一体化されて形成されている。
【００２０】ダイパッド２に結合されている各ダイパッ
ド吊りリード３の途中部分３Ａには折曲部６が設けら
れ、これによってダイパッド２はダイパッド吊りリード
３の他の部分３Ｂより低い位置に支持されている。ま
た、折曲部６は、特にダイパッド吊りリード３の他の部
分３Ｂ及びダイパッド２に隣接する部分３Ｃよりも狭い
幅Ｗに形成された細幅部７に設けられている。
【００２１】このようなリードフレーム１は、次のよう
な方法で製造される。
【００２２】まず、図３に示すように、予め例えばＦｅ
−Ｎｉ合金材料からなる板状部材を用いて、プレス法、
エッチング法等の任意の加工手段によって、所望のパタ
ーンを有するリードフレーム１を形成する。すなわち、
方形状のダイパッド２がこの四方をダイパッド吊りリー
ド３を介して図示しないフレーム本体に支持され、かつ
ダイパッド２の周囲に多数のインナーリード５が配置さ
れた形状のリードフレーム１を形成する。
【００２３】次に、図４に示すように、各ダイパッド吊
りリード３の途中部分３Ａに、他の部分３Ｂ及びダイパ
ッド２に隣接する部分３Ｃよりも狭い幅Ｗの細幅部７
を、プレス法、エッチング法等の任意の加工手段によっ
て形成する。図６は図４のＡ−Ａ断面図を示している。
あるいは、この細幅部７の形成は、図３の工程と同時に
行うようにしても良い。
【００２４】続いて、図５に示すように、各ダイパッド
吊りリード３の途中位置３Ａに形成された細幅部７に、
プレス法等の加工手段によって、いわゆるディプレス加
工を施して折曲部６を形成する。これによって、ダイパ
ッド２はダイパッド吊りリード３の他の位置３Ｂよりも
低い位置に支持される。折曲部６はダイパッド吊りリー
ド２の特に細幅部７を加工することにより形成するの
で、加工時にダイパッド吊りリード３にほとんど変形、
反り等を発生させることなく形成することができる。図
７は図５のＡ−Ａ断面図を示している。
【００２５】このようなリードフレームによれば、次の
ような効果が得られる。
【００２６】ダイパッド２をダイパッド吊りリード３の
他の位置３Ｂよりも低い位置に支持する折曲部６は、特
にダイパッド吊りリード３の他の部分３Ｂ及びダイパッ
ド２に隣接する部分３Ｃよりも狭い幅Ｗの細幅部７に設
けられるので、加工時にダイパッド吊りリード３にはほ
とんど変形、反り等が発生しないため、ダイパッド２の
高さ位置のばらつきを低減することができる。これによ
り、ダイパッド２への半導体チップの搭載（チップボン
ディング）が不可能になるような事態は生じない。
【００２７】図８は本発明の実施の形態による樹脂封止
型半導体装置を示す上面図で、図９は図８のＡ−Ａ断面
図、図１０は図８のＢ−Ｂ断面図である。樹脂封止型半
導体装置８は、実施の形態１により得られたリードフレ
ーム１を用いて、ダイパッド２に搭載された半導体チッ
プ９と、この半導体チップ９のパッド電極１０とインナ
ーリード５との間を電気的に接続するボンディングワイ
ヤ１１と、リードフレーム１、半導体チップ９、ボンデ
ィングワイヤ１１及びインナーリード５を封止した樹脂
製パッケージ１２とを有している。なお、図８において
は、説明をわかり易くするために樹脂製パッケージ１２
を取り除いた構造で示している。
【００２８】次に、実施の形態による樹脂封止型半導体
装置の製造方法を工程順に説明する。
【００２９】まず、図１１（ａ）に示すように、前述し
た、途中部分３Ａに他の部分３Ｂよりダイパッド２を低
い位置に支持し、かつ前記他の部分３Ｂ及びダイパッド
２に隣接する部分３Ｃより狭い幅Ｗの部分に設けられた
折曲部６を有するダイパッド吊りリード３を介してダイ
パッド２が支持されたリードフレーム１を用意する。
【００３０】次に、図１１（ｂ）に示すように、ダイパ
ッド２上にＡｕ−Ｓｉ共晶合金、Ａｇペースト等のろう
材を介して、半導体チップ９を搭載（チップボンディン
グ）する。
【００３１】続いて、図１１（ｃ）に示すように、半導
体チップ９のパッド電極１０とインナーリード５との間
にＡｕ線のようなワイヤ１１をボンディングする。この
ワイヤボンディングは周知のように行い、複数のパッド
電極１０とインナーリード５との間を、キャピラリー１
３を往復させて、対応するもの同士を接続する。
【００３２】次に、図１１（ｄ）に示すように、半導体
チップ９、ボンディングワイヤ１１及びインナーリード
５を含むリードフレーム１を、トランスファモールド装
置の上型１４と下型間に挟持して、ゲート１６から矢印
のように流体状の樹脂を供給する。これによって、上型
１４と下型１５間の空間内には樹脂が充填されるので、
図８に示すように樹脂製パッケージ１２で封止された樹
脂封止型半導体装置８が得られる。
【００３３】このような実施の形態の樹脂封止型半導体
装置によれば、次のような効果が得られる。
【００３４】途中部分３Ａに他の部分３Ｂよりダイパッ
ド２を低い位置に支持し、かつ前記他の部分３Ｂ及びダ
イパッド２に隣接する部分３Ｃより狭い幅Ｗの部分に設
けられた折曲部６を有するダイパッド吊りリード３を介
してダイパッド２が支持されたリードフレーム１を用い
て、このダイパッド２に半導体チップ９を搭載するの
で、ダイパッド２の高さ位置のばらつきが低減されてい
ることにより、リードフレームを用いて製造する場合、
樹脂封止時に発生し易い未充填不良を防止することがで
きる。これにより、ダイパッド２の上方側あるいは下方
側で完全に樹脂が充填されるようになるので、半導体チ
ップ９あるいはダイパッド２の一部がパッケージ１２か
ら露出するようなことはなくなる。従って、薄型化パッ
ケージに適用して有効となる。
【００３５】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００３６】例えば、ダイパッドを支持するダイパッド
吊りリードは必ずしもダイパッドの四方に設ける必要は
なく、二方のような任意の方向に設けることができる。
【００３７】また、折曲部は各ダイパッド吊りリードに
対して１個に限らず、複数個設けるようにしても良い。
【００３８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるリード
フレームを用いた樹脂封止型の半導体装置の技術に適用
した場合について説明したが、それに限定されるもので
はない。本発明は、少なくともダイパッドがダイパッド
吊りリードによって支持される条件のものには適用でき
る。
【００３９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００４０】ダイパッドの高さ位置のばらつきを低減す
るようにしたリードフレームを得ることができる。
【００４１】ダイパッドをダイパッド吊りリードを介し
て支持するリードフレームを用いて樹脂封止型半導体装
置を製造する場合、樹脂封止時に発生し易い未充填不良
を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に用いられるリードフレー
ムを示す上面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】リードフレームの製造方法の一工程を示す上面
図である。
【図４】リードフレームの製造方法の他の工程を示す上
面図である。
【図５】リードフレームの製造方法のその他の工程を示
す上面図である。
【図６】図４のＡ−Ａ断面図である。
【図７】図５のＡ−Ａ断面図である。
【図８】本発明の実施の形態である樹脂封止型半導体装
置を示す上面図である。
【図９】図８のＡ−Ａ断面図である。
【図１０】図８のＢ−Ｂ断面図である。
【図１１】本発明の実施の形態である樹脂封止型半導体
装置の製造方法を工程順に示すもので、（ａ）乃至
（ｄ）は断面図である。
【符号の説明】
１…リードフレーム、２…ダイパッド、３…ダイパッド
吊りリード、３Ａ…ダイパッド吊りリードの途中部分、
３Ｂ…ダイパッド吊りリードの他の部分、３Ｃ…ダイパ
ッド吊りリードのダイパッドに隣接する部分、５…イン
ナーリード、６…折曲部、７…細幅部、８…半導体装
置、９…半導体チップ、１０…パッド電極、１１…ボン
ディングワイヤ、１２…樹脂製パッケージ、１３…キャ
ピラリー、１４…上型、１５…下型、１６…ゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉倉 加奈子 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 宮木 美典 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、該半導体チップを搭載
    するダイパッドと、該ダイパッドを支持する複数の吊り
    リードと、一部が樹脂封止される複数のリードとを有す
    る半導体装置であって、前記吊りリードの一部の幅が前
    記ダイパッドに隣接するリードの幅よりも狭いことを特
    徴とする樹脂封止型半導体装置。
JP2000113392A 1995-04-19 2000-04-14 半導体装置の製造方法 Expired - Lifetime JP3745190B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000113392A JP3745190B2 (ja) 1995-04-19 2000-04-14 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09334795A JP3195515B2 (ja) 1995-04-19 1995-04-19 半導体装置及びその製造方法
JP2000113392A JP3745190B2 (ja) 1995-04-19 2000-04-14 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP09334795A Division JP3195515B2 (ja) 1995-04-19 1995-04-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000311979A true JP2000311979A (ja) 2000-11-07
JP3745190B2 JP3745190B2 (ja) 2006-02-15

Family

ID=14079748

Family Applications (2)

Application Number Title Priority Date Filing Date
JP09334795A Expired - Lifetime JP3195515B2 (ja) 1995-04-19 1995-04-19 半導体装置及びその製造方法
JP2000113392A Expired - Lifetime JP3745190B2 (ja) 1995-04-19 2000-04-14 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP09334795A Expired - Lifetime JP3195515B2 (ja) 1995-04-19 1995-04-19 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (2) JP3195515B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077781A1 (ja) * 2009-12-21 2011-06-30 株式会社日立製作所 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011077781A1 (ja) * 2009-12-21 2011-06-30 株式会社日立製作所 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH08288449A (ja) 1996-11-01
JP3745190B2 (ja) 2006-02-15
JP3195515B2 (ja) 2001-08-06

Similar Documents

Publication Publication Date Title
US5708294A (en) Lead frame having oblique slits on a die pad
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP4547086B2 (ja) 半導体装置
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2765542B2 (ja) 樹脂封止型半導体装置
JP3497775B2 (ja) 半導体装置
JP2001345412A (ja) 半導体装置および半導体装置の製造方法
JP3195515B2 (ja) 半導体装置及びその製造方法
JP2006269719A (ja) 電子装置
JPH0653399A (ja) 樹脂封止型半導体装置
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JPH11330343A (ja) 樹脂封止型半導体装置
JPH03163858A (ja) 樹脂封止型半導体装置
JPH1168015A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000049270A (ja) リードフレームの製造方法
JPH08130286A (ja) 半導体装置
JP3215505B2 (ja) 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法
JPH07193179A (ja) リードフレーム
JP3853235B2 (ja) リードフレーム
JPH11191608A (ja) 半導体装置およびその製造方法
JPH06132475A (ja) 半導体パッケージ
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法
JP2000150723A (ja) 半導体装置およびその製造方法
JPH0837273A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置
JPS6060743A (ja) リ−ドフレ−ム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

EXPY Cancellation because of completion of term