JP2000150723A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000150723A
JP2000150723A JP32535398A JP32535398A JP2000150723A JP 2000150723 A JP2000150723 A JP 2000150723A JP 32535398 A JP32535398 A JP 32535398A JP 32535398 A JP32535398 A JP 32535398A JP 2000150723 A JP2000150723 A JP 2000150723A
Authority
JP
Japan
Prior art keywords
chip
mold
semiconductor device
mold body
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32535398A
Other languages
English (en)
Inventor
Toshihiko Igarashi
俊彦 五十嵐
Mitsuru Sakamoto
満 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP32535398A priority Critical patent/JP2000150723A/ja
Publication of JP2000150723A publication Critical patent/JP2000150723A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【課題】 樹脂封止形の半導体装置のモールド本体部の
反りを防止して実装性の向上を図る。 【解決手段】 半導体チップを支持したタブと、前記
半導体チップを樹脂封止して形成したモールド本体部2
と、前記タブのチップ支持側と反対側の方向にモールド
本体部2から突出したモールド突出部2aと、前記半導
体チップの周囲に延在して配置されたインナリードと、
前記半導体チップのパッドとこれに対応する前記インナ
リードとを電気的に接続するボンディングワイヤと、モ
ールド本体部2から突出した複数のアウタリード5とか
らなり、モールド本体部2の裏面側2cにモールド突出
部2aが形成されたことによってモールド本体部2の反
りを防止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、樹脂封止形の半導体装置におけるモールド
本体部の反り防止に適用して有効な技術に関する。
【0002】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【0003】モールドによる樹脂封止形(プラスチック
封止タイプ)の半導体装置は、半導体チップの多機能化
や大容量化により、チップサイズが大形化する一方、シ
ステム全体を小形化するために、半導体装置を薄形かつ
多ピン化し、その結果、比較的大きな表面積を有する面
実装形のQFP(Quad Flat Package)などが主流となっ
ている。
【0004】なお、面実装形の半導体装置の構造とその
問題点については、例えば、日経BP社、1993年5
月31日発行、香山晋、成瀬邦彦(監)、「実践講座V
LSIパッケージング技術(下)」、123〜135頁
に記載されている。
【0005】
【発明が解決しようとする課題】ところが、前記した技
術におけるQFPなどの樹脂封止形の半導体装置では、
半導体チップを支持するタブ(チップ支持部材)を境界
とした封止用樹脂の表裏面側のバランスが悪いため、樹
脂封止後にモールド本体部に反り(パッケージ反りとも
いう)が発生しやすい。
【0006】その結果、モールド本体部に反りが発生す
ると、リードフレームからアウタリードを切断分離する
フレーム切断成形工程において、切断金型の金型クラン
プ時にモールド本体部に応力が掛り、アウタリードの変
形が起こることが問題となる。
【0007】さらに、アウタリードが変形すると、アウ
タリードの被実装部のリード平坦度が悪化し、プリント
配線基板などの実装基板への実装時に、半導体装置の実
装不良が発生することが問題となる。
【0008】本発明の目的は、モールド本体部の反りを
防止して実装性の向上を図る半導体装置およびその製造
方法を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0011】すなわち、本発明による半導体装置は、半
導体チップを支持した薄板状のチップ支持部材と、前記
半導体チップおよび前記チップ支持部材を樹脂封止して
形成したモールド本体部と、前記チップ支持部材のチッ
プ支持側もしくはその反対側の方向に前記モールド本体
部から突出したモールド突出部と、前記半導体チップの
表面電極と電気的に接続され、前記モールド本体部から
突出した複数のアウタリードとを有し、前記モールド突
出部によって前記モールド本体部の反りを防止し得るも
のである。
【0012】これにより、チップ支持部材に搭載された
半導体チップの表裏両面側の封止用樹脂(レジンともい
う)の量のバランスを良くできるとともに、モールド本
体部の剛性を高めることができる。
【0013】その結果、封止用樹脂とチップ支持部材と
の間で熱膨張差が生じた際にもモールド本体部における
反りの発生を防ぐことができる。
【0014】したがって、アウタリードの変形を防ぐこ
とができ、これにより、アウタリードの被実装部の平坦
度精度を向上できる。
【0015】その結果、半導体装置の実装性を向上でき
る。
【0016】また、本発明による半導体装置の製造方法
は、半導体チップを支持する薄板状のチップ支持部材を
備えたリードフレームを準備する工程と、前記半導体チ
ップを前記リードフレームの前記チップ支持部材によっ
て支持する工程と、前記半導体チップの表面電極とこれ
に対応する前記リードフレームのインナリードとを電気
的に接続する工程と、前記半導体チップおよび前記チッ
プ支持部材を樹脂封止してモールド本体部と、前記チッ
プ支持部材のチップ支持側もしくはその反対側の方向に
前記モールド本体部から突出させたモールド突出部とを
形成する工程と、前記モールド本体部から突出する複数
のアウタリードとこれを支持する前記リードフレームの
枠部とを分離する工程とを有するものである。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0018】図1は本発明による半導体装置の構造の実
施の形態の一例を示す図であり、(a)は側面図、
(b)は底面図、図2は図1に示す半導体装置の内部の
構造を示す断面図、図3は図1に示す半導体装置の実装
部材への実装方法の一例を示す断面図である。
【0019】本実施の形態の半導体装置は、主面である
回路形成面1bに半導体集積回路が形成された半導体チ
ップ1を有するものであり、かつこの半導体チップ1を
モールドによって樹脂封止した樹脂封止形のものであ
る。
【0020】なお、本実施の形態の半導体装置は、比較
的大きなサイズの半導体チップ1を薄板状のチップ支持
部材であるタブ3(ダイパッドともいう)に搭載した面
実装タイプのものである。
【0021】したがって、前記半導体装置は、COL
(Chip On Lead) 構造のものであるとともに、多ピンで
薄形、かつ比較的大きな表面積を有する薄形多ピンIC
(Integrated Circuit)パッケージであり、本実施の形
態では、前記半導体装置の一例として、図1に示すQF
Pを取り上げて説明する。
【0022】図1および図2に示すQFPの構成は、半
導体チップ1を支持した薄板状のチップ支持部材である
タブ3と、半導体チップ1およびタブ3を樹脂封止して
形成したモールド本体部2と、タブ3のチップ支持側3
aと反対側の方向(モールド本体部2の裏面側2c)に
このモールド本体部2から突出したモールド突出部2a
と、半導体チップ1の周囲に延在して配置されたインナ
リード4と、半導体チップ1の表面電極であるパッド1
aとこれに対応するインナリード4とを電気的に接続す
るボンディングワイヤ6と、インナリード4と繋がりか
つこのインナリード4を介して半導体チップ1のパッド
1aと電気的に接続されるとともに、モールド本体部2
から突出した複数のアウタリード5とからなり、モール
ド本体部2の裏面側2cにモールド突出部2aが形成さ
れたことによってモールド本体部2の反りを防止するも
のである。
【0023】すなわち、本実施の形態のQFPは、モー
ルド本体部2の裏面側2cにモールド突出部2aが形成
されたことにより、半導体チップ1の表裏両面側の封止
用樹脂(レジンとも呼ぶ)の量のバランスを良くして
(半導体チップ1の回路形成面1b側と裏面1c側とで
封止用樹脂の量をだいたい同じにする)、モールド本体
部2が反ることを防止するものである。
【0024】なお、前記QFPは、多ピンタイプであ
り、したがって、放熱性を高める必要もあるため、モー
ルド本体部2の裏面側2cにおいては、図3に示すよう
に、QFP実装時の実装基板8との間の隙間も確保しな
ければならない。
【0025】したがって、本実施の形態のQFPでは、
モールド本体部2の裏面側2cのほぼ中央部でモールド
突出部2aが最も厚くなるようにほぼピラミッド形に形
成されている。
【0026】すなわち、図1(a)に示すように、モー
ルド本体部2の裏面側2cにおいてモールド突出部2a
は、中央部の厚さが最も厚く、図1(b)に示すよう
に、前記中央部からモールド本体部2の4つの角部に向
けて傾斜した面が形成されている。
【0027】これにより、モールド本体部2の裏面側2
cにおいて、QFP実装時の実装基板8(図3参照)と
の間の隙間も確保できる。
【0028】なお、前記QFPでは、図1(a)に示す
ように、モールド突出部2aの先端面2bが平坦で、か
つQFP実装時に実装基板8の実装面に水平になるよう
にモールド本体部2に平行に形成されている(図2参
照)。
【0029】これは、図3に示すように、QFPを実装
基板8に仮実装する際、接合材である接着剤7の介在を
安定させるためである。
【0030】ここで、QFPのモールド本体部2の厚さ
は、例えば、最大2.5mm程度であり、QFPを実装部
材である実装基板8に実装した際のモールド本体部2と
実装基板8との隙間は、例えば、0.5〜0.7mm程度で
ある。
【0031】したがって、モールド本体部2から下方に
向けて突出させるモールド突出部2aの突出量は、例え
ば、前記隙間の60〜70%程度である。
【0032】また、本実施の形態のQFPでは、モール
ド装置を用いて樹脂封止が行われるため、モールド本体
部2とモールド突出部2aとがモールドによって一体に
形成されている。
【0033】なお、モールド本体部2およびモールド突
出部2aを形成するためにモールド時に使用される封止
用樹脂は、例えば、熱硬化性のエポキシ樹脂などであ
る。
【0034】また、タブ3、インナリード4およびアウ
タリード5などを有するリードフレームは、例えば、そ
の厚さが0.15mm程度の薄板状の部材であり、鉄、
銅、または、鉄とニッケルとの合金などによって形成さ
れている。
【0035】なお、本実施の形態の半導体装置は、QF
Pであるため、アウタリード5は、図1(b)に示すよ
うに、モールド本体部2からその4方向に向かって突出
し、かつ、図1(a)に示すように、ガルウィング状に
曲げ成形されている。
【0036】また、図2に示すように、半導体チップ1
は、例えば、ペースト材などによってタブ3に固定され
ている。
【0037】さらに、半導体チップ1のパッド1aとイ
ンナリード4とを電気的に接続する金属細線であるボン
ディングワイヤ6は、例えば、金などによって形成され
た細線である。
【0038】次に、本実施の形態の半導体装置(QF
P)の製造方法について説明する。
【0039】まず、半導体チップ1を支持する薄板状の
チップ支持部材であるタブ3を備えたリードフレームを
準備する。
【0040】その後、半導体チップ1を前記リードフレ
ームのタブ3によって支持する。
【0041】すなわち、半導体チップ1をタブ3に搭載
するダイボンディング(ペレットボンディングともい
う)を行う。
【0042】その際、銀ペーストなどを用いてタブ3に
半導体チップ1を取り付ける。
【0043】続いて、半導体チップ1のパッド1a(表
面電極)とこれに対応する前記リードフレームのインナ
リード4とを電気的に接続する。
【0044】すなわち、ワイヤボンディングを行って、
半導体チップ1のパッド1aとインナリード4とをボン
ディングワイヤ6によって接続する。
【0045】その後、エポキシ系の熱硬化性樹脂などの
封止用樹脂を用いて、モールドにより樹脂封止を行う。
【0046】本実施の形態では、モールドによって、半
導体チップ1、タブ3、ボンディングワイヤ6およびイ
ンナリード4を樹脂封止してモールド本体部2と、タブ
3のチップ支持側3aと反対側の方向(半導体チップ1
の裏面1c方向)にモールド本体部2から突出させたモ
ールド突出部2aとを形成する。
【0047】したがって、本実施の形態のモールド工程
では、モールド金型のキャビティにモールド突出部2a
を形成する凹部が形成されたモールド装置を用いること
となり、これにより、モールド本体部2とモールド突出
部2aとを一体で形成できる。
【0048】この際、モールド本体部2の裏面側2cに
モールド突出部2aが形成されることにより、半導体チ
ップ1の表裏両面側の封止用樹脂の量のバランスが取
れ、その結果、樹脂硬化後に、モールド本体部2が反る
ことを防止できる。
【0049】なお、本実施の形態では、図1(a)に示
すように、モールド突出部2aの先端面2bを平坦にか
つモールド本体部2と平行になるように形成する。
【0050】モールド終了後、切断・成形工程におい
て、モールド本体部2から突出する複数のアウタリード
5とこれを支持する前記リードフレームの枠部とを分離
するとともに、アウタリード5を所望の形状に曲げ成形
する。
【0051】すなわち、切断金型を用いて前記リードフ
レームの所定箇所を切断し、これにより、前記リードフ
レームの枠部からアウタリード5を分離しつつ、分離後
のアウタリード5を所望の形状(本実施の形態では、図
1(a)に示すようなガルウィング状)に曲げ成形す
る。
【0052】この際、モールド本体部2に反りが形成さ
れていないため、切断金型の金型クランプ時にモールド
本体部2に不要な応力が掛かることを防げ、これに起因
してアウタリード5が変形することを防止できる。
【0053】これにより、図1に示すQFPを組み立て
ることができる。
【0054】その後、必要に応じて、図3に示すよう
に、実装部材であるプリント配線基板などの実装基板8
に前記QFPを実装する。
【0055】その際、まず、モールド突出部2aの先端
面2bと実装基板8とを接合材によって仮実装する。
【0056】すなわち、実装基板8の所定箇所に接着剤
7を塗布し、この接着剤7にQFPのモールド突出部2
aの先端面2bが接触するように、かつQFPのアウタ
リード5の被実装部5aと実装基板8の接続電極8aと
の位置を合わせてQFPを実装基板8上に載置し、QF
Pを仮固定(仮実装)する。
【0057】なお、本実施の形態のQFPでは、そのモ
ールド本体部2の裏面側2cに突出したモールド突出部
2aが形成されていることにより、QFPを実装基板8
上に仮実装した際に、モールド突出部2aと実装基板8
との距離が短くなるため、図7に示す比較例のQFP
(モールド突出部2aが形成されていない半導体装置)
の実装状態と比較して、接着剤7(接合材)の塗布量す
なわち使用量を低減できる。
【0058】その後、この状態で、図3に示すようなQ
FPが載置された実装基板8をリフロー炉に通して、本
実施の形態のQFPを実装基板8に実装する。
【0059】本実施の形態の半導体装置(QFP)およ
びその製造方法によれば、以下のような作用効果が得ら
れる。
【0060】すなわち、薄板状のチップ支持部材である
タブ3のチップ支持側3aと反対側の方向つまり半導体
チップ1の裏面1cの方向にモールド本体部2から突出
したモールド突出部2aが設けられたことにより、タブ
3に搭載された半導体チップ1の表裏両面側の封止用樹
脂(レジンともいう)の量のバランスを良くできるとと
もに、モールド本体部2の剛性を高めることができる。
【0061】これにより、前記封止用樹脂とタブ3との
間で熱膨張差が生じた際にもモールド本体部2における
反りの発生を防ぐことができる。
【0062】したがって、リードフレームの切断成形工
程で切断金型によってアウタリード5がクランプされた
際にも、アウタリード5およびモールド本体部2には不
要な応力が掛からないため、アウタリード5の変形を防
ぐことができる。
【0063】その結果、アウタリード5の被実装部5a
の平坦度精度を向上できるため、実装基板8にQFP
(半導体装置)を実装した際のアウタリード5と実装基
板8の接続電極8aとの電気的接続性を向上できる。
【0064】これにより、QFPの実装性を向上でき
る。
【0065】なお、切断金型によるクランプ時に、アウ
タリード5およびモールド本体部2には不要な応力が掛
からないため、アウタリード5の変形を防ぐことができ
るとともに、パッケージクラックの発生を防げる。
【0066】これにより、QFPの品質を向上できる。
【0067】また、モールド本体部2の中央部にモール
ド突出部2aの最大厚さ箇所が形成されていることによ
り、モールド時の封止用樹脂の樹脂流れのバランスを崩
すことなくモールド本体部2の剛性を高めることができ
る。
【0068】また、モールド突出部2aの先端面2bが
平坦に形成されていることにより、QFPの実装基板8
への仮実装時にモールド突出部2aと実装基板8との間
に接合材である接着剤7を介在させた際に、接着剤7の
介在状態を安定させることができる。
【0069】これにより、QFPの実装基板8への仮実
装時の位置決めを高精度に行うことができ、その結果、
QFPの実装性を向上できる。
【0070】また、接着剤7によってQFPを仮実装す
る際に、モールド突出部2aが形成されていることによ
り、モールド本体部2と実装基板8との距離が短くなる
ため、接着剤7の塗布量つまり使用量を低減できる。
【0071】これにより、QFPの製造コストを低減で
きる。
【0072】さらに、接着剤7の使用量を低減できるた
め、接着剤7を硬化させる際の硬化時間を短縮できる。
【0073】これにより、QFPを実装基板8に実装す
る際の処理時間を短縮できる。
【0074】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【0075】例えば、前記実施の形態で説明したQFP
のモールド突出部2aの形状については、図1に示す形
状以外のものも種々考えられる。
【0076】ここで、図4に示すQFPは、モールド本
体部2の裏面側2cにおいてその中央部からモールド本
体部2の4つの辺の中央に向けて傾斜した面が形成され
ているものであり、四角形の先端面2bの向きをモール
ド本体部2に対して図1に示すQFPの場合と比較して
45°回転させたものである。
【0077】また、図5に示すQFPは、モールド本体
部2の裏面側2cにおいてモールド突出部2aの形状を
四角錐形状とし、その中央部の先端面2bを平坦な四角
形に形成したものである。
【0078】さらに、図6に示すQFPは、モールド本
体部2の裏面側2cにおいてモールド突出部2aの形状
を円錐形状とし、その中央部の先端面2bを平坦な円形
に形成したものである。
【0079】なお、モールド突出部2aの形状は、図4
〜図6に示す形状以外のものであってもよいことは言う
までもない。
【0080】また、図4〜図6に示す他の実施の形態の
半導体装置によっても、図1〜図3に示す前記実施の形
態の半導体装置と同様の効果が得られる。
【0081】また、前記実施の形態および前記他の実施
の形態においては、半導体装置がQFPの場合について
説明したが、前記QFPは、樹脂封止形の面実装タイプ
で、かつ比較的薄形・多ピンタイプでそのモールド本体
部2にこのモールド本体部2から突出するモールド突出
部2aが形成されているものであれば、他のQFJ(Qu
ad Flat J-leaded Package) などであってもよく、ある
いは、それ以外のものであってもよい。
【0082】さらに、前記実施の形態および前記他の実
施の形態においては、半導体装置がCOL(Chip On Le
ad) 構造の場合を説明したが、前記半導体装置は、例え
ば、LOC(Lead On Chip) 構造のものであってもよ
い。
【0083】その際、半導体チップ1はチップ支持部材
となるインナリード4に固定される構造となるが、モー
ルド突出部2aは、チップ支持部材のチップ支持側3a
(図3参照)もしくはその反対側の何れの方向に突出す
る場合も考えられ、何れの方向に突出する場合において
も、半導体チップ1およびチップ支持部材を境界として
モールド本体部2の封止用樹脂の量の少ない側にモール
ド突出部2aを形成すればよい。
【0084】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0085】(1).薄板状のチップ支持部材のチップ
支持側もしくはその反対側の方向にモールド突出部が設
けられたことにより、チップ支持部材に搭載された半導
体チップの表裏両面側の封止用樹脂の量のバランスを良
くできるとともに、モールド本体部の剛性を高めること
ができる。これにより、モールド本体部における反りの
発生を防ぐことができる。したがって、アウタリードの
変形を防ぐことができる。その結果、アウタリードの被
実装部の平坦度精度を向上でき、これにより、実装部材
に半導体装置を実装した際のアウタリードと実装部材の
接続電極との電気的接続性を向上できる。
【0086】(2).前記(1)により、半導体装置の
実装性を向上できる。
【0087】(3).モールド突出部の先端面が平坦に
形成されていることにより、半導体装置の実装部材への
仮実装時にモールド突出部と実装部材との間に接合材を
介在させた際に、接合材の介在状態を安定させることが
できる。これにより、半導体装置の仮実装時の位置決め
を高精度に行うことができ、その結果、半導体装置の実
装性を向上できる。
【0088】(4).接合材によって半導体装置を仮実
装する際に、モールド突出部が形成されていることによ
り、モールド本体部と実装部材との距離が短くなるた
め、接合材の使用量を低減できる。その結果、半導体装
置の製造コストを低減できる。
【0089】(5).接合材の使用量を低減できるた
め、接合材を硬化させる際の硬化時間を短縮できる。こ
れにより、半導体装置を実装する際の処理時間を短縮で
きる。
【図面の簡単な説明】
【図1】(a),(b)は本発明による半導体装置の構造
の実施の形態の一例を示す図であり、(a)は側面図、
(b)は底面図である。
【図2】図1に示す半導体装置の内部の構造を示す断面
図である。
【図3】図1に示す半導体装置の実装部材への実装方法
の一例を示す断面図である。
【図4】(a),(b)は本発明の他の実施の形態である
半導体装置の構造を示す図であり、(a)は側面図、
(b)は底面図である。
【図5】(a),(b)は本発明の他の実施の形態である
半導体装置の構造を示す図であり、(a)は側面図、
(b)は底面図である。
【図6】(a),(b)は本発明の他の実施の形態である
半導体装置の構造を示す図であり、(a)は側面図、
(b)は底面図である。
【図7】本発明の半導体装置の実装部材への実装方法に
対する比較例の半導体装置の実装方法を示す断面図であ
る。
【符号の説明】
1 半導体チップ 1a パッド(表面電極) 1b 回路形成面 1c 裏面 2 モールド本体部 2a モールド突出部 2b 先端面 2c 裏面側 3 タブ(チップ支持部材) 3a チップ支持側 4 インナリード 5 アウタリード 5a 被実装部 6 ボンディングワイヤ 7 接着剤(接合材) 8 実装基板(実装部材) 8a 接続電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 満 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Fターム(参考) 4M109 AA01 BA01 CA21 DA08 DA09 DA10

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 樹脂封止形の半導体装置であって、 半導体チップを支持した薄板状のチップ支持部材と、 前記半導体チップおよび前記チップ支持部材を樹脂封止
    して形成したモールド本体部と、 前記チップ支持部材のチップ支持側もしくはその反対側
    の方向に前記モールド本体部から突出したモールド突出
    部と、 前記半導体チップの表面電極と電気的に接続され、前記
    モールド本体部から突出した複数のアウタリードとを有
    し、 前記モールド突出部によって前記モールド本体部の反り
    を防止し得ることを特徴とする半導体装置。
  2. 【請求項2】 樹脂封止形の半導体装置であって、 半導体チップを支持した薄板状のチップ支持部材と、 前記半導体チップおよび前記チップ支持部材を樹脂封止
    して形成したモールド本体部と、 前記チップ支持部材のチップ支持側と反対側の方向に前
    記モールド本体部から突出したモールド突出部と、 前記半導体チップの表面電極と電気的に接続され、前記
    モールド本体部から突出した複数のアウタリードとを有
    し、 前記モールド突出部によって前記モールド本体部の反り
    を防止し得ることを特徴とする半導体装置。
  3. 【請求項3】 請求項1または2記載の半導体装置であ
    って、前記モールド突出部が前記モールド本体部の中央
    部に形成されていることを特徴とする半導体装置。
  4. 【請求項4】 請求項1,2または3記載の半導体装置
    であって、前記モールド突出部の先端面が平坦に形成さ
    れていることを特徴とする半導体装置。
  5. 【請求項5】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持する薄板状のチップ支持部材を備え
    たリードフレームを準備する工程と、 前記半導体チップを前記リードフレームの前記チップ支
    持部材によって支持する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドフレームのインナリードとを電気的に接続する工程
    と、 前記半導体チップおよび前記チップ支持部材を樹脂封止
    してモールド本体部と、前記チップ支持部材のチップ支
    持側もしくはその反対側の方向に前記モールド本体部か
    ら突出させたモールド突出部とを形成する工程と、 前記モールド本体部から突出する複数のアウタリードと
    これを支持する前記リードフレームの枠部とを分離する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  6. 【請求項6】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持する薄板状のチップ支持部材を備え
    たリードフレームを準備する工程と、 前記半導体チップを前記リードフレームの前記チップ支
    持部材によって支持する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドフレームのインナリードとを電気的に接続する工程
    と、 前記半導体チップおよび前記チップ支持部材を樹脂封止
    してモールド本体部と、前記チップ支持部材のチップ支
    持側と反対側の方向に前記モールド本体部から突出させ
    たモールド突出部とを形成する工程と、 前記モールド本体部から突出する複数のアウタリードと
    これを支持する前記リードフレームの枠部とを分離する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  7. 【請求項7】 請求項5または6記載の半導体装置の製
    造方法であって、前記樹脂封止によって前記モールド突
    出部を形成する際に、前記モールド突出部の先端面を平
    坦に形成することを特徴とする半導体装置の製造方法。
  8. 【請求項8】 請求項7記載の半導体装置の製造方法で
    あって、前記半導体装置を実装部材に実装する際に、前
    記モールド突出部の前記先端面と前記実装部材とを接合
    材によって仮実装することを特徴とする半導体装置の製
    造方法。
JP32535398A 1998-11-16 1998-11-16 半導体装置およびその製造方法 Pending JP2000150723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32535398A JP2000150723A (ja) 1998-11-16 1998-11-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32535398A JP2000150723A (ja) 1998-11-16 1998-11-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000150723A true JP2000150723A (ja) 2000-05-30

Family

ID=18175877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32535398A Pending JP2000150723A (ja) 1998-11-16 1998-11-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000150723A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210941A (ja) * 2006-03-27 2006-08-10 Renesas Technology Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210941A (ja) * 2006-03-27 2006-08-10 Renesas Technology Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP2891607B2 (ja) 半導体集積回路装置の製造方法
JP5564392B2 (ja) 半導体装置
JP2003243600A (ja) 半導体装置およびその製造方法
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
US6962836B2 (en) Method of manufacturing a semiconductor device having leads stabilized during die mounting
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4547086B2 (ja) 半導体装置
JP2014030049A (ja) 半導体装置
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH11260990A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
JP2010165777A (ja) 半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP2000150723A (ja) 半導体装置およびその製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JP2000049272A (ja) リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置
JP2003188332A (ja) 半導体装置およびその製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3195515B2 (ja) 半導体装置及びその製造方法
TWI255533B (en) Semiconductor package with lead frame for preventing delamination and dissipating heat
JP2004200719A (ja) 半導体装置
JP2001077271A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002124595A (ja) 半導体装置およびその製造方法