JP3195515B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3195515B2
JP3195515B2 JP09334795A JP9334795A JP3195515B2 JP 3195515 B2 JP3195515 B2 JP 3195515B2 JP 09334795 A JP09334795 A JP 09334795A JP 9334795 A JP9334795 A JP 9334795A JP 3195515 B2 JP3195515 B2 JP 3195515B2
Authority
JP
Japan
Prior art keywords
die pad
bent portion
resin
leads
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09334795A
Other languages
English (en)
Other versions
JPH08288449A (ja
Inventor
昭彦 亀岡
加奈子 吉倉
美典 宮木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP09334795A priority Critical patent/JP3195515B2/ja
Publication of JPH08288449A publication Critical patent/JPH08288449A/ja
Priority to JP2000113392A priority patent/JP3745190B2/ja
Application granted granted Critical
Publication of JP3195515B2 publication Critical patent/JP3195515B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、リードフレームを用い
樹脂封止型半導体装置及びその製造方法に関し、特
に、微細ピッチで多ピン化されたリードフレームを用い
て製造される樹脂封止型半導体装置に適用して有効な技
術に関する。
【0002】
【従来の技術】最近のLSIで代表される半導体装置
は、小型化、高集積化、多機能化の要求が益々強くなっ
てきているのに伴い、半導体チップが搭載されるリード
フレームは、より一層微細ピッチで多ピン化されたもの
が用いられる傾向にある。
【0003】このように微細ピッチ化、多ピン化された
リードフレームは、例えば日経BP社発行、「VLSI
パッケージング技術(上)」、1993年5月31日発
行、P157に図示されている。このようなリードフレ
ームは、半導体チップを搭載すべきダイパッドがダイパ
ッド吊りリードを介してフレーム本体に支持されてい
て、ダイパッドの周囲には多数のインナーリードが配置
された形状を有している。
【0004】このようなリードフレームを用いて樹脂封
止型半導体装置を製造するには、ダイパッドに半導体チ
ップを搭載した後、この半導体チップのパッド電極とイ
ンナーリードとの間にワイヤをボンディングして、これ
らリードフレーム、半導体チップ、ボンディングワイヤ
及びインナーリードを、トランスファモールド法により
樹脂製パッケージによって封止することが行われる。
【0005】このような微細ピッチ化、多ピン化された
リードフレームを用いて樹脂封止型半導体装置を製造す
る場合のパッケージ技術としては、QFP(Quad
Flat Package)、T(Thin)QFP、
SOP(Small Outline Packag
e)等が広く採用されている。
【0006】ここで、前記のようなリードフレームに半
導体チップを搭載する場合、半導体チップの位置決めを
容易にするために、ダイパッド吊りリードの途中部分に
プレス加工等によって折曲部を設けて、他の部分よりダ
イパッドを低い位置に支持するようにした形状のリード
フレームが知られている。例えば日経BP社発行、「日
経マイクロデバイス」、1990年6月号、P53に
は、そのような形状のリードフレームを用いて製造され
た樹脂封止型半導体装置が図示されている。
【0007】
【発明が解決しようとする課題】前記のように途中部分
に折曲部が設けられたダイパッド吊りリードを有するリ
ードフレームを用いる場合は、ダイパッドの高さ位置に
ばらつきが生ずるという問題がある。
【0008】すなわち、ダイパッドの位置を低くするた
めにダイパッド吊りリードの途中部分に折曲部を設ける
際、ダイパッド吊りリードに変形、反り等が発生して、
このダイパッド吊りリードの高さ位置(ロケーション)
にばらつきが生ずるので、結果的にダイパッドの高さ位
置をばらつかせるようになる。このため、最悪の場合
は、ダイパッドへの半導体チップの搭載(チップボンデ
ィング)が不可能になる。
【0009】このような問題は、リードフレームの標準
化のために、ダイパッドの面積をこれに搭載すべき半導
体チップの面積よりも小さく形成したリードフレームに
おいても同様に生じ、この場合はダイパッド吊りリード
が長くなることにより、このリードの強度が弱くなるの
で、その傾向は大きくなる。
【0010】また、このように微細ピッチで多ピン化さ
れたリードフレームを用いて樹脂封止型半導体装置を製
造する場合には、ダイパッドの高さ位置がばらつくこと
によって、樹脂封止時に未充填不良が発生し易いという
問題がある。
【0011】すなわち、ダイパッドの高さ位置がばらつ
くと、半導体チップを搭載した後に樹脂封止を行うと
き、ダイパッドの上方側あるいは下方側で完全に樹脂が
充填されない部分が生じるようになる。このため、半導
体チップあるいはダイパッドの一部がパッケージから露
出するようになる。
【0012】このような問題は、最近特に要望の強くな
っている薄型化パッケージにおいて多く発生しており、
有効な解決策が望まれている。
【0013】
【0014】本発明の目的は、ダイパッドの高さ位置の
ばらつきを低減することによって、リードフレームを用
いて製造する場合、樹脂封止時に発生し易い未充填不良
を防止するようにした樹脂封止型半導体装置を提供する
ことにある。
【0015】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【0016】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【0017】半導体チップと、該半導体チップを搭載す
るダイパッドと、該ダイパッドを支持し、折曲部を有す
る複数の吊りリードと、一部が樹脂封止される複数のリ
ードとを有する半導体装置であって、前記ダイパッドは
前記リードの樹脂封止される部分とは異なる高さ位置に
支持され、前記吊りリードの折曲部は第1折曲げ部分と
該第1折曲げ部分から連続する中間部分と該中間部分か
ら連続する第2折曲げ部分とから構成されており、前記
第1折曲げ部分、中間部分及び第2折曲げ部分の幅は、
前記ダイパッドに隣接する前記吊りリードの部分の幅よ
りも狭い構成、または、半導体チップと、該半導体チッ
プを搭載するダイパッドと、該ダイパッドを支持し、折
曲部を有する複数の吊りリードと、一部が樹脂封止され
る複数のリードとを有する半導体装置であって、前記ダ
イパッドは前記リードの樹脂封止される部分とは異なる
高さ位置に支持され、前記吊りリードの折曲部は第1折
曲げ部分と該第1折曲げ部分から連続する中間部分と該
中間部分から連続する第2折曲げ部分とから構成されて
おり、前記第1折曲げ部分、中間部分及び第2折曲げ部
の幅は、前記ダイパッドに隣接する前記吊りリードの
部分の幅よりも狭く、前記ダイパッドの面積は前記半導
体チップの面積よりも小さい構成、または、樹脂封止さ
れる半導体チップと、該半導体チップを搭載する第1の
部材と、該第1の部材に結合される第2の部材と、該第
1の部材に結合される前記第2の部材とは異なる第3の
部材と、前記半導体チップと電気的に接続され、一部を
樹脂封止される第4の部材とを有する半導体装置であっ
て、前記第2の部材は第1の幅を有する部分と該第1の
幅より狭い第2の幅を有する部分とを備え、前記第1の
幅を有する部分は前記第1の部材に結合され、前記第2
の幅を有する部分には第1折曲げ部分と該第1折曲げ部
分から連続する中間部分と該中間部分から連続する第2
折曲げ部分とが設けられており、前記第1の部材は前記
第4の部材の樹脂封止される部分が属する平面とは異な
る平面に属する構成となっている。
【0018】複数のリードと、途中部分に他の部分より
も狭い幅の折曲部を有する複数の吊りリードと、前記リ
ードとは異なる高さ位置に前記吊りリードで支持される
ダイパッドとを有するリードフレームの該ダイパッドに
半導体チップを搭載する第1の工程と、該第1の工程後
に前記半導体チップを搭載した前記リードフレームの一
部を樹脂封止する第2の工程とを有する構成、また、複
数のリードと、途中部分に他の部分よりも狭い幅の第1
折曲げ部分と該第1折曲げ部分から連続する中間部分と
該中間部分から連続する第2折曲げ部分とから構成され
折曲部を有する複数の吊りリードと、前記リードとは
異なる高さ位置に前記吊りリードで支持されるダイパッ
ドとを有するリードフレームの該ダイパッドに半導体チ
ップを搭載する第1の工程と、該第1の工程後に前記半
導体チップを搭載した前記リードフレームの一部を樹脂
封止する第2の工程とを有する加工方法によって加工さ
れたリードフレームである構成となっている。
【0019】半導体チップと、該半導体チップを搭載す
るダイパッドと、該ダイパッドを支持し、折曲部を有す
る複数の吊りリードと、一部が樹脂封止される複数のリ
ードとを有する半導体装置であって、前記ダイパッドは
前記リードの樹脂封止される部分とは異なる高さ位置に
支持され、前記吊りリードの折曲部は第1折曲げ部分と
該第1折曲げ部分から連続する中間部分と該中間部分か
ら連続する第2折曲げ部分とから構成されており、前記
第1折曲げ部分、中間部分及び第2折曲げ部分の幅は、
前記ダイパッドに隣接する前記吊りリードの部分の幅よ
りも狭い構成、または、半導体チップと、該半導体チッ
プを搭載するダイパッドと、該ダイパッドを支持し、途
中に折曲部を有する複数の吊りリードと、一部が樹脂封
止される複数のリードとを有する半導体装置であって、
前記ダイパッドは前記リードの樹脂封止される部分とは
異なる高さ位置に支持され、前記折曲部は第1折曲げ部
分と該第1折曲げ部分から連続する中間部分と該中間部
分から連続する第2折曲げ部分とから構成されており、
前記第1折曲げ部分、中間部分及び第2折曲げ部分の幅
は、前記吊りリードの他の部分の幅よりも狭い構成とな
っている。
【0020】
【作用】上述した手段によれば、折曲部はダイパッド吊
りリードの前記他の部分より狭い幅の部分に設けられて
いるので、前記他の部分で曲げる場合に比べて、折曲部
の第1折曲げ部分及び第2折曲げ部分が曲がりやすく、
所望の位置にダイパッドを支持する場合にも折曲部の特
に中間部分が十分に延び、ダイパッド吊りリードの高さ
位置のばらつきが低減される。さらに、折曲部の幅が狭
くなっているので、折り曲げの際に生じるダイパッド吊
りリードの変形、反り等の原因となる歪みをも吸収する
ことができる。したがって、ダイパッド吊りリードには
ほとんど変形、反り等が発生しないため、ダイパッド吊
りリードの高さ位置のばらつきが低減され、結果として
ダイパッドの高さ位置のばらつきを低減することができ
る。これによって、リードフレームを用いて製造する場
合、樹脂封止時に発生し易い未充填不良を防止すること
ができる。
【0021】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
【0022】(実施例1)図1は本発明の実施例1によ
るリードフレームを示す上面図で、図2は図1のA−A
断面図である。リードフレーム1は、例えばFe−Ni
合金材料からなる方形状のダイパッド2が、この四方を
ダイパッド吊りリード3を介して図示しないフレーム本
体に支持されている。ダイパッド2の周囲には多数のイ
ンナーリード5が配置されており、これらインナリード
5の端部にはアウターリードが接続されている。これら
インナーリード5及びアウターリードはダイパッド2及
びダイパッド吊りリード3と一体化されて形成されてい
る。
【0023】ダイパッド2に結合されている各ダイパッ
ド吊りリード3の途中部分3Aには折曲部6が設けら
れ、折曲部6は、図1及び図2に示されているように、
第1折曲げ部分と該第1折曲げ部分から連続する中間部
分と該中間部分から連続する第2折曲げ部分とから構成
され、前記中間部分を下方に傾斜させることによってダ
イパッド2はダイパッド吊りリード3の他の部分3Bよ
り低い位置に支持されている。また、折曲部6は、特に
ダイパッド吊りリード3の他の部分3B及びダイパッド
2に隣接する部分3Cよりも狭い幅Wに形成された細幅
部7に設けられている。
【0024】このようなリードフレーム1は、次のよう
な方法で製造される。
【0025】まず、図3に示すように、予め例えばFe
−Ni合金材料からなる板状部材を用いて、プレス法、
エッチング法等の任意の加工手段によって、所望のパタ
ーンを有するリードフレーム1を形成する。すなわち、
方形状のダイパッド2がこの四方をダイパッド吊りリー
ド3を介して図示しないフレーム本体に支持され、かつ
ダイパッド2の周囲に多数のインナーリード5が配置さ
れた形状のリードフレーム1を形成する。
【0026】次に、図4に示すように、各ダイパッド吊
りリード3の途中部分3Aに、他の部分3B及びダイパ
ッド2に隣接する部分3Cよりも狭い幅Wの細幅部7
を、プレス法、エッチング法等の任意の加工手段によっ
て形成する。図6は図4のA−A断面図を示している。
あるいは、この細幅部7の形成は、図3の工程と同時に
行うようにしても良い。
【0027】続いて、図5に示すように、各ダイパッド
吊りリード3の途中位置3Aに形成された細幅部7に、
プレス法等の加工手段によって、いわゆるディプレス加
工を施して折曲部6を形成する。これによって、ダイパ
ッド2はダイパッド吊りリード3の他の位置3Bよりも
低い位置に支持される。折曲部6はダイパッド吊りリー
ド2の特に細幅部7を加工することにより形成するの
で、加工時にダイパッド吊りリード3にほとんど変形、
反り等を発生させることなく形成することができる。図
7は図5のA−A断面図を示している。
【0028】このような実施例1のリードフレームによ
れば、次のような効果が得られる。
【0029】ダイパッド2をダイパッド吊りリード3の
他の位置3Bよりも低い位置に支持する折曲部6は、特
にダイパッド吊りリード3の他の部分3B及びダイパッ
ド2に隣接する部分3Cよりも狭い幅Wの細幅部7に設
けられるので、加工時にダイパッド吊りリード3にはほ
とんど変形、反り等が発生しないため、ダイパッド2の
高さ位置のばらつきを低減することができる。これによ
り、ダイパッド2への半導体チップの搭載(チップボン
ディング)が不可能になるような事態は生じない。
【0030】(実施例2)図8は本発明の実施例2によ
る樹脂封止型半導体装置を示す上面図で、図9は図8の
A−A断面図、図10は図8のB−B断面図である。樹
脂封止型半導体装置8は、実施例1により得られたリー
ドフレーム1を用いて、ダイパッド2に搭載された半導
体チップ9と、この半導体チップ9のパッド電極10と
インナーリード5との間を電気的に接続するボンディン
グワイヤ11と、リードフレーム1、半導体チップ9、
ボンディングワイヤ11及びインナーリード5を封止し
た樹脂製パッケージ12とを有している。なお、図8に
おいては、説明をわかり易くするために樹脂製パッケー
ジ12を取り除いた構造で示している。
【0031】次に、実施例2による樹脂封止型半導体装
置の製造方法を工程順に説明する。
【0032】まず、図11(a)に示すように、実施例
1により得られた、途中部分3Aに他の部分3Bよりダ
イパッド2を低い位置に支持し、かつ前記他の部分3B
及びダイパッド2に隣接する部分3Cより狭い幅Wの部
分に設けられた折曲部6を有するダイパッド吊りリード
3を介してダイパッド2が支持されたリードフレーム1
を用意する。
【0033】次に、図11(b)に示すように、ダイパ
ッド2上にAu−Si共晶合金、Agペースト等のろう
材を介して、半導体チップ9を搭載(チップボンディン
グ)する。
【0034】続いて、図11(c)に示すように、半導
体チップ9のパッド電極10とインナーリード5との間
にAu線のようなワイヤ11をボンディングする。この
ワイヤボンディングは周知のように行い、複数のパッド
電極10とインナーリード5との間を、キャピラリー1
3を往復させて、対応するもの同士を接続する。
【0035】次に、図11(d)に示すように、半導体
チップ9、ボンディングワイヤ11及びインナーリード
5を含むリードフレーム1を、トランスファモールド装
置の上型14と下型間に挟持して、ゲート16から矢印
のように流体状の樹脂を供給する。これによって、上型
14と下型15間の空間内には樹脂が充填されるので、
図8に示すように樹脂製パッケージ12で封止された樹
脂封止型半導体装置8が得られる。
【0036】このような実施例2の樹脂封止型半導体装
置によれば、次のような効果が得られる。
【0037】途中部分3Aに他の部分3Bよりダイパッ
ド2を低い位置に支持し、かつ前記他の部分3B及びダ
イパッド2に隣接する部分3Cより狭い幅Wの部分に設
けられた折曲部6を有するダイパッド吊りリード3を介
してダイパッド2が支持されたリードフレーム1を用い
て、このダイパッド2に半導体チップ9を搭載するの
で、ダイパッド2の高さ位置のばらつきが低減されてい
ることにより、リードフレームを用いて製造する場合、
樹脂封止時に発生し易い未充填不良を防止することがで
きる。これにより、ダイパッド2の上方側あるいは下方
側で完全に樹脂が充填されるようになるので、半導体チ
ップ9あるいはダイパッド2の一部がパッケージ12か
ら露出するようなことはなくなる。従って、薄型化パッ
ケージに適用して有効となる。
【0038】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【0039】例えば、ダイパッドを支持するダイパッド
吊りリードは必ずしもダイパッドの四方に設ける必要は
なく、二方のような任意の方向に設けることができる。
【0040】また、折曲部は各ダイパッド吊りリードに
対して1個に限らず、複数個設けるようにしても良い。
【0041】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるリード
フレーム及びそれを用いた樹脂封止型半導体装置の技術
に適用した場合について説明したが、それに限定される
ものではない。本発明は、少なくともダイパッドがダイ
パッド吊りリードによって支持される条件のものには適
用できる。
【0042】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【0043】ダイパッドの高さ位置のばらつきを低減す
るようにしたリードフレームを得ることができる。
【0044】ダイパッドをダイパッド吊りリードを介し
て支持するリードフレームを用いて樹脂封止型半導体装
置を製造する場合、樹脂封止時に発生し易い未充填不良
を防止することができる。
【図面の簡単な説明】
【図1】本発明の実施例1によるリードフレームを示す
上面図である。
【図2】図1のA−A断面図である。
【図3】実施例1によるリードフレームの製造方法の一
工程を示す上面図である。
【図4】実施例1によるリードフレームの製造方法の他
の工程を示す上面図である。
【図5】実施例1によるリードフレームの製造方法のそ
の他の工程を示す上面図である。
【図6】図4のA−A断面図である。
【図7】図5のA−A断面図である。
【図8】本発明の実施例2による樹脂封止型半導体装置
を示す上面図である。
【図9】図8のA−A断面図である。
【図10】図8のB−B断面図である。
【図11】実施例2による樹脂封止型半導体装置の製造
方法を工程順に示すもので、(a)乃至(d)は断面図
である。
【符号の説明】
1…リードフレーム、2…ダイパッド、3…ダイパッド
吊りリード、3A…ダイパッド吊りリードの途中部分、
3B…ダイパッド吊りリードの他の部分、3C…ダイパ
ッド吊りリードのダイパッドに隣接する部分、5…イン
ナーリード、6…折曲部、7…細幅部、8…半導体装
置、9…半導体チップ、10…パッド電極、11…ボン
ディングワイヤ、12…樹脂製パッケージ、13…キャ
ピラリー、14…上型、15…下型、16…ゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮木 美典 東京都小平市上水本町5丁目20番1号 株式会社日立製作所 半導体事業部内 (56)参考文献 特開 昭62−165347(JP,A) 特開 平6−216303(JP,A) 特開 平4−168757(JP,A) 実開 昭54−91063(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/50

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップと、該半導体チップを搭載
    するダイパッドと、該ダイパッドを支持し、折曲部を有
    する複数の吊りリードと、一部が樹脂封止される複数の
    リードとを有する半導体装置であって、 前記ダイパッドは前記リードの樹脂封止される部分とは
    異なる高さ位置に支持され、前記吊りリードの折曲部
    第1折曲げ部分と該第1折曲げ部分から連続する中間部
    分と該中間部分から連続する第2折曲げ部分とから構成
    されており、前記第1折曲げ部分、中間部分及び第2折
    曲げ部分の幅は、前記ダイパッドに隣接する前記吊りリ
    ードの部分の幅よりも狭いことを特徴とする半導体装
    置。
  2. 【請求項2】 半導体チップと、該半導体チップを搭載
    するダイパッドと、該ダイパッドを支持し、折曲部を有
    する複数の吊りリードと、一部が樹脂封止される複数の
    リードとを有する半導体装置であって、 前記ダイパッドは前記リードの樹脂封止される部分とは
    異なる高さ位置に支持され、前記吊りリードの折曲部
    第1折曲げ部分と該第1折曲げ部分から連続する中間部
    分と該中間部分から連続する第2折曲げ部分とから構成
    されており、前記第1折曲げ部分、中間部分及び第2折
    曲げ部分の幅は、前記ダイパッドに隣接する前記吊りリ
    ードの部分の幅よりも狭く、前記ダイパッドの面積は前
    記半導体チップの面積よりも小さいことを特徴とする半
    導体装置。
  3. 【請求項3】 前記複数の吊りリードは前記ダイパッド
    を四方から支持していることを特徴とする請求項1又は
    請求項2に記載の半導体装置。
  4. 【請求項4】 前記複数の吊りリードは前記ダイパッド
    を二方から支持していることを特徴とする請求項1又は
    請求項2に記載の半導体装置。
  5. 【請求項5】 前記ダイパッドは露出することなく樹脂
    封止されることを特徴とする請求項1乃至請求項4の何
    れか一項に記載の半導体装置。
  6. 【請求項6】 樹脂封止される半導体チップと、該半導
    体チップを搭載する第1の部材と、該第1の部材に結合
    される第2の部材と、該第1の部材に結合される前記第
    2の部材とは異なる第3の部材と、前記半導体チップと
    電気的に接続され、一部を樹脂封止される第4の部材と
    を有する半導体装置であって、 前記第2の部材は第1の幅を有する部分と該第1の幅よ
    り狭い第2の幅を有する部分とを備え、前記第1の幅を
    有する部分は前記第1の部材に結合され、前記第2の幅
    を有する部分には第1折曲げ部分と該第1折曲げ部分か
    ら連続する中間部分と該中間部分から連続する第2折曲
    げ部分とが設けられており、 前記第1の部材は前記第4の部材の樹脂封止される部分
    が属する平面とは異なる平面に属することを特徴とする
    半導体装置。
  7. 【請求項7】 複数のリードと、途中部分に他の部分よ
    りも狭い幅の第1折曲げ部分と該第1折曲げ部分から連
    続する中間部分と該中間部分から連続する第2折曲げ部
    分とから構成される折曲部を有する複数の吊りリード
    と、前記リードとは異なる高さ位置に前記吊りリードで
    支持されるダイパッドとを有するリードフレームの該ダ
    イパッドに半導体チップを搭載する第1の工程と、 該第1の工程後に前記半導体チップを搭載した前記リー
    ドフレームの一部を樹脂封止する第2の工程とを有する
    ことを特徴とする半導体装置の製造方法。
  8. 【請求項8】 複数の吊りリードと、該吊りリードを介
    してフレーム本体に支持されるダイパッドと、複数のリ
    ードとを有するリードフレームの前記吊りリードの途中
    部分に他の部分よりも狭い幅の細幅部を形成する工程
    と、 前記ダイパッドを前記リードとは異なる高さ位置に支持
    されるように前記細幅部を加工する工程とを有する加工
    方法によって加工されたリードフレームであることを特
    徴とする請求項7に記載の半導体装置の製造方法。
  9. 【請求項9】 半導体チップと、該半導体チップを搭載
    するダイパッドと、該ダイパッドを支持し、折曲部を有
    する複数の吊りリードと、一部が樹脂封止される複数の
    リードとを有する半導体装置であって、 前記ダイパッドは前記リードの樹脂封止される部分とは
    異なる高さ位置に支持され、前記折曲部は第1折曲げ部
    分と該第1折曲げ部分から連続する中間部分と該中間部
    分から連続する第2折曲げ部分とから構成されており、
    前記第1折曲げ部分、中間部分及び第2折曲げ部分の幅
    は、前記ダイパッドに搭載される前記半導体チップに隣
    接する前記吊りリードの部分の幅よりも狭いことを特徴
    とする半導体装置。
  10. 【請求項10】 半導体チップと、該半導体チップを搭
    載するダイパッドと、該ダイパッドを支持し、途中に折
    曲部を有する複数の吊りリードと、一部が樹脂封止され
    る複数のリードとを有する半導体装置であって、 前記ダイパッドは前記リードの樹脂封止される部分とは
    異なる高さ位置に支持され、前記折曲部は第1折曲げ部
    分と該第1折曲げ部分から連続する中間部分と該中間部
    分から連続する第2折曲げ部分とから構成されており、
    前記第1折曲げ部分、中間部分及び第2折曲げ部分の幅
    は、前記吊りリードの他の部分の幅よりも狭いことを特
    徴とする半導体装置。
  11. 【請求項11】 前記ダイパッドの面積は前記半導体チ
    ップの面積よりも小さいことを特徴とする請求項9又は
    請求項10に記載の半導体装置。
  12. 【請求項12】 前記複数の吊りリードは前記ダイパッ
    ドを四方から支持していることを特徴とする請求項9乃
    至請求項11の何れか一項に記載の半導体装置。
  13. 【請求項13】 前記複数の吊りリードは前記ダイパッ
    ドを二方から支持していることを特徴とする請求項9乃
    至請求項11の何れか一項に記載の半導体装置。
  14. 【請求項14】 前記ダイパッドは露出することなく樹
    脂封止されることを特徴とする請求項9乃至請求項13
    の何れか一項に記載の半導体装置。
  15. 【請求項15】 前記複数の吊りリードは4本であるこ
    とを特徴とする請求項1乃至請求項5並びに請求項9乃
    至請求項14の何れか一項に記載の半導体装置。
JP09334795A 1995-04-19 1995-04-19 半導体装置及びその製造方法 Expired - Lifetime JP3195515B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP09334795A JP3195515B2 (ja) 1995-04-19 1995-04-19 半導体装置及びその製造方法
JP2000113392A JP3745190B2 (ja) 1995-04-19 2000-04-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09334795A JP3195515B2 (ja) 1995-04-19 1995-04-19 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000113392A Division JP3745190B2 (ja) 1995-04-19 2000-04-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08288449A JPH08288449A (ja) 1996-11-01
JP3195515B2 true JP3195515B2 (ja) 2001-08-06

Family

ID=14079748

Family Applications (2)

Application Number Title Priority Date Filing Date
JP09334795A Expired - Lifetime JP3195515B2 (ja) 1995-04-19 1995-04-19 半導体装置及びその製造方法
JP2000113392A Expired - Lifetime JP3745190B2 (ja) 1995-04-19 2000-04-14 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2000113392A Expired - Lifetime JP3745190B2 (ja) 1995-04-19 2000-04-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (2) JP3195515B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452210B2 (ja) * 2009-12-21 2014-03-26 株式会社日立製作所 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3745190B2 (ja) 2006-02-15
JP2000311979A (ja) 2000-11-07
JPH08288449A (ja) 1996-11-01

Similar Documents

Publication Publication Date Title
US6084292A (en) Lead frame and semiconductor device using the lead frame
JP4547086B2 (ja) 半導体装置
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2765542B2 (ja) 樹脂封止型半導体装置
JP3403699B2 (ja) 半導体装置および半導体装置の製造方法
JP3497775B2 (ja) 半導体装置
JP3195515B2 (ja) 半導体装置及びその製造方法
JP2006269719A (ja) 電子装置
JPH11145369A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3034517B1 (ja) 半導体装置およびその製造方法
JP2002353395A (ja) リードフレームの製造方法、リードフレーム、及び半導体装置
JPH0529525A (ja) 半導体パツケージ
JPH08148634A (ja) リードフレームならびにそれを用いた半導体装置およびその製造方法
JP3215505B2 (ja) 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法
JP2000049270A (ja) リードフレームの製造方法
JP2667901B2 (ja) 半導体装置の製造方法
JPH08130286A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JPH1168015A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2003031752A (ja) リードフレーム、半導体装置、およびその製造方法
JP3853235B2 (ja) リードフレーム
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH11191608A (ja) 半導体装置およびその製造方法
JP2000150723A (ja) 半導体装置およびその製造方法
JP2001210668A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001114

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010522

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080601

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080601

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090601

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140601

Year of fee payment: 13

EXPY Cancellation because of completion of term