JP2003031752A - リードフレーム、半導体装置、およびその製造方法 - Google Patents
リードフレーム、半導体装置、およびその製造方法Info
- Publication number
- JP2003031752A JP2003031752A JP2001210837A JP2001210837A JP2003031752A JP 2003031752 A JP2003031752 A JP 2003031752A JP 2001210837 A JP2001210837 A JP 2001210837A JP 2001210837 A JP2001210837 A JP 2001210837A JP 2003031752 A JP2003031752 A JP 2003031752A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead
- pad portion
- lead frame
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の実装基板への取付け高さをより
低くすることができるリードフレーム、それを用いた半
導体装置、およびその製造方法を提供する。 【解決手段】 リードフレーム２のダイパッド部２１の
半導体チップの搭載面２１ａが、リード部２４の上面部
よりも低く、かつダイパッド部２１の周縁部上面２１ｂ
よりも低くなるように、そして、ダイパッド部２１の下
部は、リード部２４の下部と略同じ高さ位置になるよう
に形成され、そのダイパッド部２１に半導体チップが搭
載されるので、実装基板への取付け高さが低減される。
低くすることができるリードフレーム、それを用いた半
導体装置、およびその製造方法を提供する。 【解決手段】 リードフレーム２のダイパッド部２１の
半導体チップの搭載面２１ａが、リード部２４の上面部
よりも低く、かつダイパッド部２１の周縁部上面２１ｂ
よりも低くなるように、そして、ダイパッド部２１の下
部は、リード部２４の下部と略同じ高さ位置になるよう
に形成され、そのダイパッド部２１に半導体チップが搭
載されるので、実装基板への取付け高さが低減される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に使用
されるリードフレーム、それを使用した半導体装置、お
よびその製造方法に関する。
されるリードフレーム、それを使用した半導体装置、お
よびその製造方法に関する。
【０００２】
【従来の技術】デジタルビデオカメラ、デジタル携帯電
話、あるいはノートパソコンなど、携帯用電子機器の小
型化、薄型化、軽量化に対する要求は強くなる一方であ
り、これに応えるために近年のＶＬＳＩなどの半導体装
置においては、３年で７割の縮小化を実現してきた一方
で、実装基板上の部品実装密度をいかに向上させるかが
重要な課題として研究および開発がなされてきた。
話、あるいはノートパソコンなど、携帯用電子機器の小
型化、薄型化、軽量化に対する要求は強くなる一方であ
り、これに応えるために近年のＶＬＳＩなどの半導体装
置においては、３年で７割の縮小化を実現してきた一方
で、実装基板上の部品実装密度をいかに向上させるかが
重要な課題として研究および開発がなされてきた。
【０００３】従来、半導体装置のパッケージ形態として
は、ＤＩＰ（Dual Inline Package）あるいはＰＧＡ（P
in Grid Array）などのプリント基板に設けられたスル
ーホールにリード線を挿入して実装するリード挿入型
（ＴＨＤ：Through Hall Mounte Device）やＱＦＰ（Qu
ad Flat Packag）あるいはＴＣＰ（Tape Carrier packa
ge）リード端子を基板の表面にハンダづけして実装する
表面実装型（ＳＭＤ：Surface Mount Device）が用いら
れてきた。
は、ＤＩＰ（Dual Inline Package）あるいはＰＧＡ（P
in Grid Array）などのプリント基板に設けられたスル
ーホールにリード線を挿入して実装するリード挿入型
（ＴＨＤ：Through Hall Mounte Device）やＱＦＰ（Qu
ad Flat Packag）あるいはＴＣＰ（Tape Carrier packa
ge）リード端子を基板の表面にハンダづけして実装する
表面実装型（ＳＭＤ：Surface Mount Device）が用いら
れてきた。
【０００４】図５に、従来の半導体パッケージの断面図
の一例を示す。
の一例を示す。
【０００５】従来の半導体パッケージ（半導体装置とも
言う）では、図５に示すように、半導体チップ１がリー
ドフレーム２のダイパッド部２１上に接着され、半導体
チップ１に形成された不図示のパッドと、それに対応す
るリードフレーム２のインナーリード部２２とが金線な
どからなるボンディングワイヤ４により電気的に接続さ
れ、半導体チップ１とインナーリード部２２とボンディ
ングワイヤ４とが封止樹脂３により封止されている。そ
して、上記半導体パッケージのアウターリード部２３
が、それに対応する実装基板６上に形成された電極に、
実装はんだ５を介して電気的に接続されることで、半導
体パッケージが実装基板６に実装される。上述のように
リードフレーム２のアウターリード部２３が縦にＳ字形
状になっている半導体パッケージは、一般にガルウィン
グ型半導体パッケージと呼ばれている。
言う）では、図５に示すように、半導体チップ１がリー
ドフレーム２のダイパッド部２１上に接着され、半導体
チップ１に形成された不図示のパッドと、それに対応す
るリードフレーム２のインナーリード部２２とが金線な
どからなるボンディングワイヤ４により電気的に接続さ
れ、半導体チップ１とインナーリード部２２とボンディ
ングワイヤ４とが封止樹脂３により封止されている。そ
して、上記半導体パッケージのアウターリード部２３
が、それに対応する実装基板６上に形成された電極に、
実装はんだ５を介して電気的に接続されることで、半導
体パッケージが実装基板６に実装される。上述のように
リードフレーム２のアウターリード部２３が縦にＳ字形
状になっている半導体パッケージは、一般にガルウィン
グ型半導体パッケージと呼ばれている。
【０００６】上述したガルウィング型半導体パッケージ
のアウターリード部２３の下面から封止樹脂３の上面ま
での長さを、実装の取付け高さａとする。
のアウターリード部２３の下面から封止樹脂３の上面ま
での長さを、実装の取付け高さａとする。
【０００７】しかし、図５の半導体パッケージでは、ダ
イパッド下面に形成された封止樹脂３の厚みにより実装
基板６への取付け高さａが高くなり、上述した半導体パ
ッケージ１００を用いた最終デバイスが厚くなるという
問題がある。
イパッド下面に形成された封止樹脂３の厚みにより実装
基板６への取付け高さａが高くなり、上述した半導体パ
ッケージ１００を用いた最終デバイスが厚くなるという
問題がある。
【０００８】
【発明が解決しようとする課題】図６は、片面樹脂封止
型の半導体パッケージを示す図である。近年、図６に示
すように、ダイパッド部２１の下部の封止樹脂３を取り
除いた片面樹脂封止型の半導体パッケージが知られてい
る。この半導体パッケージは、アウターリード部がほど
んどなく、リード部２４が少しだけ封止樹脂３から突出
している形状から、ノンリード型半導体パッケージと呼
ばれている。上述の半導体パッケージは、ダイパッド部
２１の上部にのみ封止樹脂３が形成されていることか
ら、この半導体パッケージを実装基板６へ実装した際の
取付け高さａが低減し薄型になった。
型の半導体パッケージを示す図である。近年、図６に示
すように、ダイパッド部２１の下部の封止樹脂３を取り
除いた片面樹脂封止型の半導体パッケージが知られてい
る。この半導体パッケージは、アウターリード部がほど
んどなく、リード部２４が少しだけ封止樹脂３から突出
している形状から、ノンリード型半導体パッケージと呼
ばれている。上述の半導体パッケージは、ダイパッド部
２１の上部にのみ封止樹脂３が形成されていることか
ら、この半導体パッケージを実装基板６へ実装した際の
取付け高さａが低減し薄型になった。
【０００９】しかし、現在，半導体パッケージの薄型化
に対する要求は、ますます強くなってきており、さらな
る薄型の半導体パッケージが求められている。
に対する要求は、ますます強くなってきており、さらな
る薄型の半導体パッケージが求められている。
【００１０】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、半導体装置の実装基板への取付
け高さをより低くすることができるリードフレーム、そ
れを用いた半導体装置、およびその製造方法を提供する
ことである。
のであり、その目的は、半導体装置の実装基板への取付
け高さをより低くすることができるリードフレーム、そ
れを用いた半導体装置、およびその製造方法を提供する
ことである。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のリードフレームは、主面に電子素子を搭載
するためのダイパッド部と、当該ダイパッド部の周縁部
から外方に延在するリード部とを備え、前記リード部と
前記ダイパッド部は、下部同士が略同じ高さ位置となる
ように配置されたリードフレームであって、前記ダイパ
ッド部の前記電子素子の搭載面が、少なくとも前記リー
ド部の上面部より低くなるように形成されている。
め、本発明のリードフレームは、主面に電子素子を搭載
するためのダイパッド部と、当該ダイパッド部の周縁部
から外方に延在するリード部とを備え、前記リード部と
前記ダイパッド部は、下部同士が略同じ高さ位置となる
ように配置されたリードフレームであって、前記ダイパ
ッド部の前記電子素子の搭載面が、少なくとも前記リー
ド部の上面部より低くなるように形成されている。
【００１２】好適には、前記ダイパッド部の前記電子素
子の搭載面が、少なくとも前記リード部の上面部より低
く、かつ前記ダイパッド部の周縁部の上面よりも低くな
るように形成されている。
子の搭載面が、少なくとも前記リード部の上面部より低
く、かつ前記ダイパッド部の周縁部の上面よりも低くな
るように形成されている。
【００１３】また、好適には、前記ダイパッド部の下面
は、凸形状に形成されている。
は、凸形状に形成されている。
【００１４】上記本発明のリードフレームでは、電子素
子の搭載面がダイパッド部の周縁部の上面部よりも低く
形成され、その搭載面に電子素子が搭載されるために、
電子素子の取付け高さが低くなる。たとえば、上記のリ
ードフレームを用いて、ダイパッド部の上面を封止樹脂
で封止して半導体パッケージを形成した場合には、実装
基板への取付け高さが低くなる。また、ダイパッド部の
下面が凸形状に生成されていることから、ダイパッド部
の周りに形成された封止樹脂がダイパッド部を支えるた
めに、ダイパッド部を下方向に抜け落ちることを防止す
る。
子の搭載面がダイパッド部の周縁部の上面部よりも低く
形成され、その搭載面に電子素子が搭載されるために、
電子素子の取付け高さが低くなる。たとえば、上記のリ
ードフレームを用いて、ダイパッド部の上面を封止樹脂
で封止して半導体パッケージを形成した場合には、実装
基板への取付け高さが低くなる。また、ダイパッド部の
下面が凸形状に生成されていることから、ダイパッド部
の周りに形成された封止樹脂がダイパッド部を支えるた
めに、ダイパッド部を下方向に抜け落ちることを防止す
る。
【００１５】さらに、上記の目的を達成するため、本発
明の半導体装置は、電子素子と、主面に前記電子素子を
搭載するためのダイパッド部と当該ダイパッド部の周縁
部から外方に延在するリード部とを備え前記リード部と
前記ダイパッド部は、下部同士が略同じ高さ位置となる
ように配置されたリードフレームとを有する半導体装置
であって、前記リードフレームは、前記ダイパッド部の
前記電子素子の搭載面が、少なくとも前記リード部の上
面部より低くなるように形成されている。
明の半導体装置は、電子素子と、主面に前記電子素子を
搭載するためのダイパッド部と当該ダイパッド部の周縁
部から外方に延在するリード部とを備え前記リード部と
前記ダイパッド部は、下部同士が略同じ高さ位置となる
ように配置されたリードフレームとを有する半導体装置
であって、前記リードフレームは、前記ダイパッド部の
前記電子素子の搭載面が、少なくとも前記リード部の上
面部より低くなるように形成されている。
【００１６】好適には、前記ダイパッド部の前記電子素
子の搭載面が、少なくとも前記リード部の上面部より低
く、かつ前記ダイパッド部の周縁部の上面よりも低くな
るように形成されている。
子の搭載面が、少なくとも前記リード部の上面部より低
く、かつ前記ダイパッド部の周縁部の上面よりも低くな
るように形成されている。
【００１７】また、好適には、前記ダイパッド部の下面
は、凸形状に形成されている。
は、凸形状に形成されている。
【００１８】また、好適には、前記ダイパッド部、前記
電子素子、少なくとも前記リード部の端子の一部が封止
樹脂で封止されている。
電子素子、少なくとも前記リード部の端子の一部が封止
樹脂で封止されている。
【００１９】上記本発明の半導体装置によれば、たとえ
ば、リードフレームのダイパッド部の電子素子の搭載面
が、少なくともリード部の上面部より低くなるように、
かつ前記リード部とダイパッド部は、下部同士が略同じ
高さ位置となるように配置され、ダイパッド部の下面
は、凸形状に形成されている。
ば、リードフレームのダイパッド部の電子素子の搭載面
が、少なくともリード部の上面部より低くなるように、
かつ前記リード部とダイパッド部は、下部同士が略同じ
高さ位置となるように配置され、ダイパッド部の下面
は、凸形状に形成されている。
【００２０】そして、上記の半導体装置では、ダイパッ
ド部の上面を電子素子を含めて封止樹脂で封止しダイパ
ッド部の下面には封止樹脂がないことから、従来に比べ
て基板に半導体装置を取付ける際の取付け高さが低くな
る。さらに電子素子の搭載面がダイパッド部の周縁部の
上面よりも低く形成され、その搭載面に電子素子が搭載
されるために、さらに電子素子の取付け高さが低く形成
される。また、ダイパッド部の下面が凸形状に生成され
ていることから、その周りに形成されている封止樹脂が
ダイパッド部を支えるために、ダイパッド部を下方向に
抜け落ちることを防止する。
ド部の上面を電子素子を含めて封止樹脂で封止しダイパ
ッド部の下面には封止樹脂がないことから、従来に比べ
て基板に半導体装置を取付ける際の取付け高さが低くな
る。さらに電子素子の搭載面がダイパッド部の周縁部の
上面よりも低く形成され、その搭載面に電子素子が搭載
されるために、さらに電子素子の取付け高さが低く形成
される。また、ダイパッド部の下面が凸形状に生成され
ていることから、その周りに形成されている封止樹脂が
ダイパッド部を支えるために、ダイパッド部を下方向に
抜け落ちることを防止する。
【００２１】さらに、上記の目的を達成するため、本発
明の半導体装置の製造方法は、リードフレームのダイパ
ッド部の電子素子の搭載領域に、当該ダイパッド部の周
縁部から外方に延在するリード部の上面よりも低く、か
つ前記ダイパッド部の周縁部の上面よりも低い位置に前
記電子素子の搭載面が位置するような溝部を形成する溝
部形成工程と、前記リードフレームの前記溝部に前記電
子素子を搭載する工程と、前記電子素子と前記リードフ
レームのリード部を接続用リード線で電気的に接続する
工程と、前記ダイパッド部、前記電子素子、前記接続用
リード線、および前記リードフレームのリード部の少な
くとも一部を封止樹脂により封止する工程とを有する。
明の半導体装置の製造方法は、リードフレームのダイパ
ッド部の電子素子の搭載領域に、当該ダイパッド部の周
縁部から外方に延在するリード部の上面よりも低く、か
つ前記ダイパッド部の周縁部の上面よりも低い位置に前
記電子素子の搭載面が位置するような溝部を形成する溝
部形成工程と、前記リードフレームの前記溝部に前記電
子素子を搭載する工程と、前記電子素子と前記リードフ
レームのリード部を接続用リード線で電気的に接続する
工程と、前記ダイパッド部、前記電子素子、前記接続用
リード線、および前記リードフレームのリード部の少な
くとも一部を封止樹脂により封止する工程とを有する。
【００２２】好適には、前記溝部形成工程は、前記リー
ドフレームのダイパッド部の前記電子素子が搭載される
搭載領域にスリットを形成し、前記搭載領域にスタンピ
ングにより、前記溝部を形成する。
ドフレームのダイパッド部の前記電子素子が搭載される
搭載領域にスリットを形成し、前記搭載領域にスタンピ
ングにより、前記溝部を形成する。
【００２３】また、好適には、前記溝部形成工程は、前
記リードフレームのダイパッド部の表面の少なくとも中
央領域で前記電子素子が搭載される搭載領域をハーフエ
ッチング法により、前記溝部を形成する。
記リードフレームのダイパッド部の表面の少なくとも中
央領域で前記電子素子が搭載される搭載領域をハーフエ
ッチング法により、前記溝部を形成する。
【００２４】上記本発明の半導体装置の製造方法によれ
ば、たとえば、リードフレームのダイパッド部の電子素
子の搭載領域にリード部の上面よりも低く、かつダイパ
ッド部の周縁部の上面よりも低い位置に前記電子素子の
搭載面が位置するような溝部を、たとえば、ハーフエッ
チング法により形成する。または、あらかじめ、ダイパ
ッド部の電子素子の搭載領域にスリットを形成してお
き、ダイパッド部を金型に押し込みスタンピングするこ
とにより、溝部を形成してもよい。そして、形成した溝
部に電子素子を搭載し、電子素子とリードフレームのリ
ード部を接続用リード線で電気的に接続し、ダイパッド
部の上部、電子素子、接続用リード線、およびリードフ
レームを封止樹脂により封止して、片面樹脂封止型半導
体装置を形成する。
ば、たとえば、リードフレームのダイパッド部の電子素
子の搭載領域にリード部の上面よりも低く、かつダイパ
ッド部の周縁部の上面よりも低い位置に前記電子素子の
搭載面が位置するような溝部を、たとえば、ハーフエッ
チング法により形成する。または、あらかじめ、ダイパ
ッド部の電子素子の搭載領域にスリットを形成してお
き、ダイパッド部を金型に押し込みスタンピングするこ
とにより、溝部を形成してもよい。そして、形成した溝
部に電子素子を搭載し、電子素子とリードフレームのリ
ード部を接続用リード線で電気的に接続し、ダイパッド
部の上部、電子素子、接続用リード線、およびリードフ
レームを封止樹脂により封止して、片面樹脂封止型半導
体装置を形成する。
【００２５】
【発明の実施の形態】以下に、本発明のリードフレーム
および半導体装置の一実施の形態について、図面を参照
して説明する。
および半導体装置の一実施の形態について、図面を参照
して説明する。
【００２６】図１（ａ）は、本発明に係る一実施の形態
のリードフレームの構造を示す平面図である。
のリードフレームの構造を示す平面図である。
【００２７】本実施の形態に係るリードフレーム２は、
図１（ａ）に示すように、半導体チップ１が搭載される
ダイパッド部２１が四方からステー部２１ｃで支えられ
ている。そして、ダイパッド部２１の周縁部から外方
に、例えば、くの字型の形状をした複数個のリード部２
４が形成されている。
図１（ａ）に示すように、半導体チップ１が搭載される
ダイパッド部２１が四方からステー部２１ｃで支えられ
ている。そして、ダイパッド部２１の周縁部から外方
に、例えば、くの字型の形状をした複数個のリード部２
４が形成されている。
【００２８】図１（ｂ）は、図１（ａ）のリードフレー
ム２のＡ−Ａ’線の断面図である。ダイパッド部２１の
主面である上面には、図１（ｂ）に示すように、半導体
チップ１の搭載面２１ａが凹状に形成されている。
ム２のＡ−Ａ’線の断面図である。ダイパッド部２１の
主面である上面には、図１（ｂ）に示すように、半導体
チップ１の搭載面２１ａが凹状に形成されている。
【００２９】たとえば、具体的には、その半導体チップ
１の搭載面２１ａは、リード部２４の上面部よりも低
く、かつダイパッド部２１の周縁部の上面よりも低くな
るように形成されている。また、ダイパッド部２１の下
部とリード部２４の下部が同じ高さ位置になるように配
置されている。また、ダイパッド部２１の下面は、凸状
に形成されている。
１の搭載面２１ａは、リード部２４の上面部よりも低
く、かつダイパッド部２１の周縁部の上面よりも低くな
るように形成されている。また、ダイパッド部２１の下
部とリード部２４の下部が同じ高さ位置になるように配
置されている。また、ダイパッド部２１の下面は、凸状
に形成されている。
【００３０】図２は、図１のリードフレーム２を用いた
半導体装置１００の断面図である。
半導体装置１００の断面図である。
【００３１】半導体チップ１が上述したリードフレーム
２のダイパッド部２１上に搭載され、半導体チップ１の
上面に形成された不図示のパッドと、それに対応するリ
ードフレーム２のリード部２４とが金線などからなるボ
ンディングワイヤ４により電気的に接続され、半導体チ
ップ１とリード部２４とボンディングワイヤ４とが封止
樹脂３により封止されている。上述したようにダイパッ
ド部２１の上部のみが封止されている。
２のダイパッド部２１上に搭載され、半導体チップ１の
上面に形成された不図示のパッドと、それに対応するリ
ードフレーム２のリード部２４とが金線などからなるボ
ンディングワイヤ４により電気的に接続され、半導体チ
ップ１とリード部２４とボンディングワイヤ４とが封止
樹脂３により封止されている。上述したようにダイパッ
ド部２１の上部のみが封止されている。
【００３２】そして、上記半導体装置１００のリード部
２４が、それに対応する実装基板６上に形成された電極
に、実装はんだ５を介して電気的に接続されることで、
半導体装置１００が実装基板６に実装される。
２４が、それに対応する実装基板６上に形成された電極
に、実装はんだ５を介して電気的に接続されることで、
半導体装置１００が実装基板６に実装される。
【００３３】上記の本実施の形態の係るリードフレーム
２を用いた半導体装置１００では、ダイパッド部２１の
上面のみが封止樹脂３により封止されているために、た
とえば、従来のガルウィング型の半導体装置よりも実装
基板６への取付け高さが低減される。さらに、本実施の
形態のリードフレーム２のダイパッド部２１のチップ搭
載面２１ａが、リード部２４の上面部よりも低く、かつ
ダイパッド部２１の周縁部の上面よりも低くなるよう
に、またダイパッド部２１の下部は、リード部２４の下
部と同じ高さ位置になるように形成され、そのダイパッ
ド部２１に半導体チップ１が搭載されているので、より
実装基板６への取付け高さが低減される。
２を用いた半導体装置１００では、ダイパッド部２１の
上面のみが封止樹脂３により封止されているために、た
とえば、従来のガルウィング型の半導体装置よりも実装
基板６への取付け高さが低減される。さらに、本実施の
形態のリードフレーム２のダイパッド部２１のチップ搭
載面２１ａが、リード部２４の上面部よりも低く、かつ
ダイパッド部２１の周縁部の上面よりも低くなるよう
に、またダイパッド部２１の下部は、リード部２４の下
部と同じ高さ位置になるように形成され、そのダイパッ
ド部２１に半導体チップ１が搭載されているので、より
実装基板６への取付け高さが低減される。
【００３４】また、ダイパッド部２１の下面は、凸状の
形状に形成されていることにより、ダイパッド部２１の
周りに形成された封止樹脂３がダイパッド部２１を支え
ることにより、ダイパッド部２１を下方向に抜け落ちる
ことを防止する。
形状に形成されていることにより、ダイパッド部２１の
周りに形成された封止樹脂３がダイパッド部２１を支え
ることにより、ダイパッド部２１を下方向に抜け落ちる
ことを防止する。
【００３５】次に、上記の実施の形態の半導体装置１０
０のリードフレーム２の、ハーフエッチング法による製
造方法について、図３を用いて説明する。
０のリードフレーム２の、ハーフエッチング法による製
造方法について、図３を用いて説明する。
【００３６】まず、図３（ａ）に示すように、リードフ
レーム２となる母材２Ｂに、リードフレーム２のダイパ
ッド部２１およびリード部２４の形状がパターニングさ
れたレジストＲを塗布する。
レーム２となる母材２Ｂに、リードフレーム２のダイパ
ッド部２１およびリード部２４の形状がパターニングさ
れたレジストＲを塗布する。
【００３７】そして、図３（ｂ）に示すように、エッチ
ング液をシャワー状に母材２Ｂの両面から塗布し、レジ
ストＲのパターンに応じて、レジストＲが塗布されてい
ない領域の母材２Ｂにエッチングを行う。その際、母材
２Ｂの片面にレジストＲが塗布されている領域、たとえ
ば、半導体チップ１の搭載面２１ａとなる母材２Ｂの中
央部においては約半分の厚さになるように、またレジス
トＲが母材２Ｂの両面に塗布されていない領域において
は全て浸食するように、エッチング液をシャワー状に塗
布する圧力および時間を調節してエッチングを行う。
ング液をシャワー状に母材２Ｂの両面から塗布し、レジ
ストＲのパターンに応じて、レジストＲが塗布されてい
ない領域の母材２Ｂにエッチングを行う。その際、母材
２Ｂの片面にレジストＲが塗布されている領域、たとえ
ば、半導体チップ１の搭載面２１ａとなる母材２Ｂの中
央部においては約半分の厚さになるように、またレジス
トＲが母材２Ｂの両面に塗布されていない領域において
は全て浸食するように、エッチング液をシャワー状に塗
布する圧力および時間を調節してエッチングを行う。
【００３８】そして、図３（ｃ）に示すように、レジス
トＲを除去して、所望のリードフレーム２が形成され
る。以上がハーフエッチング法によるリードフレーム２
の製造方法である。
トＲを除去して、所望のリードフレーム２が形成され
る。以上がハーフエッチング法によるリードフレーム２
の製造方法である。
【００３９】また、リードフレーム２の半導体チップ１
の搭載面の製造方法は、スタンピングにより製造しても
よい。具体的には、たとえば、上述のエッチング法によ
り、ダイパッド部２１に半導体チップ１の搭載面２１ａ
以外のリードフレーム２を形成しておく。
の搭載面の製造方法は、スタンピングにより製造しても
よい。具体的には、たとえば、上述のエッチング法によ
り、ダイパッド部２１に半導体チップ１の搭載面２１ａ
以外のリードフレーム２を形成しておく。
【００４０】そして、図４に示すように、ダイパッド部
２１の半導体チップ１の搭載面に、たとえば、グライン
ダ等でスリット２１ｓを形成する。
２１の半導体チップ１の搭載面に、たとえば、グライン
ダ等でスリット２１ｓを形成する。
【００４１】そして、たとえば、リードフレーム２を、
ダイパッド部２１に上述した半導体チップ１の搭載面２
１ａの形状をした金型でスタンピング（プレス）して、
図１のようなリードフレーム２を形成する。この際、ダ
イパッド部２１のスリット２１ｓがスタンピングにより
埋まり、幅の薄い搭載面２１ａが形成される。スリット
２１ｓは、母材２Ｂの他の領域の不要な変形を防ぐため
の逃げ場として働く。
ダイパッド部２１に上述した半導体チップ１の搭載面２
１ａの形状をした金型でスタンピング（プレス）して、
図１のようなリードフレーム２を形成する。この際、ダ
イパッド部２１のスリット２１ｓがスタンピングにより
埋まり、幅の薄い搭載面２１ａが形成される。スリット
２１ｓは、母材２Ｂの他の領域の不要な変形を防ぐため
の逃げ場として働く。
【００４２】以上が、スタンピングによるリードフレー
ム２の製造方法である。
ム２の製造方法である。
【００４３】次に、上述したリードフレーム２を用いた
半導体装置１００の製造方法を説明する。
半導体装置１００の製造方法を説明する。
【００４４】上述したリードフレーム２上に半導体チッ
プ１を搭載する。
プ１を搭載する。
【００４５】そして、半導体チップ１の不図示のパッド
と、それに対応するリードフレーム２のリード部２４を
金線などからなるボンディングワイヤ４で電気的に接続
する。
と、それに対応するリードフレーム２のリード部２４を
金線などからなるボンディングワイヤ４で電気的に接続
する。
【００４６】そして、ダイパッド部２１の上部の半導体
チップ１、ボンディングワイヤ４、およびリード部２４
の一部を封止樹脂３により封止する。そして、半導体装
置１００が形成される。
チップ１、ボンディングワイヤ４、およびリード部２４
の一部を封止樹脂３により封止する。そして、半導体装
置１００が形成される。
【００４７】上述のように形成された半導体装置１００
は、実装基板６に実装ハンダ５を介して実装されること
となる。
は、実装基板６に実装ハンダ５を介して実装されること
となる。
【００４８】上記の本実施の形態に係る半導体装置１０
０の製造方法によれば、リードフレーム２のダイパッド
部２１に、半導体チップ１の搭載面２１ａを、ハーフエ
ッチング法、またはスタンピングにより形成することが
でき、そのリードフレーム２を用いて半導体装置１００
を製造することができる。
０の製造方法によれば、リードフレーム２のダイパッド
部２１に、半導体チップ１の搭載面２１ａを、ハーフエ
ッチング法、またはスタンピングにより形成することが
でき、そのリードフレーム２を用いて半導体装置１００
を製造することができる。
【００４９】なお、本発明は本実施の形態に限られるも
のではなく、発明の技術的思想に基づいて任意好適な種
々の改変が可能である。たとえば、スリット２１ｓの形
状は本実施の形態に限られるものではない。また、スタ
ンピングによりスリット２１ｓが埋まらなくてもよい。
たとえば、スタンピングの押圧により溝を形成する際の
母材２Ｂの逃げ場があればよい。
のではなく、発明の技術的思想に基づいて任意好適な種
々の改変が可能である。たとえば、スリット２１ｓの形
状は本実施の形態に限られるものではない。また、スタ
ンピングによりスリット２１ｓが埋まらなくてもよい。
たとえば、スタンピングの押圧により溝を形成する際の
母材２Ｂの逃げ場があればよい。
【００５０】
【発明の効果】本発明によれば、半導体装置の実装基板
への取付け高さをより低くすることができるリードフレ
ーム、それを用いた半導体装置、およびその製造方法を
実現することができる。
への取付け高さをより低くすることができるリードフレ
ーム、それを用いた半導体装置、およびその製造方法を
実現することができる。
【図１】図１（ａ）は、本発明に係るリードフレームの
構造を示した平面図であり、図１（ｂ）は、図１（ａ）
のＡ−Ａ’線における断面図である。
構造を示した平面図であり、図１（ｂ）は、図１（ａ）
のＡ−Ａ’線における断面図である。
【図２】本発明に係る半導体装置の断面を示す図であ
る。
る。
【図３】本発明に係るリードフレームの製造方法を説明
するための図である。
するための図である。
【図４】本発明に係るリードフレームの半導体チップの
搭載部をスタンピングにより形成する際に、あらかじめ
設けたスリットを説明する図である。
搭載部をスタンピングにより形成する際に、あらかじめ
設けたスリットを説明する図である。
【図５】従来のガルウィング型の半導体パッケージの断
面図である。
面図である。
【図６】従来のノンリード型の半導体パッケージの断面
図である。
図である。
１…半導体チップ、２…リードフレーム、３…封止樹
脂、４…ボンディングワイヤ、２１…ダイパッド部、２
１ａ…半導体チップ搭載面、２１ｃ…ステー部、２１ｓ
…スリット、２２…インナーリード部、２３…アウター
リード部、２４…リード部、１００…半導体パッケー
ジ。
脂、４…ボンディングワイヤ、２１…ダイパッド部、２
１ａ…半導体チップ搭載面、２１ｃ…ステー部、２１ｓ
…スリット、２２…インナーリード部、２３…アウター
リード部、２４…リード部、１００…半導体パッケー
ジ。
Claims (10)
- 【請求項１】主面に電子素子を搭載するためのダイパッ
ド部と、当該ダイパッド部の周縁部から外方に延在する
リード部とを備え、前記リード部と前記ダイパッド部
は、下部同士が略同じ高さ位置となるように配置された
リードフレームであって、 前記ダイパッド部の前記電子素子の搭載面が、少なくと
も前記リード部の上面部より低くなるように形成されて
いるリードフレーム。 - 【請求項２】前記ダイパッド部の前記電子素子の搭載面
が、少なくとも前記リード部の上面部より低く、かつ前
記ダイパッド部の周縁部の上面よりも低くなるように形
成されている請求項１に記載のリードフレーム。 - 【請求項３】前記ダイパッド部の下面は、凸形状に形成
されている請求項１に記載のリードフレーム。 - 【請求項４】電子素子と、主面に前記電子素子を搭載す
るためのダイパッド部と当該ダイパッド部の周縁部から
外方に延在するリード部とを備え前記リード部と前記ダ
イパッド部は、下部同士が略同じ高さ位置となるように
配置されたリードフレームとを有する半導体装置であっ
て、 前記リードフレームは、前記ダイパッド部の前記電子素
子の搭載面が、少なくとも前記リード部の上面部より低
くなるように形成されている半導体装置。 - 【請求項５】前記ダイパッド部の前記電子素子の搭載面
が、少なくとも前記リード部の上面部より低く、かつ前
記ダイパッド部の周縁部の上面よりも低くなるように形
成されている請求項４に記載の半導体装置。 - 【請求項６】前記ダイパッド部の下面は、凸形状に形成
されている請求項４に記載の半導体装置。 - 【請求項７】前記ダイパッド部、前記電子素子、少なく
とも前記リード部の端子の一部が封止樹脂で封止されて
いる請求項４に記載の半導体装置。 - 【請求項８】リードフレームのダイパッド部の電子素子
の搭載領域に、当該ダイパッド部の周縁部から外方に延
在するリード部の上面よりも低く、かつ前記ダイパッド
部の周縁部の上面よりも低い位置に前記電子素子の下面
が位置するような溝部を形成する溝部形成工程と、 前記リードフレームの前記溝部に前記電子素子を搭載す
る工程と、 前記電子素子と前記リードフレームのリード部を接続用
リード線で電気的に接続する工程と、 前記ダイパッド部、前記電子素子、前記接続用リード
線、および前記リードフレームのリード部の少なくとも
一部を封止樹脂により封止する工程とを有する半導体装
置の製造方法。 - 【請求項９】前記溝部形成工程は、前記リードフレーム
のダイパッド部の前記電子素子の搭載領域にスリットを
形成し、前記搭載領域にスタンピングにより、前記溝部
を形成する請求項８に記載の半導体装置の製造方法。 - 【請求項１０】前記溝部形成工程は、前記リードフレー
ムのダイパッド部の前記電子素子の搭載領域をハーフエ
ッチング法により、前記溝部を形成する請求項８に記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001210837A JP2003031752A (ja) | 2001-07-11 | 2001-07-11 | リードフレーム、半導体装置、およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001210837A JP2003031752A (ja) | 2001-07-11 | 2001-07-11 | リードフレーム、半導体装置、およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003031752A true JP2003031752A (ja) | 2003-01-31 |
Family
ID=19046246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001210837A Pending JP2003031752A (ja) | 2001-07-11 | 2001-07-11 | リードフレーム、半導体装置、およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003031752A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008005087A (ja) * | 2006-06-21 | 2008-01-10 | Epson Toyocom Corp | 圧電発振器 |
| CN112825313A (zh) * | 2019-11-21 | 2021-05-21 | 顺德工业股份有限公司 | 导线架料片 |
| JP2021082815A (ja) * | 2019-11-21 | 2021-05-27 | 順▲徳▼工業股▲分▼有限公司 | リードフレームストリップ |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255260A (ja) * | 1988-04-04 | 1989-10-12 | Nec Corp | リードフレームの構造 |
| JPH02170584A (ja) * | 1988-12-23 | 1990-07-02 | Asahi Chem Ind Co Ltd | 磁電変換素子およびその製造方法 |
| JPH0521480A (ja) * | 1991-07-12 | 1993-01-29 | Dainippon Printing Co Ltd | リードフレーム |
| JPH10200027A (ja) * | 1997-01-09 | 1998-07-31 | Mitsubishi Electric Corp | 配線部材およびこれを有するリードフレーム |
| JP2000068439A (ja) * | 1998-08-24 | 2000-03-03 | Goto Seisakusho:Kk | 樹脂封止型半導体装置 |
| JP2000101010A (ja) * | 1998-09-24 | 2000-04-07 | Nec Corp | リードフレームとその製造方法 |
| JP2000124396A (ja) * | 1998-10-16 | 2000-04-28 | Mitsui High Tec Inc | 半導体装置 |
| JP2001015667A (ja) * | 1999-06-28 | 2001-01-19 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
| JP2001077278A (ja) * | 1999-10-15 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド |
-
2001
- 2001-07-11 JP JP2001210837A patent/JP2003031752A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255260A (ja) * | 1988-04-04 | 1989-10-12 | Nec Corp | リードフレームの構造 |
| JPH02170584A (ja) * | 1988-12-23 | 1990-07-02 | Asahi Chem Ind Co Ltd | 磁電変換素子およびその製造方法 |
| JPH0521480A (ja) * | 1991-07-12 | 1993-01-29 | Dainippon Printing Co Ltd | リードフレーム |
| JPH10200027A (ja) * | 1997-01-09 | 1998-07-31 | Mitsubishi Electric Corp | 配線部材およびこれを有するリードフレーム |
| JP2000068439A (ja) * | 1998-08-24 | 2000-03-03 | Goto Seisakusho:Kk | 樹脂封止型半導体装置 |
| JP2000101010A (ja) * | 1998-09-24 | 2000-04-07 | Nec Corp | リードフレームとその製造方法 |
| JP2000124396A (ja) * | 1998-10-16 | 2000-04-28 | Mitsui High Tec Inc | 半導体装置 |
| JP2001015667A (ja) * | 1999-06-28 | 2001-01-19 | Matsushita Electronics Industry Corp | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |
| JP2001077278A (ja) * | 1999-10-15 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008005087A (ja) * | 2006-06-21 | 2008-01-10 | Epson Toyocom Corp | 圧電発振器 |
| CN112825313A (zh) * | 2019-11-21 | 2021-05-21 | 顺德工业股份有限公司 | 导线架料片 |
| JP2021082815A (ja) * | 2019-11-21 | 2021-05-27 | 順▲徳▼工業股▲分▼有限公司 | リードフレームストリップ |
| JP7397783B2 (ja) | 2019-11-21 | 2023-12-13 | 順▲徳▼工業股▲分▼有限公司 | リードフレームストリップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8178955B2 (en) | Semiconductor device | |
| US7781264B2 (en) | Method for fabricating flip-chip semiconductor package with lead frame as chip carrier | |
| KR100277438B1 (ko) | 멀티칩패키지 | |
| JP4917112B2 (ja) | 半導体装置 | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US7419855B1 (en) | Apparatus and method for miniature semiconductor packages | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| US6677662B1 (en) | Clamp and heat block assembly for wire bonding a semiconductor package assembly | |
| JP3458057B2 (ja) | 樹脂封止型半導体装置 | |
| JP2003197846A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP2003031752A (ja) | リードフレーム、半導体装置、およびその製造方法 | |
| JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
| JP3424184B2 (ja) | 樹脂封止型半導体装置 | |
| KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
| JP3275787B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3195515B2 (ja) | 半導体装置及びその製造方法 | |
| JP3499655B2 (ja) | 半導体装置 | |
| KR20040013736A (ko) | 반도체 패키지 제조방법 | |
| JP2004006751A (ja) | 半導体装置 | |
| JP2004200719A (ja) | 半導体装置 | |
| KR20010008664A (ko) | 빔 리드를 이용한 와이어 본딩 방식의 칩 스케일 패키지 및 그제조방법 | |
| JP2001168260A (ja) | 半導体装置およびその製造方法 | |
| JPH0669378A (ja) | 樹脂封止型半導体装置 | |
| JPH09213866A (ja) | 樹脂封止型半導体装置およびその製造に用いられるリードフレームおよび半導体チップ | |
| JP2001110974A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110215 |