JP2001168260A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001168260A
JP2001168260A JP34456299A JP34456299A JP2001168260A JP 2001168260 A JP2001168260 A JP 2001168260A JP 34456299 A JP34456299 A JP 34456299A JP 34456299 A JP34456299 A JP 34456299A JP 2001168260 A JP2001168260 A JP 2001168260A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
wire
supporting portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34456299A
Other languages
English (en)
Inventor
Takao Yoshimura
孝夫 吉村
Tsuguhiko Hirano
次彦 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP34456299A priority Critical patent/JP2001168260A/ja
Publication of JP2001168260A publication Critical patent/JP2001168260A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 既存のワイヤボンディング設備を用いて半導
体装置の薄形化および低コスト化を図る。 【解決手段】 半導体チップ２の周囲に延在する複数の
インナリード１ｂと、半導体チップ２を支持するチップ
支持部５ａおよびこれと一体でその周囲に形成された鍔
状接合部５ｂを備え、かつ鍔状接合部５ｂが複数のイン
ナリード１ｂと接合された薄板部材５と、半導体チップ
２のパッド２ａとインナリード１ｂとを電気的に接続す
るワイヤ４と、半導体チップ２を樹脂封止して形成され
た封止部３と、複数のアウタリード１ｃとからなり、チ
ップ支持部５ａが鍔状接合部５ｂより封止部３の天面３
ａから離れて配置されていることにより、薄形の半導体
装置における千鳥パッドボンディングを可能にできると
ともに、ワイヤ４の封止部３の天面３ａからの露出を防
止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、既存のワイヤボンディング設備を用いた半
導体装置の薄形化およびチップシュリンク化に適用して
有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】特定ユーザ向けに製造されたＩＣ（Integr
ated Circuit、ＡＳＩＣともいう）には、高出力タイプ
のものが多く、高出力タイプでかつモールドタイプのＩ
Ｃの一例として、面実装形のＱＦＰ（Quad Flat Packag
e)が知られており、さらに、ＱＦＰのうち厚さ1.２ｍｍ
程度の薄形のものはＴＱＦＰ（Thin Quad Flat Packag
e) と呼ばれている。
【０００４】また、ＱＦＰやＴＱＦＰなどでは、パッケ
ージのコスト低減のためにチップシュリンク化が行われ
る。
【０００５】その際、多ピンを維持してチップシュリン
ク化を図るためには、半導体チップの表面電極である電
極パッドの狭パッドピッチ化が必要となるが、この狭パ
ッドピッチ化を実現するには、半導体チップの電極パッ
ドを一列パッド配置として実現する方法と、千鳥パッド
配置として実現する方法とがある。
【０００６】一般的に、前記一列パッド配置では、ワイ
ヤのループ高さを低く形成できるため、半導体装置の薄
形化を実現できるというメリットがあるが、ワイヤボン
ダのキャピラリの形状を変えたり、新たなボンディング
プロセスを確立する必要が生じるなどのデメリットが発
生する。一方、千鳥パッド配置では、既存のワイヤボン
ディング設備を用いてワイヤボンディングが行えるとい
うメリットがある。
【０００７】なお、薄形化を図ったＩＣパッケージ（半
導体装置）については、例えば、株式会社工業調査会、
１９９１年４月１日発行、「電子材料１９９１年４月
号」、１０９〜１１４頁に記載されている。
【０００８】
【発明が解決しようとする課題】ところが、前記した技
術の半導体装置において、コスト低減を図って、かつチ
ップシュリンク化を実現しようとすると、一列パッド配
置では、新たなワイヤボンディング設備が必要になると
いう問題が起こる。
【０００９】したがって、既存のワイヤボンディング設
備を用いてワイヤボンディングが可能な千鳥パッド配置
を適用する。
【００１０】なお、モールドタイプのＱＦＰやＴＱＦＰ
などでは、モールドの際のレジン（封止用樹脂）注入時
にレジン圧によって半導体チップを支持しているタブが
上下に移動することがある。
【００１１】これは、タブを支持しているタブ吊りリー
ドが幅細のため、レジン圧を受けた際にタブ吊りリード
が上下動するものであり、これによってタブの位置が上
方または下方に移動するものである（このタブが上下に
ずれる現象を、以降、タブシフトと呼ぶ）。
【００１２】この際、タブの位置が上方にずれると、ワ
イヤが封止部の天面から露出したり、ボイドが形成され
るという問題が発生し、一方、下方にずれると、タブが
封止部の裏面に露出したり、同様にボイドが形成される
という問題が発生する。
【００１３】なお、タブシフトは、小タブ構造（タブが
半導体チップと比べて遙に小さい構造）の場合や、ＴＱ
ＦＰなどの薄形の半導体装置において顕著に起こる。
【００１４】そこで、千鳥パッド配置を適用しようとす
ると、高ループワイヤを形成しなければならないため、
ワイヤ露出の発生率が高くなり、したがって、千鳥パッ
ド配置の薄形の半導体装置への適用は困難なことが問題
となる。
【００１５】本発明の目的は、既存のワイヤボンディン
グ設備を用いて薄形化および低コスト化を図る半導体装
置ならびにその製造方法を提供することにある。
【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１８】すなわち、本発明の半導体装置は、半導体
チップの周囲に延在する複数のインナリードと、前記半
導体チップを支持するチップ支持部およびこれと一体で
その周囲に形成された鍔状接合部を備え、前記鍔状接合
部が複数の前記インナリードと接合された薄板部材と、
前記半導体チップの前記表面電極とこれに対応する前記
インナリードとを電気的に接続するボンディング用のワ
イヤと、前記半導体チップと前記ワイヤとを樹脂封止し
て形成された封止部と、前記インナリードに連なり、前
記封止部から外部に突出した外部端子である複数のアウ
タリードとを有し、前記チップ支持部が前記鍔状接合部
より前記封止部の前記ワイヤを覆う天面から離れて配置
されているものである。
【００１９】本発明によれば、チップ支持部の周囲にこ
れと一体で形成された鍔状接合部が複数のインナリード
と接合されているため、鍔状接合部によってチップ支持
部の支持強度を向上させることができる。その結果、モ
ールド時のタブシフトを抑えることができる。
【００２０】さらに、チップ支持部が鍔状接合部より封
止部の天面から離れて配置されていることにより、半導
体チップの主面と封止部の天面との距離を長くすること
ができる。したがって、封止部における半導体チップの
主面上の厚さが増えるとともに、タブシフトを抑えるこ
とができるため、半導体チップの表面電極が千鳥パッド
配置であっても千鳥パッドボンディングを行うことがで
き、モールド時の高ループワイヤの封止部の天面からの
露出を防ぐことが可能になる。
【００２１】これにより、既存のワイヤボンディング設
備を用いて半導体装置の薄形化を実現することができ
る。
【００２２】また、本発明の半導体装置の製造方法は、
チップ支持部およびこれと一体でその周囲に形成された
鍔状接合部からなる薄板部材の前記鍔状接合部が複数の
インナリードと接合されたリードフレームを準備する工
程と、前記鍔状接合部よりも前記インナリードのワイヤ
接合側と反対側の方向に配置された前記チップ支持部に
前記半導体チップを搭載する工程と、前記半導体チップ
の表面電極とこれに対応する前記インナリードとをワイ
ヤボンディングによって電気的に接続する工程と、前記
半導体チップと前記ワイヤとを樹脂封止して、前記チッ
プ支持部が前記鍔状接合部より封止部の前記ワイヤを覆
う天面から離れて配置されるように前記封止部を形成す
る工程と、前記封止部から突出した複数のアウタリード
を前記リードフレームの枠部から分離する工程とを有す
るものである。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２４】図１は本発明の半導体装置の構造の実施の
形態の一例を示す外観斜視図、図２は図１に示す半導体
装置の構造と千鳥パッドボンディングの状態を示す図で
あり、（ａ）は半導体装置の断面図、（ｂ）は千鳥パッ
ドボンディングの部分平面図、図３は図１に示す半導体
装置に設けられた薄板部材のチップ支持部の構造の一例
を示す平面図、図４は図１に示す半導体装置の実装形態
の一例を示す部分断面図、図５は図１に示す半導体装置
の組み立てに用いられるリードフレームの構造の一例を
示す部分平面図である。
【００２５】本実施の形態の半導体装置は、樹脂封止形
でかつ面実装形のものであり、本実施の形態ではこの半
導体装置の一例として、図１および図２に示す薄形のＴ
ＱＦＰ６を取り上げて説明する。
【００２６】なお、ＴＱＦＰ６は、例えば、ゲートアレ
イなどの比較的多ピンで、かつ狭パッドピッチの半導体
チップ２が組み込まれたものであり、さらに、複数（本
実施の形態では、一例として１２８ピン）のアウタリー
ド１ｃが、図１に示すように、封止部３から４方向に突
出して、ガルウィング状に曲げ成形されたものである。
【００２７】ＴＱＦＰ６の構成について説明すると、図
２（ａ）に示すように、半導体チップ２の周囲に延在す
る複数のインナリード１ｂと、半導体チップ２を支持す
るチップ支持部５ａおよびこれと一体でその周囲に形成
された鍔状接合部５ｂを備え、かつ鍔状接合部５ｂが複
数のインナリード１ｂと接合された薄板部材５と、半導
体チップ２の主面２ｃに形成された表面電極であるパッ
ド２ａとこれに対応するインナリード１ｂとを電気的に
接続するボンディング用のワイヤ４と、半導体チップ２
とワイヤ４とを樹脂封止して形成された封止部３と、イ
ンナリード１ｂに連なり、かつ封止部３から外部に突出
した外部端子である複数のアウタリード１ｃとからな
り、チップ支持部５ａが鍔状接合部５ｂより封止部３の
ワイヤ４を覆う天面３ａから離れて配置されているもの
である。
【００２８】すなわち、チップ支持部５ａをタブと見立
てた場合、チップ支持部５ａが、曲げ加工によって、鍔
状接合部５ｂより封止部３の天面３ａから離れて配置さ
れているため、薄板部材５において、チップ支持部５ａ
がタブ下げ加工されていることになる。
【００２９】その結果、半導体チップ２の主面２ｃと封
止部３の天面３ａとの距離を長くすることができ、これ
によって、薄形の半導体装置における千鳥パッドボンデ
ィングを可能にするとともに、ワイヤ４の封止部３の天
面３ａからの露出を防止するものである。
【００３０】さらに、ＴＱＦＰ６では、チップ支持部５
ａの周囲全体にわたってこれと一体に形成された鍔状接
合部５ｂが絶縁性の接着材などを介して各インナリード
１ｂと接合されているため、鍔状接合部５ｂによるチッ
プ支持部５ａの支持強度が高められ、その結果、モール
ド時のタブシフト（モールド時にそのレジン圧でタブ
（ここでは薄板部材５のチップ支持部５ａ）が上方また
は下方に移動する現象）を低減できる。
【００３１】したがって、図１、図２に示す本実施の形
態のＴＱＦＰ６では千鳥パッドボンディングが可能なこ
とにより、このＴＱＦＰ６に搭載された半導体チップ２
は、そのパッド２ａが、低ループワイヤ４ａと高ループ
ワイヤ４ｂとを使い分ける千鳥パッド配置のものである
とともに、パッドピッチが、例えば、８０μｍ未満の狭
パッドピッチのものである。
【００３２】なお、図１に示すＴＱＦＰ６は、薄形のも
のであるが、その厚さは、例えば、1.２ｍｍ以下のもの
である。
【００３３】また、各インナリード１ｂに接合された薄
板部材５は、その中央付近に曲げ加工（タブ下げ加工）
によって形成されたチップ支持部５ａが配置され、その
周囲全体にはこれと一体に繋がって形成された鍔状接合
部５ｂが配置されている。
【００３４】さらに、タブであるチップ支持部５ａは、
封止部３に埋め込まれている。
【００３５】なお、本実施の形態のＴＱＦＰ６における
薄板部材５は、例えば、銅板であり、その厚さは、１５
０μｍ程度のものである。
【００３６】また、薄板部材５においてチップ支持部５
ａを形成する際の曲げ加工による曲げ量（タブ下げ量）
は、例えば、１００〜２００μｍである。したがって、
チップ支持部５ａは、鍔状接合部５ｂと比較して１００
〜２００μｍ程度実装基板７（図４参照）寄りの位置に
配置される。
【００３７】さらに、ＴＱＦＰ６においては、図３に示
すように、薄板部材５におけるチップ支持部５ａがほぼ
四角形に形成され、その際、チップ支持部５ａの４つの
角部に貫通孔５ｃが形成されている。
【００３８】この貫通孔５ｃは、薄板部材５においてチ
ップ支持部５ａを形成するための曲げ加工（タブ下げ加
工）を行う際に、前記曲げ加工を容易にするものであ
る。
【００３９】これにより、薄板部材５に１００〜２００
μｍ程度の曲げ量による凹部すなわちチップ支持部５ａ
を容易に形成することができる。
【００４０】また、ＴＱＦＰ６では、半導体チップ２の
主面２ｃに形成されたパッド２ａが千鳥パッド配置であ
る。したがって、図２（ｂ）に示すように、半導体チッ
プ２のパッド２ａがチップ外周に沿って主面２ｃに千鳥
状に２列で配置され、各パッド２ａに対して千鳥パッド
ボンディングが行われて組み立てられたものであるた
め、前記２列のパッド２ａのうち、図２（ａ),（ｂ）に
示すように、外側配置のパッド２ａに低ループワイヤ４
ａが接合され、かつ内側配置のパッド２ａに高ループワ
イヤ４ｂが接合されている。
【００４１】その際の低ループワイヤ４ａのループ高さ
は、例えば、１００〜２００μｍであり、一方、高ルー
プワイヤ４ｂのループ高さは、例えば、２７５〜３７５
μｍである。
【００４２】さらに、ＴＱＦＰ６は、薄形で、かつ千鳥
パッドボンディングが行われるとともに、ワイヤ４の封
止部３の天面３ａにおける露出を防ぐものであるため、
これに搭載される半導体チップ２も、その厚さが薄いも
のが好ましく、例えば、厚さ２００μｍ程度の半導体チ
ップ２である。
【００４３】なお、ＴＱＦＰ６で用いられるワイヤ４
は、例えば、金線である。
【００４４】また、半導体チップ２は、薄板部材５の凹
部であるチップ支持部５ａのチップ支持面５ｄにダイボ
ンド材などによって固定されている。
【００４５】さらに、インナリード１ｂおよびアウタリ
ード１ｃは、例えば、鉄−Ｎｉ合金などである。
【００４６】また、封止部３は、例えば、エポキシ系の
熱硬化性樹脂などを用いてモールド（樹脂封止）を行
い、その後、これを熱硬化させて形成したものである。
【００４７】次に、本実施の形態のＴＱＦＰ６の実装形
態について説明する。
【００４８】図４に示すように、ＴＱＦＰ６の実装基板
７への実装は、例えば、他の表面実装形の半導体装置ま
たは電子部品などと一緒に半田リフローによって行われ
るものであり、ＴＱＦＰ６の各アウタリード１ｃが、実
装基板７のランドなどの基板側端子７ａと半田８によっ
て電気的に接続されている。
【００４９】次に、本実施の形態のＴＱＦＰ６の製造方
法について説明する。
【００５０】なお、前記ＴＱＦＰ６の製造方法は、図５
に示すリードフレーム１を用いて行うものである。
【００５１】まず、チップ支持部５ａおよびこれと一体
でその周囲に形成された鍔状接合部５ｂからなる薄板部
材５の鍔状接合部５ｂが複数のインナリード１ｂと接合
された図５に示すリードフレーム１を準備する。
【００５２】すなわち、銅板からなる薄板部材５のほぼ
中央に曲げ加工（タブ下げ加工）によって凹部であるチ
ップ支持部５ａが形成され、かつ、このチップ支持部５
ａと一体でその周囲に形成された鍔状接合部５ｂが各イ
ンナリード１ｂに絶縁性の接着材などを介して接合され
たリードフレーム１を準備する。
【００５３】なお、リードフレーム１は、図５に示すよ
うに、この１枚のリードフレーム１から複数個（例え
ば、４〜５個程度）のＴＱＦＰ６を製造することが可能
な長尺状の細長い多連のものである。
【００５４】つまり、１枚のリードフレーム１には、１
個のＴＱＦＰ６に対応したパッケージ領域が複数個形成
され、それぞれの前記パッケージ領域において各インナ
リード１ｂの端部に絶縁性の接着材などを介して薄板部
材５の鍔状接合部５ｂが接合されている（張り付けられ
ている）とともに、それぞれの薄板部材５のほぼ中央に
は曲げ加工（タブ下げ加工）によって凹部であるチップ
支持部５ａが形成されている。
【００５５】また、リードフレーム１は、ＴＱＦＰ６に
用いられるものであるため、チップ支持部５ａの周囲４
方向に対して合計１２８本のインナリード１ｂと、それ
ぞれに連なって一体に形成された外部端子であるアウタ
リード１ｃとからなるフレーム本体１ａを有し、さら
に、フレーム本体１ａには、各アウタリード１ｃを支持
する枠部１ｆが形成されている。
【００５６】なお、この枠部１ｆには、ダイボンディン
グ時やワイヤボンディング時にリードフレーム１を搬送
する際のガイド用長孔１ｄおよび位置決め孔１ｅが形成
されている。
【００５７】さらに、リードフレーム１のフレーム本体
１ａの材料は、例えば、鉄、銅、または、鉄とニッケル
との合金などの導通材であり、その厚さは、例えば、
０.1〜０.1５ｍｍ程度である。また、チップ支持部５ａ
と鍔状接合部５ｂとからなる薄板部材５は、例えば、銅
板であり、その厚さは、０.1５ｍｍ程度であるが、前記
材料や前記厚さなどは、これに限定されるものではな
い。
【００５８】その後、図２に示すように、鍔状接合部５
ｂよりもインナリード１ｂのワイヤ接合側と反対側の方
向に配置されたチップ支持部５ａのチップ支持面５ｄに
半導体チップ２を搭載するダイボンディング（ペレット
ボンディング、ペ付けまたはチップマウントともいう）
を行う。
【００５９】その際、銀ペーストなどのダイボンド材を
用いて半導体チップ２の裏面２ｄをチップ支持部５ａの
チップ支持面５ｄに固定する。
【００６０】すなわち、半導体チップ２を薄板部材５の
チップ支持部５ａに固定する。
【００６１】なお、本実施の形態のＴＱＦＰ６に組み込
まれる半導体チップ２は、その表面電極であるパッド２
ａが、千鳥パッド配置のものであるとともに、パッドピ
ッチが、例えば、８０μｍ未満の狭パッドピッチのもの
である。
【００６２】したがって、半導体チップ２には、そのパ
ッド２ａがチップ外周に沿って主面２ｃに千鳥状に２列
で配置されている。
【００６３】さらに、ＴＱＦＰ６は、薄形で、かつ千鳥
パッドボンディングが行われるとともに、ワイヤ４の封
止部３の天面３ａにおける露出を防ぐものであるため、
半導体チップ２は、その厚さが薄いものが好ましく、例
えば、厚さ２００μｍ程度のものである。
【００６４】その後、半導体チップ２のパッド２ａとこ
れに対応するインナリード１ｂとをワイヤボンディング
によって電気的に接続する。
【００６５】つまり、金線などのボンディング用のワイ
ヤ４を用いてワイヤボンディングを行い、これにより、
パッド２ａとこれに対応するインナリード１ｂとをワイ
ヤ４によって電気的に接続する。
【００６６】なお、本実施の形態のＴＱＦＰ６では、ワ
イヤボンディングの際、低ループワイヤ４ａと高ループ
ワイヤ４ｂとを使い分けて千鳥パッドボンディングを行
う。
【００６７】そこで、前記千鳥パッドボンディングを行
う際には、まず、２列のパッド２ａのうち全ての外側配
置の各パッド２ａに低ループワイヤ４ａをボンディング
（接合）し、その後、内側配置の各パッド２ａに高ルー
プワイヤ４ｂをボンディングする。なお、低ループワイ
ヤ４ａのループ高さは、例えば、１００〜２００μｍで
あり、一方、高ループワイヤ４ｂのループ高さは、例え
ば、２７５〜３７５μｍである。
【００６８】ワイヤボンディング終了後、モールド方法
によって半導体チップ２とワイヤ４と各インナリード１
ｂと薄板部材５とを樹脂封止して、図２に示すように、
チップ支持部５ａが鍔状接合部５ｂより封止部３のワイ
ヤ４を覆う天面３ａから離れて配置されるように封止部
３を形成する。
【００６９】樹脂封止終了後、封止部３から突出した１
２８本のアウタリード１ｃをリードフレーム１のフレー
ム本体１ａの枠部１ｆから切断成形金型（図示せず）な
どを用いた切断によって分離し、さらに、図２に示すよ
うに、アウタリード１ｃをガルウィング状に曲げ成形す
る。
【００７０】これにより、図１、図２に示すＴＱＦＰ６
（半導体装置）を製造できる。
【００７１】本実施の形態の半導体装置（ＴＱＦＰ６）
およびその製造方法によれば、以下のような作用効果が
得られる。
【００７２】すなわち、ＴＱＦＰ６において薄板部材５
のチップ支持部５ａと一体でその周囲に形成された鍔状
接合部５ｂが複数のインナリード１ｂと接合されている
ため、鍔状接合部５ｂによってチップ支持部５ａの支持
強度を向上させることができる。
【００７３】したがって、モールド時のタブシフトすな
わちチップ支持部５ａの上下への移動を抑えることがで
きる。
【００７４】さらに、各インナリード１ｂに接合された
薄板部材５において、チップ支持部５ａが鍔状接合部５
ｂより封止部３の天面３ａから離れて配置されているこ
とにより、半導体チップ２の主面２ｃと封止部３の天面
３ａとの距離を長くすることができる。
【００７５】したがって、封止部３における半導体チッ
プ２の主面２ｃ上の厚さが増えるとともに、前記タブシ
フトを抑えることができるため、半導体チップ２のパッ
ド２ａが千鳥パッド配置であっても千鳥パッドボンディ
ングを行うことができ、モールド時の高ループワイヤ４
ｂの封止部３の天面３ａからの露出を防ぐことが可能に
なる。
【００７６】その結果、既存のワイヤボンディング設備
を用いてＴＱＦＰ６（半導体装置）の薄形化を実現する
ことができる。
【００７７】また、千鳥パッドボンディングを行うこと
ができるため、狭パッドピッチ化を図ることが可能にな
り、これにより、チップシュリンク化を実現できるた
め、半導体チップ２の取り数を増やすことが可能にな
る。なお、既存のワイヤボンディング設備を用いてワイ
ヤボンディングが行えるため、ワイヤボンディングにお
いて新たな設備投資が不要となり、したがって、ＴＱＦ
Ｐ６の低コスト化を図ることができる。
【００７８】その結果、狭パッドピッチタイプのＴＱＦ
Ｐ６の量産展開の迅速化を図ることができる。
【００７９】また、薄板部材５におけるチップ支持部５
ａが四角形に形成され、図３に示すように、かつチップ
支持部５ａの４つの角部に貫通孔５ｃが形成されている
ことにより、薄板部材５においてチップ支持部５ａを曲
げ加工（タブ下げ加工）する際に、加工を容易に行うこ
とができる。
【００８０】さらに、薄板部材５が銅によって形成され
ていることにより、薄板部材５におけるチップ支持部５
ａの加工（タブ下げ加工）を容易にかつ低コストで行う
ことができる。
【００８１】また、厚さが２００μｍ程度の半導体チッ
プ２を用いることにより、半導体チップ２の主面２ｃと
封止部３の天面３ａとの距離をさらに長くすることがで
き、その結果、モールド時のワイヤ露出の発生頻度をさ
らに低減できる。
【００８２】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００８３】例えば、前記実施の形態では、ＴＱＦＰ６
において薄板部材５のチップ支持部５ａが封止部３に埋
め込まれている場合を説明したが、図６に示す変形例の
ＴＱＦＰ６（半導体装置）のように、薄板部材５のチッ
プ支持部５ａを封止部３の裏面（反対側の面）３ｂに露
出させてもよい。
【００８４】つまり、図６に示すＴＱＦＰ６は、封止部
３の裏面３ｂにチップ支持部５ａの一部（チップ支持面
５ｄと反対側の面）が露出しているものである。
【００８５】これにより、封止部３の天面３ａからのチ
ップ支持部５ａの位置をさらに遠ざけることができ、し
たがって、半導体チップ２の主面２ｃと封止部３の天面
３ａとの距離をさらに長くすることができる。
【００８６】その結果、ワイヤ４の封止部３の天面３ａ
での露出の発生頻度をさらに低減できる。
【００８７】さらに、封止部３の裏面３ｂにチップ支持
部５ａのチップ支持面５ｄと反対側の面が露出している
ことにより、ＴＱＦＰ６の放熱性を高めることができ、
その結果、高出力タイプのＴＱＦＰ６に対しても本発明
の薄形のＴＱＦＰ６を対応させることができる。
【００８８】また、図７に示す変形例のＴＱＦＰ６のよ
うに、千鳥パッドボンディングにおける低ループワイヤ
４ａが接合されるインナリード１ｂを半導体チップ２の
側面２ｂの近傍まで延在させて終端させてもよい。この
場合、インナリード１ｂにおけるチップ支持部５ａ上に
配置された箇所に低ループワイヤ４ａが接続される構造
となる。
【００８９】これにより、インナリード１ｂのチップ側
端部が半導体チップ２の側面２ｂの近傍に配置されるた
め、低ループワイヤ４ａのワイヤ長を短くすることがで
き、その結果、ワイヤ４そのものの材料費を低減でき
る。
【００９０】したがって、ＴＱＦＰ６の製造コストの低
減化を図ることができる。
【００９１】さらに、低ループワイヤ４ａのワイヤ長を
短くすることができるため、モールド時のワイヤ流れに
対するマージンを増やすことができ、その結果、ＴＱＦ
Ｐ６の信頼性を向上できる。
【００９２】また、前記実施の形態では、半導体装置が
ＴＱＦＰ６の場合について説明したが、前記半導体装置
は、ＴＱＦＰ６に限らず、図２に示すようなチップ支持
部５ａと鍔状接合部５ｂとからなる薄板部材５が張り付
けられたリードフレーム１を用いて製造した樹脂封止形
で、かつ薄形のものであれば、例えば、ＴＳＯＰ（Thin
Small Outline Package) などであってもよい。
【００９３】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００９４】（１）．半導体装置においてチップ支持部
と一体でその周囲に形成された鍔状接合部が複数のイン
ナリードと接合されているため、鍔状接合部によってチ
ップ支持部の支持強度を向上させることができる。した
がって、モールド時のタブシフトを抑えることができ
る。さらに、チップ支持部が鍔状接合部より封止部の天
面から離れて配置されていることにより、封止部におけ
る半導体チップの主面上の厚さが増えるとともに、タブ
シフトを抑えることができるため、半導体チップの表面
電極が千鳥パッド配置であっても千鳥パッドボンディン
グを行うことができ、モールド時の高ループワイヤの封
止部の天面からの露出を防ぐことが可能になる。その結
果、既存のワイヤボンディング設備を用いて半導体装置
の薄形化を実現することができる。
【００９５】（２）．千鳥パッドボンディングを行うこ
とができるため、狭パッドピッチ化を図ることが可能に
なり、これにより、チップシュリンク化を実現できるた
め、半導体チップの取り数を増やすことが可能になる。
なお、既存のワイヤボンディング設備を用いてワイヤボ
ンディングが行えるため、ワイヤボンディングにおいて
新たな設備投資が不要となり、したがって、半導体装置
の低コスト化を図ることができる。
【００９６】（３）．前記（２）により、狭パッドピッ
チタイプの半導体装置の量産展開の迅速化を図ることが
できる。
【００９７】（４）．チップ支持部が四角形に形成さ
れ、かつチップ支持部の４つの角部に貫通孔が形成され
ていることにより、薄板部材においてチップ支持部を曲
げ加工（タブ下げ加工）する際に、加工を容易に行うこ
とができる。これにより、薄板部材におけるチップ支持
部の加工を容易にかつ低コストで行うことができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の構造の実施の形態の一例
を示す外観斜視図である。
【図２】（ａ),（ｂ）は図１に示す半導体装置の構造と
千鳥パッドボンディングの状態を示す図であり、（ａ）
は半導体装置の断面図、（ｂ）は千鳥パッドボンディン
グの部分平面図である。
【図３】図１に示す半導体装置に設けられた薄板部材の
チップ支持部の構造の一例を示す平面図である。
【図４】図１に示す半導体装置の実装形態の一例を示す
部分断面図である。
【図５】図１に示す半導体装置の組み立てに用いられる
リードフレームの構造の一例を示す部分平面図である。
【図６】本発明の半導体装置の変形例の構造を示す断面
図である。
【図７】本発明の半導体装置の変形例の構造を示す断面
図である。
【符号の説明】
１ リードフレーム １ａ フレーム本体 １ｂ インナリード １ｃ アウタリード １ｄ ガイド用長孔 １ｅ 位置決め孔 １ｆ 枠部 ２ 半導体チップ ２ａ パッド（表面電極） ２ｂ 側面 ２ｃ 主面 ２ｄ 裏面 ３ 封止部 ３ａ 天面 ３ｂ 裏面（反対側の面） ４ ワイヤ ４ａ 低ループワイヤ ４ｂ 高ループワイヤ ５ 薄板部材 ５ａ チップ支持部 ５ｂ 鍔状接合部 ５ｃ 貫通孔 ５ｄ チップ支持面 ６ ＴＱＦＰ（半導体装置） ７ 実装基板 ７ａ 基板側端子 ８ 半田
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平野 次彦 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Ｆターム(参考） 5F044 AA01 EE03 FF04 GG04 GG05 HH00 HH01 5F067 AA01 AA11 AA18 AB03 BB02 CA03 CC09 DA05 DF17 EA02

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置であって、 半導体チップの周囲に延在する複数のインナリードと、 前記半導体チップを支持するチップ支持部およびこれと
    一体でその周囲に形成された鍔状接合部を備え、前記鍔
    状接合部が複数の前記インナリードと接合された薄板部
    材と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードとを電気的に接続するボンディング用のワイヤ
    と、 前記半導体チップと前記ワイヤとを樹脂封止して形成さ
    れた封止部と、 前記インナリードに連なり、前記封止部から外部に突出
    した外部端子である複数のアウタリードとを有し、 前記チップ支持部が前記鍔状接合部より前記封止部の前
    記ワイヤを覆う天面から離れて配置されていることを特
    徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記チップ支持部が四角形に形成され、前記薄板部材にお
    ける前記チップ支持部の４つの角部に貫通孔が形成され
    ていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置であ
    って、前記半導体チップの前記表面電極がチップ外周に
    沿って主面に千鳥状に２列で配置され、２列の前記表面
    電極のうち外側配置の前記表面電極に低ループワイヤが
    接合されているとともに、内側配置の前記表面電極に高
    ループワイヤが接合されていることを特徴とする半導体
    装置。
  4. 【請求項４】 請求項３記載の半導体装置であって、前
    記低ループワイヤが接合される前記インナリードがチッ
    プ近傍まで延在して終端し、前記インナリードにおける
    前記チップ支持部に配置された箇所に前記低ループワイ
    ヤが接続されていることを特徴とする半導体装置。
  5. 【請求項５】 請求項１，２，３または４記載の半導体
    装置であって、前記封止部の前記天面と反対側の面に、
    前記薄板部材の前記チップ支持部の一部が露出している
    ことを特徴とする半導体装置。
  6. 【請求項６】 請求項１，２，３，４または５記載の半
    導体装置であって、前記薄板部材が銅板によって形成さ
    れていることを特徴とする半導体装置。
  7. 【請求項７】 樹脂封止形の半導体装置の製造方法であ
    って、 チップ支持部およびこれと一体でその周囲に形成された
    鍔状接合部からなる薄板部材の前記鍔状接合部が複数の
    インナリードと接合されたリードフレームを準備する工
    程と、 前記鍔状接合部よりも前記インナリードのワイヤ接合側
    と反対側の方向に配置された前記チップ支持部に前記半
    導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
    ナリードとをワイヤボンディングによって電気的に接続
    する工程と、 前記半導体チップと前記ワイヤとを樹脂封止して、前記
    チップ支持部が前記鍔状接合部より封止部の前記ワイヤ
    を覆う天面から離れて配置されるように前記封止部を形
    成する工程と、 前記封止部から突出した複数のアウタリードを前記リー
    ドフレームの枠部から分離する工程とを有することを特
    徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項７記載の半導体装置の製造方法で
    あって、前記表面電極がチップ外周に沿って主面に千鳥
    状に２列で配置された前記半導体チップを用い、ワイヤ
    ボンディング時に２列の前記表面電極のうち外側配置の
    前記表面電極に低ループワイヤを接合し、内側配置の前
    記表面電極に高ループワイヤを接合して千鳥ワイヤボン
    ディングを行うことを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 請求項７または８記載の半導体装置の製
    造方法であって、前記薄板部材として銅板を用いること
    を特徴とする半導体装置の製造方法。
JP34456299A 1999-12-03 1999-12-03 半導体装置およびその製造方法 Pending JP2001168260A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34456299A JP2001168260A (ja) 1999-12-03 1999-12-03 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34456299A JP2001168260A (ja) 1999-12-03 1999-12-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001168260A true JP2001168260A (ja) 2001-06-22

Family

ID=18370241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34456299A Pending JP2001168260A (ja) 1999-12-03 1999-12-03 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001168260A (ja)

Similar Documents

Publication Publication Date Title
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US7405104B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
US7535085B2 (en) Semiconductor package having improved adhesiveness and ground bonding
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH1167809A (ja) 半導体装置
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100804341B1 (ko) 반도체장치 및 그 제조방법
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
US6677662B1 (en) Clamp and heat block assembly for wire bonding a semiconductor package assembly
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
JP2000058578A (ja) 半導体装置
JPH11297917A (ja) 半導体装置及びその製造方法
JP2000349222A (ja) リードフレーム及び半導体パッケージ
JP2001267484A (ja) 半導体装置およびその製造方法
JP2001168260A (ja) 半導体装置およびその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
KR200159861Y1 (ko) 반도체 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100267766B1 (ko) 외부접속단자를 리벳 핀으로 한 브이·씨·에이 패키지 및그 제조방법