CN100477198C - 芯片封装结构及其制造方法 - Google Patents

芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN100477198C
CN100477198C CNB2006100988613A CN200610098861A CN100477198C CN 100477198 C CN100477198 C CN 100477198C CN B2006100988613 A CNB2006100988613 A CN B2006100988613A CN 200610098861 A CN200610098861 A CN 200610098861A CN 100477198 C CN100477198 C CN 100477198C
Authority
CN
China
Prior art keywords
mentioned
chip
bonding wires
busbars
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100988613A
Other languages
English (en)
Other versions
CN101110403A (zh
Inventor
陈雅琪
林峻莹
陈煜仁
毛苡馨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CNB2006100988613A priority Critical patent/CN100477198C/zh
Publication of CN101110403A publication Critical patent/CN101110403A/zh
Application granted granted Critical
Publication of CN100477198C publication Critical patent/CN100477198C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明揭示一种芯片封装结构，其包括芯片、导线架、多条第一焊线、多条第二焊线与多条第三焊线。芯片具有主动面、多个第一焊垫与多个第二焊垫，其中这些第一焊垫与这些第二焊垫设置于主动面上。芯片固定于导线架下方，导线架包括多个内引脚与多个汇流条。这些内引脚与这些汇流条位于芯片的主动面上方，且这些汇流条彼此分段并位于这些内引脚与相对应的这些第一焊垫之间。这些第一焊线分别连接这些第一焊垫与这些汇流条。这些第二焊线分别连接这些汇流条与部分这些内引脚。这些第三焊线分别连接这些第二焊垫与其它部分这些内引脚。上述芯片封装结构可降低焊线坍塌的可能性。

Description

芯片封装结构及其制造方法
技术领域
本发明涉及一种半导体元件及其制造方法，且特别涉及一种芯片封装结构及其制造方法。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。
在集成电路的制作中，芯片(chip)是通过晶片(wafer)制作、形成集成电路以及切割晶片(wafer sawing)等步骤而完成。晶片具有主动面(active surface)，其泛指晶片具有主动元件(active device)的表面。当晶片内部的集成电路完成之后，晶片的主动面还设置有多个焊垫(bonding pad)，以使最终由晶片切割所形成的芯片可通过这些焊垫而向外电连接于承载器(carrier)。承载器可为导线架(leadframe)或封装基板(package substrate)。芯片可以引线键合接合(wire bonding)或倒装芯片接合(flip chip bonding)的方式连接至承载器上，使得芯片的这些焊垫可电连接于承载器的接点，以构成芯片封装结构。
图1A为公知的一种芯片封装结构的侧视剖面示意图，而图1B为图1A的芯片封装结构的部分构件的俯视示意图。请同时参照图1A与图1B，公知的芯片封装结构100包括芯片110、导线架120、多条第一焊线(bonding wire)130、多条第二焊线140、多条第三焊线150与封装胶(encapsulant)160。芯片110具有主动面112与设置于主动面112上的多个第一焊垫114与第二焊垫116。芯片110固定于导线架120下方，而导线架120包括多个内引脚(inner lead)122与汇流条(bus bar)124。这些内引脚22与汇流条124位于芯片110的主动面112的上方，且汇流条124的形状为环形。
请参照图1B，由于芯片110的第一焊垫114具有相同电位，而这些第一焊垫114是接地焊垫或电源焊垫，因此这些等电位的第一焊垫114可分别通过这些第一焊线130连接至汇流条124，而汇流条124再通过这些第二焊线140连接至相对应的部分内引脚122。然而，芯片110作为传输信号用的第二焊垫116(例如电位随时改变的信号焊垫)必须分别通过第三焊线150连接至相对应的其它内引脚122，且这些第三焊线150通常需跨越部分第一焊线130、部分第二焊线140与汇流条124。因此，这些第三焊线150的长度较长，使得这些第三焊线150容易坍塌而造成短路。或者，这些第三焊线150容易在封胶时被灌入的胶体扯断而造成断路。
发明内容
本发明的目的是提供一种芯片封装结构，以降低焊线坍塌的可能性。
本发明的另一目的是提供一种芯片封装结构的制造方法，以提高芯片封装结构的生产合格率。
为达到上述或其它目的，本发明提出一种芯片封装结构，其包括芯片、导线架、多条第一焊线、多条第二焊线与多条第三焊线。芯片具有主动面、多个第一焊垫与多个第二焊垫，其中这些第一焊垫与这些第二焊垫设置于主动面上。芯片固定于导线架下方，导线架包括多个内引脚与多个汇流条。这些内引脚与这些汇流条位于芯片的主动面上方，且这些汇流条彼此分段并位于这些内引脚与相对应的这些第一焊垫之间。这些第一焊线分别连接这些第一焊垫与这些汇流条。这些第二焊线分别连接这些汇流条与部分这些内引脚。这些第三焊线分别连接这些第二焊垫与其它部分内引脚。
在本发明的一实施例中，上述芯片封装结构还包括封装胶，封装胶覆盖主动面、这些内引脚、这些汇流条、这些第一焊线、这些第二焊线与这些第三焊线。
为达到上述或其它目的，本发明提出一种芯片封装结构，其包括芯片、导线架、多条第一焊线、多条第二焊线与多条第三焊线。芯片具有主动面、多个第一焊垫与多个第二焊垫，其中这些第一焊垫与这些第二焊垫设置于主动面上。导线架包括芯片座(chip pad)、多个内引脚与多个汇流条。芯片设置于芯片座上，且主动面远离芯片座。这些汇流条彼此分段并位于芯片座与这些内引脚之间，且这些汇流条位于芯片座的角落的外侧。这些第一焊线分别连接这些第一焊垫与这些汇流条。这些第二焊线分别连接这些汇流条与部分这些内引脚。这些第三焊线分别连接这些第二焊垫与其它部分这些内引脚。
在本发明的一实施例中，上述的芯片封装结构还包括封装胶，封装胶覆盖主动面、芯片座、这些内引脚、这些汇流条、这些第一焊线、这些第二焊线与这些第三焊线。
为达到上述或其它目的，本发明提出一种芯片封装结构的制造方法，其包括下列步骤。首先，提供导线架，导线架具有多个内引脚与多个汇流条。接着，提供芯片，芯片具有主动面、多个第一焊垫与多个第二焊垫，其中这些第一焊垫与这些第二焊垫设置于主动面上。接着，将芯片固定在导线架下方，使得这些内引脚与这些汇流条位于芯片的主动面上方，且这些汇流条彼此分段并位于这些内引脚与相对应的这些第一焊垫之间。之后，形成多条第一焊线，以分别连接这些第一焊垫与这些汇流条。之后，形成多条第二焊线，以分别连接这些汇流条与部分这些内引脚。然后，形成多条第三焊线，以分别连接这些第二焊垫与其它部分这些内引脚。
在本发明的一实施例中，上述芯片封装结构的制造方法还包括形成封装胶，以覆盖主动面、这些内引脚、这些汇流条、这些第一焊线、这些第二焊线与这些第三焊线。
为达到上述或其它目的，本发明提出一种芯片封装结构的制造方法，其包括下列步骤。首先，提供导线架，导线架具有芯片座、多个内引脚与多个汇流条，其中这些汇流条彼此分段并位于芯片座与这些内引脚之间，且这些汇流条位于芯片座的角落的外侧。接着，提供芯片，芯片具有主动面、多个第一焊垫与多个第二焊垫，其中这些第一焊垫与这些第二焊垫设置于主动面上。接着，将芯片固定于芯片座上，其中主动面远离芯片座。之后，形成多条第一焊线，以分别连接这些第一焊垫与这些汇流条。之后，形成多条第二焊线，以分别连接这些汇流条与部分这些内引脚。然后，形成多条第三焊线，以分别连接这些第二焊垫与其它部分这些内引脚。
在本发明的一实施例中，上述芯片封装结构的制造方法还包括形成封装胶，以覆盖主动面、芯片座、这些内引脚、这些汇流条、这些第一焊线、这些第二焊线与这些第三焊线。
基于上述，由于本发明采用分段的汇流条，而第一焊垫可作为接地焊垫、电源焊垫或信号焊垫，所以利用这些汇流条作为电连接转接点的这些第一焊垫的数量可较多且种类(接地、电源与信号焊垫)也可较多。因此，直接连接这些第二焊垫与其它部分内引脚的第三焊线的数量降低，从而改善公知芯片封装结构所存在的缺点，进而提高本发明的芯片封装结构的生产合格率。
为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1A表示公知的一种芯片封装结构的侧视剖面示意图。
图1B表示图1A的芯片封装结构的部分构件的俯视示意图。
图2A表示本发明第一实施例的一种芯片封装结构的侧视剖面示意图。
图2B表示图2A的芯片封装结构的部分构件的俯视示意图。
图3A至图3E表示本发明第一实施例的芯片封装结构的制造方法的示意图。
图4A表示本发明第二实施例的芯片封装结构的侧视剖面示意图。
图4B表示图4A的芯片封装结构的部分构件的俯视示意图。
图5A至图5E表示本发明第二实施例的芯片封装结构的制造方法的示意图。
主要元件标记说明
100、200、300：芯片封装结构
110、210、310：芯片
112、212、312：主动面
114、214、314：第一焊垫
116、216、316：第二焊垫
120、220、320：导线架
122、222、324：内引脚
124、224、326：汇流条
130、230、330：第一焊线
140、240、340：第二焊线
150、250、350：第三焊线
160、260、360：封装胶
322：芯片座
G：黏着胶
具体实施方式
第一实施例
图2A表示本发明第一实施例的一种芯片封装结构的侧视剖面示意图，而图2B表示图2A的芯片封装结构的部分构件的俯视示意图。请参照图2A与图2B，第一实施例的芯片封装结构200包括芯片210、导线架220、多条第一焊线230、多条第二焊线240与多条第三焊线250。芯片210具有主动面212、多个第一焊垫214与多个第二焊垫216，其中这些第一焊垫214与这些第二焊垫216设置于主动面212上，且这些第一焊垫214可为接地焊垫、电源焊垫或信号焊垫。
此外，芯片210可通过黏着胶G固定于导线架220的下方，而导线架220包括多个内引脚222与多个汇流条224。这些内引脚222与这些汇流条224位于芯片210的主动面212的上方，且这些汇流条224位于这些内引脚222与相对应的这些第一焊垫214之间。另外，这些第一焊线230分别连接这些第一焊垫214与这些汇流条224；这些第二焊线240分别连接这些汇流条224与部分这些内引脚222；且这些第三焊线250分别连接这些第二焊垫216与其它部分这些内引脚222。由图2B可知，各个第一焊线230或各个第二焊线240的长度比各个第三焊线250的长度短。
在第一实施例中，上述的芯片封装结构200还包括封装胶260。封装胶260覆盖主动面212、这些内引脚222、这些汇流条224、这些第一焊线230、这些第二焊线240与这些第三焊线250。
在此，必须说明的是，第一实施例的芯片封装结构200与公知芯片封装结构100(见图1A与图1B)相比较，由于这些第一焊垫214可作为接地焊垫、电源焊垫或信号焊垫，且这些汇流条224彼此分段，所以利用这些汇流条224作为电连接的转接点的这些第一焊垫214的数量可较多且种类(接地、电源与信号焊垫)也可较多。因此，直接连接这些第二焊垫216与其它部分这些内引脚222的这些第三焊线250的数量降低，从而改善公知芯片封装结构100所存在的缺点，进而提高第一实施例的芯片封装结构200的生产合格率。
以下对于第一实施例的芯片封装结构200的制造方法进行说明。图3A至图3E表示本发明第一实施例的芯片封装结构的制造方法的示意图。在此必须说明的是，为了方便说明起见，图3D为俯视示意图，其余皆为侧视剖面示意图。
第一实施例的芯片封装结构200的制造方法包括下列步骤。首先，请参照图3A，提供导线架220，而导线架220包括多个内引脚222与多个汇流条224。接着，提供芯片210，而芯片210具有主动面212、多个第一焊垫214与多个第二焊垫216(见图3D)，其中这些第一焊垫214与这些第二焊垫216设置于主动面212上。
接着，请参照图3B，可通过黏着胶G将芯片210固定在导线架220的下方，使得这些内引脚222与这些汇流条224位于芯片210的主动面212的上方，且这些汇流条224位于这些内引脚222与相对应的这些第一焊垫214之间(见图3D)。
之后，请参照图3C，进行引线键合制造工艺，形成多条第一焊线230，以分别连接这些第一焊垫214与这些汇流条224。之后，形成多条第二焊线240，以分别连接这些汇流条224与部分这些内引脚222。然后，请参照图3D，形成多条第三焊线250，以分别连接这些第二焊垫216与其它部分这些内引脚222。
最后，请参照图3E，在第一实施例中，芯片封装结构200的制造方法还包括进行封胶工艺而形成封装胶260，以覆盖主动面212、这些内引脚222、这些汇流条224、这些第一焊线230、这些第二焊线240与这些第三焊线250。通过上述步骤，第一实施例的芯片封装结构200即可完成。在此，必须再次强调的是，由于直接连接这些第二焊垫216与其它部分这些内引脚222的这些第三焊线250的数量降低，使得这些第三焊线250坍塌而造成短路的可能性降低。或者，使得这些第三焊线250在封胶工艺中被灌入的封装胶260扯断而造成断路的可能性降低，进而提高第一实施例的芯片封装结构200的生产合格率。
第二实施例
图4A表示本发明第二实施例的芯片封装结构的侧视剖面示意图，图4B表示图4A的芯片封装结构的部分构件的俯视示意图。请参照图4A与图4B，第二实施例的芯片封装结构300与第一实施例的芯片封装结构200的主要不同之处在于，芯片封装结构300的导线架320包括芯片座322、多个内引脚324与多个汇流条326。芯片310设置于芯片座322上，且主动面312远离芯片座322。换言之，就图4A的相对位置而言，芯片310的主动面312是朝上。此外，这些汇流条326是位于芯片座322与这些内引脚324之间，且这些汇流条326是位于芯片座322的角落的外侧。
以下对于第二实施例的芯片封装结构300的制造方法进行说明。图5A至图5E表示本发明第二实施例的芯片封装结构的制造方法的示意图。在此必须说明的是，为了方便说明起见，图5D为俯视示意图，其余皆为侧视剖面示意图。
第二实施例的芯片封装结构300的制造方法包括下列步骤。首先，请参照图5A，提供导线架320，导线架320具有芯片座322、多个内引脚324与多个汇流条326，其中这些汇流条326位于芯片座322与这些内引脚324之间，且这些汇流条326位于芯片座322的角落的外侧(见图5D)。
接着，请再参照图5A，提供芯片310，芯片310具有主动面312、多个第一焊垫314与多个第二焊垫316(见图5D)，其中这些第一焊垫314与这些第二焊垫316设置于主动面312上，而这些第一焊垫314可作为接地焊垫、电源焊垫或信号焊垫。接着，请参考图5B，可通过黏着胶G将芯片310固定于芯片座322上，其中主动面312远离芯片座322。
之后，请参照图5C，进行引线键合制造工艺，形成多条第一焊线330，以分别连接这些第一焊垫314与这些汇流条326。之后，形成多条第二焊线340，以分别连接这些汇流条326与部分这些内引脚324。然后，请参照图5D，形成多条第三焊线350，以分别连接这些第二焊垫316与其它部分这些内引脚324。
最后，请参照图5E，在第二实施例中，芯片封装结构300的制造方法还包括进行封胶工艺而形成封装胶360，以覆盖主动面312、芯片座322、这些内引脚324、这些汇流条326、这些第一焊线330、这些第二焊线340与这些第三焊线350。通过上述步骤，第二实施例的芯片封装结构300即可完成。
综上所述，本发明的芯片封装结构及其制造方法至少具有以下的优点：
一、由于这些第一焊垫可作为接地焊垫、电源焊垫或信号焊垫，且这些汇流条彼此分段，所以利用这些汇流条作为电连接转接点的这些第一焊垫的数量可较多且种类(接地、电源与信号焊垫)也可较多。
二、由于利用这些汇流条作为电连接转接点的这些第一焊垫的数量可较多，因此直接连接这些第二焊垫与其它部分这些内引脚的这些第三焊线的数量降低，从而使得这些第三焊线坍塌而造成短路的可能性降低，或者使得这些第三焊线在封胶工艺中被灌入的封装胶扯断而造成断路的可能性降低，进而提高本发明芯片封装结构的生产合格率。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (8)

1.一种芯片封装结构，其特征是包括：
芯片，具有主动面、多个第一焊垫与多个第二焊垫，其中上述这些第一焊垫与上述这些第二焊垫设置于该主动面上；
导线架，上述芯片固定于该导线架下方，该导线架包括：
多个内引脚；以及
多个汇流条，上述这些内引脚与上述这些汇流条位于上述芯片的主动面上方，且上述这些汇流条彼此分段并位于上述这些内引脚与相对应的上述这些第一焊垫之间；
多条第一焊线，分别连接上述这些第一焊垫与上述这些汇流条；
多条第二焊线，分别连接上述这些汇流条与部分上述这些内引脚；以及
多条第三焊线，分别连接上述这些第二焊垫与其它部分上述这些内引脚。
2.根据权利要求1所述之芯片封装结构，其特征是还包括封装胶，该封装胶覆盖上述主动面、上述这些内引脚、上述这些汇流条、上述这些第一焊线、上述这些第二焊线与上述这些第三焊线。
3.一种芯片封装结构，其特征是包括：
芯片，具有主动面、多个第一焊垫与多个第二焊垫，其中上述这些第一焊垫与上述这些第二焊垫设置于该主动面上；
导线架，包括：
芯片座，上述芯片设置于该芯片座上，且上述主动面远离该芯片座；
多个内引脚；以及
多个汇流条，彼此分段并位于上述芯片座与上述这些内引脚之间，且上述这些汇流条位于上述芯片座的角落的外侧；
多条第一焊线，分别连接上述这些第一焊垫与上述这些汇流条；
多条第二焊线，分别连接上述这些汇流条与部分上述这些内引脚；以及
多条第三焊线，分别连接上述这些第二焊垫与其它部分上述这些内引脚。
4.根据权利要求3所述之芯片封装结构，其特征是还包括封装胶，该封装胶覆盖上述主动面、上述芯片座、上述这些内引脚、上述这些汇流条、上述这些第一焊线、上述这些第二焊线与上述这些第三焊线。
5.一种芯片封装结构的制造方法，其特征是包括：
提供导线架，上述导线架具有多个内引脚与多个汇流条；
提供芯片，上述芯片具有主动面、多个第一焊垫与多个第二焊垫，其中上述这些第一焊垫与上述这些第二焊垫设置于上述主动面上；
将上述芯片固定在上述导线架下方，使得上述这些内引脚与上述这些汇流条位于上述芯片的主动面上方，且上述这些汇流条彼此分段并位于上述这些内引脚与相对应的上述这些第一焊垫之间；
形成多条第一焊线，以分别连接上述这些第一焊垫与上述这些汇流条；
形成多条第二焊线，以分别连接上述这些汇流条与部分上述这些内引脚；以及
形成多条第三焊线，以分别连接上述这些第二焊垫与其它部分上述这些内引脚。
6.根据权利要求5所述之芯片封装结构的制造方法，其特征是还包括形成封装胶，以覆盖上述主动面、上述这些内引脚、上述这些汇流条、上述这些第一焊线、上述这些第二焊线与上述这些第三焊线。
7.一种芯片封装结构的制造方法，其特征是包括：
提供导线架，上述导线架具有芯片座、多个内引脚与多个汇流条，其中上述这些汇流条彼此分段并位于上述芯片座与上述这些内引脚之间，且上述这些汇流条位于上述芯片座的角落的外侧；
提供芯片，上述芯片具有主动面、多个第一焊垫与多个第二焊垫，其中上述这些第一焊垫与上述这些第二焊垫设置于上述主动面上；
将上述芯片固定于上述芯片座上，其中上述主动面远离上述芯片座；
形成多条第一焊线，以分别连接上述这些第一焊垫与上述这些汇流条；
形成多条第二焊线，以分别连接上述这些汇流条与部分上述这些内引脚；以及
形成多条第三焊线，以分别连接上述这些第二焊垫与其它部分上述这些内引脚。
8.根据权利要求7所述之芯片封装结构的制造方法，其特征是还包括形成封装胶，以覆盖上述主动面、上述芯片座、上述这些内引脚、上述这些汇流条、上述这些第一焊线、上述这些第二焊线与上述这些第三焊线。
CNB2006100988613A 2006-07-17 2006-07-17 芯片封装结构及其制造方法 Expired - Fee Related CN100477198C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100988613A CN100477198C (zh) 2006-07-17 2006-07-17 芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100988613A CN100477198C (zh) 2006-07-17 2006-07-17 芯片封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101110403A CN101110403A (zh) 2008-01-23
CN100477198C true CN100477198C (zh) 2009-04-08

Family

ID=39042384

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100988613A Expired - Fee Related CN100477198C (zh) 2006-07-17 2006-07-17 芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100477198C (zh)

Also Published As

Publication number Publication date
CN101110403A (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
CN103426781B (zh) 半导体器件的制造方法
JP4146290B2 (ja) 半導体装置
US20070105280A1 (en) Brace for wire loop
US20100200980A1 (en) Semiconductor device
US9000570B2 (en) Semiconductor device with corner tie bars
CN107342276B (zh) 半导体器件及相应方法
US7446400B2 (en) Chip package structure and fabricating method thereof
US20150014834A1 (en) Hybrid lead frame and ball grid array package
CN100477198C (zh) 芯片封装结构及其制造方法
US9299646B1 (en) Lead frame with power and ground bars
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
WO2007018473A1 (en) Leadframe and semiconductor package
CN100470782C (zh) 芯片封装结构
CN201829483U (zh) 倒装薄的四边无引线封装的引线框及其封装结构
CN101211883A (zh) 芯片封装结构
JP3994084B2 (ja) 半導体装置
US20080038872A1 (en) Method of manufacturing semiconductor device
CN103400811A (zh) 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺
CN212967703U (zh) 芯片封装结构及数字隔离器
CN100463156C (zh) 晶片封装结构及其制造方法
US9177834B2 (en) Power bar design for lead frame-based packages
CN212810302U (zh) 芯片封装结构及数字隔离器
CN102931150A (zh) 无外引脚封装结构
CN100499093C (zh) 芯片封装结构
US20120241954A1 (en) Unpackaged and packaged IC stacked in a system-in-package module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20200717

CF01 Termination of patent right due to non-payment of annual fee