CN212810302U - 芯片封装结构及数字隔离器 - Google Patents

芯片封装结构及数字隔离器 Download PDF

Info

Publication number
CN212810302U
CN212810302U CN202022356285.6U CN202022356285U CN212810302U CN 212810302 U CN212810302 U CN 212810302U CN 202022356285 U CN202022356285 U CN 202022356285U CN 212810302 U CN212810302 U CN 212810302U
Authority
CN
China
Prior art keywords
chip
base island
package
electrically connected
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022356285.6U
Other languages
English (en)
Inventor
解燕旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sripu Microelectronics Technology Suzhou Co ltd
Original Assignee
Sripu Microelectronics Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sripu Microelectronics Technology Suzhou Co ltd filed Critical Sripu Microelectronics Technology Suzhou Co ltd
Priority to CN202022356285.6U priority Critical patent/CN212810302U/zh
Application granted granted Critical
Publication of CN212810302U publication Critical patent/CN212810302U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型揭示了一种芯片封装结构及数字隔离器，所述芯片封装结构包括封装框架及封装于封装框架上的合封芯片，所述封装框架包括分离设置的第一基岛和第二基岛，第一基岛和第二基岛的旁侧对应设有若干相互分离的第一引脚和第二引脚，合封芯片包括封装为一体的第一芯片和第二芯片，所述第一芯片和第二芯片分别位于第一基岛和第二基岛上方，第一芯片和第二芯片之间通过第一连接线电性连接，第一芯片与第一引脚之间通过第二连接线电性连接，第二芯片与第二引脚之间通过第三连接线电性连接。本实用新型提高了封装结构及器件性能的稳定性，适用于双芯片数字隔离器等器件中。

Description

芯片封装结构及数字隔离器
技术领域
本实用新型属于芯片封装技术领域，具体涉及一种芯片封装结构及数字隔离器。
背景技术
在半导体电路封装结构中，特别是数字隔离器中，需要将逻辑高电平与逻辑低电平的两个芯片合封，两个芯片之间需要通过导线连接起来，数字隔离器工作时，两个芯片分别处于不同的电压域中。
参图1所示为现有技术中的芯片封装结构，其包括封装框架及两个芯片，其中，封装框架包括分离设置的第一基岛11’和第二基岛12’，第一基岛11’和第二基岛12’的旁侧对应设有若干相互分离的第一引脚21’和第二引脚22’，第一基岛11’上封装有第一芯片31’，第二基岛12’上封装有第二芯片32’，第一芯片31’和第二芯片32’之间通过第一连接线41’电性连接，第一芯片31’与第一引脚21’之间通过第二连接线42’电性连接，第二芯片32’与第二引脚22’之间通过第三连接线43’电性连接。进一步地，封装框架还包括与第一基岛11’相连的第一支撑脚111’、及与第二基岛12’相连的第二支撑脚121’。
现有技术的芯片封装结构中，对芯片的支撑是通过一个支撑脚连接基岛，在工艺实现中，一般会存在结构不稳定导致虚焊，乃至形变的问题，进而影响封装工艺及产品性能的稳定性。
因此，针对上述技术问题，有必要提供一种芯片封装结构及数字隔离器。
实用新型内容
本实用新型的目的在于提供一种芯片封装结构及数字隔离器，以提升芯片封装结构的稳定性。
为了实现上述目的，本实用新型一实施例提供的技术方案如下：
一种芯片封装结构，所述芯片封装结构包括封装框架及封装于封装框架上的合封芯片，所述封装框架包括分离设置的第一基岛和第二基岛，第一基岛和第二基岛的旁侧对应设有若干相互分离的第一引脚和第二引脚，合封芯片包括封装为一体的第一芯片和第二芯片，所述第一芯片和第二芯片分别位于第一基岛和第二基岛上方，第一芯片和第二芯片之间通过第一连接线电性连接，第一芯片与第一引脚之间通过第二连接线电性连接，第二芯片与第二引脚之间通过第三连接线电性连接。
一实施例中，所述合封芯片还包括用于封装第一芯片和第二芯片的封装体，所述第一芯片的上表面和第二芯片的上表面露出至封装体外部，第一连接线电性连接于第一芯片的上表面和第二芯片的上表面之间，所述封装体的下表面封装于第一基岛和第二基岛上。
一实施例中，所述第一芯片的上表面和第二芯片的上表面与封装体上表面平齐设置、或第一芯片的上表面和第二芯片的上表面凸出于封装体上表面设置。
一实施例中，所述封装框架还包括与第一基岛相连的第一支撑脚、及与第二基岛相连的第二支撑脚。
一实施例中，所述第一芯片与第一支撑脚通过第二连接线电性连接，第二芯片与第二支撑脚通过第三连接线电性连接。
本实用新型又一实施例提供的技术方案如下：
一种数字隔离器，所述数字隔离器包括上述的芯片封装结构。
与现有技术相比，本实用新型具有以下优点：
本实用新型通过重构芯片结构，将第一芯片和第二芯片合封为一个整体后与封装框架进行封装，将封装框架中的两个基岛固定连接，同时保留常规打线方式及框架设计，提高了封装结构及器件性能的稳定性，适用于双芯片数字隔离器等器件中。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中芯片封装结构的结构示意图；
图2为本实用新型一具体实施例中芯片封装结构的结构示意图；
图3为本实用新型一具体实施例中封装框架的平面结构示意图；
图4a、4b分别为本实用新型一具体实施例中合封芯片的平面结构示意图及剖面结构示意图；
图5为本实用新型一具体实施例中芯片封装方法的流程示意图；
图6a～6d为本实用新型一具体实施例中第一芯片和第二芯片进行合封形成合封芯片的工艺流程图。
具体实施方式
以下将结合附图所示的各实施方式对本实用新型进行详细描述。但该等实施方式并不限制本实用新型，本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
在本申请的各个图示中，为了便于图示，结构或部分的某些尺寸会相对于其它结构或部分扩大，因此，仅用于图示本申请的主题的基本结构。
本文使用的例如“上”、“下”、“上方”、“上方”等表示空间相对位置的术语是出于便于说明的目的来描述如附图中所示的一个单元或特征相对于另一个单元或特征的关系。空间相对位置的术语可以旨在包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的设备翻转，则被描述为位于其他单元或特征“上方”的单元将位于其他单元或特征“下方”。
本实用新型公开了一种芯片封装结构，包括封装框架及封装于封装框架上的合封芯片，封装框架包括分离设置的第一基岛和第二基岛，第一基岛和第二基岛的旁侧对应设有若干相互分离的第一引脚和第二引脚，合封芯片包括封装为一体的第一芯片和第二芯片，第一芯片和第二芯片分别位于第一基岛和第二基岛上方，第一芯片和第二芯片之间通过第一连接线电性连接，第一芯片与第一引脚之间通过第二连接线电性连接，第二芯片与第二引脚之间通过第三连接线电性连接。
本实用新型还公开了一种数字隔离器，其包括上述的芯片封装结构。
以下结合具体实施对本实用新型作进一步说明。
参图2并结合图3及图4a、图4b所示，本实用新型一具体实施例中的芯片封装结构包括封装框架10及封装于封装框架上的合封芯片20。
参图3所示，本实施例中的封装框架10包括分离设置的第一基岛111和第二基岛112，第一基岛111和第二基岛112的旁侧对应设有若干相互分离的第一引脚121和第二引脚122。优选地，封装框架10还包括与第一基岛111相连的第一支撑脚131、及与第二基岛112相连的第二支撑脚132。
参图4a、图4b所示，合封芯片20包括封装为一体的第一芯片21和第二芯片22，合封芯片20还包括用于封装第一芯片21和第二芯片22的封装体201，本实施例中第一芯片21的上表面和第二芯片22的上表面与封装体201上表面平齐设置，从而第一芯片21的下表面和第二芯片22的上表面露出至封装体201外部。
当然，在其他实施例中第一芯片21的上表面和第二芯片22的上表面也可以凸出于封装体201的上表面，只要能实现芯片上表面露出与外部电性连接的技术方案均属于所保护的范围。
本实施例中第一芯片21的上表面和第二芯片22的上表面之间通过第一连接线31电性连接，封装体201的下表面封装于第一基岛111和第二基岛112上，第一芯片21的上表面与第一引脚121之间通过第二连接线32电性连接，第二芯片22的上表面与第二引脚122之间通过第三连接线33电性连接。进一步地，第一芯片21的上表面与第一支撑脚131通过第二连接线32电性连接，第二芯片22的上表面与第二支撑脚132通过第三连接线33电性连接。
应当理解的是，本实施例中以3个第一引脚、1个第一支撑脚和3个第二引脚、1个第二支撑脚为例进行说明，在其他实施例中引脚、支撑脚和对应连接线的数量可以根据需要进行调整。
另外，本实施例中的封装框架和合封芯片以2组对应的基岛和芯片为例进行说明，在其他实施例中基岛和芯片的数量也可以设置为3个或3个以上，凡是通过将全部或部分芯片进行合封，再将合封芯片封装于封装框架上的技术方案均属于本实用新型所保护的范围。
参图5所示，本实用新型一具体实施例中的芯片封装方法，具体包括以下步骤：
1、制备第一芯片21和第二芯片22。
首先通过芯片晶圆加工、晶圆减薄、晶圆划片等工艺分别制备第一芯片和第二芯片。
2、将第一芯片21和第二芯片22进行合封形成合封芯片20。
参图6a～6d所示，本实施例中合封芯片的具体步骤为：
参图6a所示，提供一载板40，该载板为硬质封装载板，其材质不做限制，载板40的下表面为平面；
参图6b所示，将第一芯片21的上表面和第二芯片22的上表面贴附于载板40的下表面上，第一芯片21和第二芯片22分离设置。具体地，第一芯片21和第二芯片22的贴附位置按照具体封装框架中第一基岛和第二基岛的相对位置进行设置，以保证合封芯片20与封装框架10封装后，第一芯片21和第二芯片22分别位于第一基岛和第二基岛上方；
参图6c所示，采用封装材料对第一芯片21和第二芯片22进行塑封成型，在载板40下方形成封装体201。其中，封装材料可以为环氧树脂等；
剥离载板40，得到图6d所示的合封芯片20。其中，剥离载板40后，合封芯片中第一芯片的上表面和第二芯片的上表面与封装体上表面平齐设置。
3、将图6d所示的合封芯片20封装于图3所示的封装框架10上，以使第一芯片21和第二芯片22分别位于第一基岛111和第二基岛112上方，塑封体201与第一基岛111和第二基岛112直接封装。
4、参图2所示，打线连接第一芯片和第二芯片，通过第一连接线31电性连接第一芯片21的上表面和第二芯片22的上表面。
5、参图2所示，打线连接第一芯片与第一引脚和第一支撑脚，通过第二连接线32电性连接第一芯片21的上表面与第一引脚121、及第一芯片21的上表面与第一支撑脚131；打线连接第二芯片与第二引脚及第二支撑脚，通过第三连接线33电性连接第二芯片22的上表面与第二引脚122、及第二芯片22的上表面与第二支撑脚132。
进一步地，将合封芯片与封装框架封装并打线后，对整个封装结构进行塑封成型，并切筋分离。
本实用新型中的芯片封装结构和芯片封装方法可应用于数字隔离器中，其中，第一芯片和第二芯片分别为逻辑高电平芯片与逻辑低电平芯片。当然，本实用新型也可以应用于其他半导体封装结构及方法中，第一芯片和第二芯片为其他类型的芯片。
应当理解的是，上述实施例中以两个芯片合封为例进行说明，封装框架中对应设有两个基岛，在其他实施例中，也可以根据封装框架的具体结构，对应设置合封芯片中芯片的位置及数量，芯片的数量也可以设置为三个或三个以上，每个基岛上也可以封装多个第一芯片或第二芯片，此处不再进行详细说明。凡是采用将芯片合封后封装至封装框架上的技术方案均属于本实用新型所保护的范围。
由以上技术方案可以看出，本实用新型具有以下有益效果：
本实用新型通过重构芯片结构，将第一芯片和第二芯片合封为一个整体后与封装框架进行封装，将封装框架中的两个基岛固定连接，同时保留常规打线方式及框架设计，提高了封装结构及器件性能的稳定性，适用于双芯片数字隔离器等器件中。
对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (6)

1.一种芯片封装结构，其特征在于，所述芯片封装结构包括封装框架及封装于封装框架上的合封芯片，所述封装框架包括分离设置的第一基岛和第二基岛，第一基岛和第二基岛的旁侧对应设有若干相互分离的第一引脚和第二引脚，合封芯片包括封装为一体的第一芯片和第二芯片，所述第一芯片和第二芯片分别位于第一基岛和第二基岛上方，第一芯片和第二芯片之间通过第一连接线电性连接，第一芯片与第一引脚之间通过第二连接线电性连接，第二芯片与第二引脚之间通过第三连接线电性连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述合封芯片还包括用于封装第一芯片和第二芯片的封装体，所述第一芯片的上表面和第二芯片的上表面露出至封装体外部，第一连接线电性连接于第一芯片的上表面和第二芯片的上表面之间，所述封装体的下表面封装于第一基岛和第二基岛上。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述第一芯片的上表面和第二芯片的上表面与封装体上表面平齐设置、或第一芯片的上表面和第二芯片的上表面凸出于封装体上表面设置。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述封装框架还包括与第一基岛相连的第一支撑脚、及与第二基岛相连的第二支撑脚。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述第一芯片与第一支撑脚通过第二连接线电性连接，第二芯片与第二支撑脚通过第三连接线电性连接。
6.一种数字隔离器，其特征在于，所述数字隔离器包括权利要求1～5中任一项所述的芯片封装结构。
CN202022356285.6U 2020-10-21 2020-10-21 芯片封装结构及数字隔离器 Active CN212810302U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022356285.6U CN212810302U (zh) 2020-10-21 2020-10-21 芯片封装结构及数字隔离器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022356285.6U CN212810302U (zh) 2020-10-21 2020-10-21 芯片封装结构及数字隔离器

Publications (1)

Publication Number Publication Date
CN212810302U true CN212810302U (zh) 2021-03-26

Family

ID=75090890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022356285.6U Active CN212810302U (zh) 2020-10-21 2020-10-21 芯片封装结构及数字隔离器

Country Status (1)

Country Link
CN (1) CN212810302U (zh)

Similar Documents

Publication Publication Date Title
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
KR100884199B1 (ko) 몰디드 플라스틱 에어리어 어레이 패키지의 패키지 적층을위한 상호 연결 구조 및 형성
CN101165866B (zh) 一种集成电路封装体及其制造方法
CN101989555A (zh) 模造成型的影像传感器封装结构制造方法及封装结构
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
CN101312177A (zh) 用于半导体器件的引线框
US7642638B2 (en) Inverted lead frame in substrate
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
US9000570B2 (en) Semiconductor device with corner tie bars
CN212810302U (zh) 芯片封装结构及数字隔离器
CN212967703U (zh) 芯片封装结构及数字隔离器
TW201308548A (zh) 小基板多晶片記憶體封裝構造
CN110164832A (zh) 大电流半导体功率器件
CN112563233B (zh) 一种平面封装件及其生产方法
CN213071137U (zh) 芯片封装结构及数字隔离器
CN212848364U (zh) 多基岛引线框架的封装结构
CN104064612A (zh) 太阳能供电的ic芯片
CN112103280A (zh) 芯片封装结构、芯片封装方法及数字隔离器
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
CN112151522A (zh) 芯片封装结构、芯片封装方法及数字隔离器
CN111755397A (zh) 多基岛引线框架的封装结构及其封装方法
JPS6370532A (ja) 半導体装置
CN211828760U (zh) 一种基于硅基板与注塑工艺的bga封装结构
CN104037149A (zh) 引线框和基板半导体封装
CN112103281A (zh) 芯片封装结构、芯片封装方法及数字隔离器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant