CN211828760U - 一种基于硅基板与注塑工艺的bga封装结构 - Google Patents
一种基于硅基板与注塑工艺的bga封装结构 Download PDFInfo
- Publication number
- CN211828760U CN211828760U CN202020856017.8U CN202020856017U CN211828760U CN 211828760 U CN211828760 U CN 211828760U CN 202020856017 U CN202020856017 U CN 202020856017U CN 211828760 U CN211828760 U CN 211828760U
- Authority
- CN
- China
- Prior art keywords
- silicon substrate
- chip
- injection molding
- bga
- smt device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
本实用新型的一种基于硅基板与注塑工艺的BGA封装结构，包括硅基板和贴装于硅基板同一侧面上的FC芯片、SMT器件和WB芯片，硅基板内设有相互贯通的通孔，通孔内填充有导电材料，硅基板远离FC芯片的一侧设有若干个BGA引脚，若干个BGA引脚通过通孔分别与FC芯片、SMT器件和WB芯片导通，硅基板上贴装有FC芯片、SMT器件和WB芯片的一侧覆盖有注塑层。通过注塑层与硅基板的优点，在硅基板上使用注塑完成封装，降低硅基板的翘曲并对硅基板上的FC芯片、SMT器件和WB芯片提供良好的封装保护。此外，采用注塑的方式，可以节省出屏蔽罩的粘接区域，缩小封装的整体尺寸。
Description
技术领域
本实用新型属于芯片封装技术领域，具体来说是一种基于硅基板与注塑工艺的BGA封装结构。
背景技术
塑料封装为封装中最常用的结构之一，塑料封装一般采用有机基板作为载体，注塑(Molding)的方式作为芯片的封装保护。有机基板的工艺无法做到很精细，通孔尺寸较大，线宽线距也较大，材料参数不够稳定，不适用与高速高频封装。有机基本多数为单面布局形式。
硅基板也为封装常用载体，硅转接板的制作工艺精度较高，其线宽线距可远精细于有机基板，并通过TSV(硅通孔)完成电气的互联。该工艺比较适应于芯片的高密封装设计，并且材料参数与芯片材质接近，较为稳定。
硅基本一般厚度较薄，结构不易进行注塑或封帽的方式进行封装保护，作为封装载板时一般采用粘接屏蔽罩的封装方式，但是粘接屏蔽罩的可靠性不高，使用环境非常有限，难以满足需求。
实用新型内容
1.实用新型要解决的技术问题
本实用新型的目的在于解决现有的硅基板封装采用粘接屏蔽罩的封装方式造成可靠性不高的问题。
2.技术方案
为达到上述目的，本实用新型提供的技术方案为：
本实用新型的一种基于硅基板与注塑工艺的BGA封装结构，包括硅基板和贴装于硅基板同一侧面上的FC芯片、SMT器件和WB芯片，所述硅基板内均匀设有相互贯通的通孔，所述通孔内填充有导电材料，所述硅基板远离所述FC芯片的一侧设有若干个BGA引脚，若干个所述BGA引脚通过通孔分别与FC芯片、SMT器件和WB芯片导通，所述硅基板上贴装有FC芯片、SMT器件和WB芯片的一侧覆盖有注塑层。
优选的，所述硅基板贴装有WB芯片的一侧设有金手指，该金手指同时与WB芯片和通孔导通。
优选的，所述FC芯片和SMT器件均通过焊接与所述硅基板固定，所述WB芯片通过粘结与所述硅基板固定。
优选的，所述FC芯片、SMT器件和WB芯片相互之间绝缘设置。
优选的，所述注塑层的厚度为0.4mm-1.5mm。
优选的，所述注塑层采用环氧树脂。
优选的，所述硅基板上设有焊盘，所述FC芯片和SMT器件的引脚与所述焊盘连接。
3.有益效果
采用本实用新型提供的技术方案，与现有技术相比，具有如下有益效果：
本实用新型的一种基于硅基板与注塑工艺的BGA封装结构，包括硅基板和贴装于硅基板同一侧面上的FC芯片、SMT器件和WB芯片，硅基板内均匀设有相互贯通的通孔，通孔内填充有导电材料，硅基板远离FC芯片的一侧设有若干个BGA引脚，若干个BGA引脚通过通孔分别与FC芯片、SMT器件和WB芯片导通，硅基板上贴装有FC芯片、SMT器件和WB芯片的一侧覆盖有注塑层。通过注塑层与硅基板的优点，在硅基板上使用注塑完成封装，降低硅基板的翘曲并对硅基板上的FC芯片、SMT器件和WB芯片提供良好的封装保护。此外，采用注塑的方式，可以节省出屏蔽罩的粘接区域，缩小封装的整体尺寸。
附图说明
图1为本实用新型的一种基于硅基板与注塑工艺的BGA封装结构的结构示意图。
示意图中的标号说明：
110、硅基板；111、通孔；120、BGA引脚；130、FC芯片；140、SMT器件；150、WB芯片；160、注塑层。
具体实施方式
为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述，附图中给出了本实用新型的若干实施例，但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例，相反地，提供这些实施例的目的是使对本实用新型的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件；当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件；本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同；本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型；本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例1
参照附图1，本实施例的一种基于硅基板与注塑工艺的BGA封装结构，其包括硅基板110和贴装于硅基板110同一侧面上的FC芯片130、SMT器件140和WB芯片150，所述硅基板110内均匀设有相互贯通的通孔111，所述通孔111内填充有导电材料，所述硅基板110远离所述FC芯片130的一侧设有若干个BGA引脚120，若干个所述BGA引脚120通过通孔111分别与FC芯片130、SMT器件140和WB芯片150导通，所述硅基板110上贴装有FC芯片130、SMT器件140和WB芯片150的一侧覆盖有注塑层160。本实施例通过注塑层160与硅基板110的优点，在硅基板110上使用注塑完成封装，降低硅基板110的翘曲并对硅基板110上的FC芯片130、SMT器件140和WB芯片150提供良好的封装保护。此外，采用注塑的方式，可以节省出屏蔽罩的粘接区域，缩小封装的整体尺寸。
本实施例的硅基板110贴装有WB芯片150的一侧设有金手指，该金手指同时与WB芯片150和通孔111导通。FC芯片130和SMT器件140均通过焊接与所述硅基板110固定，所述WB芯片150通过粘结与所述硅基板110固定。所述硅基板110上设有焊盘，所述FC芯片130和SMT器件140的引脚与所述焊盘连接。
FC芯片130、SMT器件140和WB芯片150相互之间绝缘设置。
注塑层160的厚度为0.4mm-1.5mm，注塑层160的厚度比硅基板110上最高的元器件的高度高100um，可以保证注塑层160稳定性和牢固性。注塑层160采用环氧树脂。
以上所述实施例仅表达了本实用新型的某种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围；因此，本实用新型专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种基于硅基板与注塑工艺的BGA封装结构，其特征在于：包括硅基板(110)和贴装于硅基板(110)同一侧面上的FC芯片(130)、SMT器件(140)和WB芯片(150)，所述硅基板(110)内均匀设有相互贯通的通孔(111)，所述通孔(111)内填充有导电材料，所述硅基板(110)远离所述FC芯片(130)的一侧设有若干个BGA引脚(120)，若干个所述BGA引脚(120)通过通孔(111)分别与FC芯片(130)、SMT器件(140)和WB芯片(150)导通，所述硅基板(110)上贴装有FC芯片(130)、SMT器件(140)和WB芯片(150)的一侧覆盖有注塑层(160)。
2.根据权利要求1所述的一种基于硅基板与注塑工艺的BGA封装结构，其特征在于：所述硅基板(110)贴装有WB芯片(150)的一侧设有金手指，该金手指同时与WB芯片(150)和通孔(111)导通。
3.根据权利要求1所述的一种基于硅基板与注塑工艺的BGA封装结构，其特征在于：所述FC芯片(130)和SMT器件(140)均通过焊接与所述硅基板(110)固定，所述WB芯片(150)通过粘结与所述硅基板(110)固定。
4.根据权利要求1所述的一种基于硅基板与注塑工艺的BGA封装结构，其特征在于：所述FC芯片(130)、SMT器件(140)和WB芯片(150)相互之间绝缘设置。
5.根据权利要求1所述的一种基于硅基板与注塑工艺的BGA封装结构，其特征在于：所述注塑层(160)的厚度为0.4mm-1.5mm。
6.根据权利要求1所述的一种基于硅基板与注塑工艺的BGA封装结构，其特征在于：所述注塑层(160)采用环氧树脂。
7.根据权利要求1所述的一种基于硅基板与注塑工艺的BGA封装结构，其特征在于：所述硅基板(110)上设有焊盘，所述FC芯片(130)和SMT器件(140)的引脚与所述焊盘连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020856017.8U CN211828760U (zh) | 2020-05-21 | 2020-05-21 | 一种基于硅基板与注塑工艺的bga封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020856017.8U CN211828760U (zh) | 2020-05-21 | 2020-05-21 | 一种基于硅基板与注塑工艺的bga封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211828760U true CN211828760U (zh) | 2020-10-30 |
Family
ID=73022284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020856017.8U Active CN211828760U (zh) | 2020-05-21 | 2020-05-21 | 一种基于硅基板与注塑工艺的bga封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211828760U (zh) |
-
2020
- 2020-05-21 CN CN202020856017.8U patent/CN211828760U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100373597C (zh) | 集成电路封装结构及底部填充胶工艺 | |
| KR101521255B1 (ko) | 듀얼 접속부를 구비하는 집적회로 패키지 시스템 | |
| CN215220710U (zh) | 半导体设备 | |
| EP2311084B1 (en) | Flip chip overmold package | |
| US8536684B2 (en) | Method of assembling shielded integrated circuit device | |
| US20030089983A1 (en) | Ball grid array semiconductor package | |
| KR100596685B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| TWI517333B (zh) | 具雙重連接性之積體電路封裝系統 | |
| US9147600B2 (en) | Packages for multiple semiconductor chips | |
| US20100230792A1 (en) | Premolded Substrates with Apertures for Semiconductor Die Packages with Stacked Dice, Said Packages, and Methods of Making the Same | |
| US8368192B1 (en) | Multi-chip memory package with a small substrate | |
| EP1897140A1 (en) | Packaging logic and memory integrated circuits | |
| US7598123B2 (en) | Semiconductor component and method of manufacture | |
| US10068841B2 (en) | Apparatus and methods for multi-die packaging | |
| CN211828760U (zh) | 一种基于硅基板与注塑工艺的bga封装结构 | |
| US20230275034A1 (en) | Selective EMI Shielding Using Preformed Mask | |
| KR20010063236A (ko) | 적층 패키지와 그 제조 방법 | |
| US20140118978A1 (en) | Package substrate and chip package using the same | |
| US20100230826A1 (en) | Integrated circuit package assembly and packaging method thereof | |
| KR101965127B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN201936866U (zh) | 一种功率半导体封装结构 | |
| CN205564729U (zh) | 封装基板及集成电路封装体 | |
| CN212810302U (zh) | 芯片封装结构及数字隔离器 | |
| CN212033001U (zh) | 一种基于混合芯片与注塑工艺的硅基板挖腔结构 | |
| US20120168929A1 (en) | Low cost thermally enhanced hybrid bga and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |