CN215220716U - 多基岛芯片封装结构 - Google Patents

多基岛芯片封装结构 Download PDF

Info

Publication number
CN215220716U
CN215220716U CN202120465702.2U CN202120465702U CN215220716U CN 215220716 U CN215220716 U CN 215220716U CN 202120465702 U CN202120465702 U CN 202120465702U CN 215220716 U CN215220716 U CN 215220716U
Authority
CN
China
Prior art keywords
target
lead
bare chips
chip
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120465702.2U
Other languages
English (en)
Inventor
汪金
张超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huayuan Zhixin Semiconductor Shenzhen Co ltd
Original Assignee
Huayuan Zhixin Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huayuan Zhixin Semiconductor Shenzhen Co ltd filed Critical Huayuan Zhixin Semiconductor Shenzhen Co ltd
Priority to CN202120465702.2U priority Critical patent/CN215220716U/zh
Application granted granted Critical
Publication of CN215220716U publication Critical patent/CN215220716U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Die Bonding (AREA)

Abstract

本实用新型提供了一种多基岛芯片封装结构，包括框架与M个第一目标裸片、M个第二目标裸片，所述框架包括M个基岛，所述第一目标裸片为NMOS或PMOS；不同第一目标裸片设于不同基岛，所述M个第一目标裸片为相同的裸片，所述M个第一目标裸片的中心沿第一方向依次分布，所述M个第一目标裸片相对于所述第一方向的偏转角度是相同的；不同第二目标裸片设于不同基岛，所述M个第二目标裸片为相同的裸片，所述M个第二目标裸片的中心沿第一方向依次分布，所述M个第二目标裸片相对于所述第一方向的偏转角度是相同的。

Description

多基岛芯片封装结构
技术领域
本实用新型涉及芯片封装领域，尤其涉及一种多基岛芯片封装结构。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到的独立芯片进行封装的过程。封装过程为：来自晶片厂的晶圆通过切割工艺后被切割为小的晶片(Die)，然后将切割好的晶片用贴装到相应的基板的对应基岛上，再利用超细的金属(金、银、铜)导线将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead)，并构成所要求的电路；然后再对独立的晶片用注塑或环氧树脂的方式加以封装保护，塑封之后还要进行切筋，镀锡，包装。封装完成后进行成品测试(Test)和包装(Packing) 等工序，最后入库出货。
作为半导体封装框架具有多种分类，SOP(即Small Outline Package) 和QSOP(Quarter Small Outline Package)是表面贴装型封装框架的小部分代表性产品，被广泛使用。其中SOP按管脚数量比较常规地分为7L、8L， QSOP一般指管脚数较多的产品，比如24L。
现有技术中，每装片一次就需要固化一次，而固化需要时间比较久，使得芯片的生产周期太长，以8L规格的半导体封装方法为例，生产一批产品装片1次需要4小时，更换产品一次需要1小时，固化一次需要2.5 小时，故生产完装片和固化需要37.5小时。
实用新型内容
本实用新型提供一种多基岛芯片封装结构，以解决生产时间过长的问题。
本实用新型提供了一种多基岛封装结构，包括框架与M个第一目标裸片、M个第二目标裸片，所述框架包括M个基岛，所述第一目标裸片为NMOS 或PMOS；
不同第一目标裸片设于不同基岛，所述M个第一目标裸片为相同的裸片，所述M个第一目标裸片的中心沿第一方向依次分布，所述M个第一目标裸片相对于所述第一方向的偏转角度是相同的；
不同第二目标裸片设于不同基岛，所述M个第二目标裸片为相同的裸片，所述M个第二目标裸片的中心沿第一方向依次分布，所述M个第二目标裸片相对于所述第一方向的偏转角度是相同的。
可选的，所述多基岛封装结构还包括驱动芯片，所述驱动芯片连接所述 M个第一目标裸片与所述M个第二目标裸片的栅极。
可选的，所述驱动芯片同时设于对应的两个相邻的基岛之上。
可选的，所述多基岛封装结构包括多个引线和引脚，所述多个引线包括以下至少之一：
连接于所述第一目标裸片与对应引脚之间的第一引线；
连接于所述第二目标裸片与对应引脚之间的第二引线；
连接于所述第一目标裸片之间的第三引线；
连接于所述第二目标裸片之间的第四引线。
可选的，所述第一引线、所述第二引线、所述第三引线和所述第四引线为铜线。
可选的，所述第一引线、所述第二引线、所述第三引线和所述第四引线为直径为22～27μm的铜线。
可选的，所述多基岛封装结构包括多个引线和引脚，所述多个引线包括以下至少之一：
连接于所述驱动芯片与所述第一目标裸片之间的第五引线；
连接于所述驱动芯片与所述第二目标裸片之间的第六引线；
连接于所述驱动芯片与对应引脚之间的第七引线；
连接于所述驱动芯片与对应基岛之间的第八引线。
可选的，所述第五引线、所述第六引线、所述第七引线和所述第八引线为合金线。
可选的，所述第五引线、所述第六引线、所述第七引线和所述第八引线为直径为22～27μm的合金线。
可选的，所述第一目标裸片为PMOS，所述第二目标裸片为NMOS。
本实用新型提供了一种多基岛芯片封装结构，通过设置第一目标裸片相对于第一方向的偏转角度，以及第二目标裸片相对于第一方向的偏转角度，实现固化次数的减少，进而缩短多基岛芯片封装结构的生产时间。
本实用新型的可选方案中，采用合金材质的第五引线、第六引线、第七引线和第八引线，进而改善因为芯片之间虚焊导致的焊线良率不高。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型一实施例中多基岛芯片封装结构的构造图；
图2是本实用新型一实施例中双基岛五芯片封装结构的示意图；
图3是本实用新型一实施例中封装方法的流程示意图一；
图4是本实用新型一实施例中封装方法的流程示意图二；
图5是本实用新型一实施例中封装方法的流程示意图三；
图6是本实用新型一实施例中封装方法的流程示意图四；
图7是本实用新型一实施例中封装方法的流程示意图五；
附图标记：
1-框架；
2-基岛；
3-第一目标裸片；
31-第一目标裸片的栅极；
4-第二目标裸片；
41-第二目标裸片的栅极；
5-驱动芯片；
6-引脚；
71-第一引线；
72-第二引线；
73-第三引线；
75-第五引线；
76-第六引线；
77-第七引线；
78-第八引线。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型说明书的描述中，需要理解的是，术语“上部”、“下部”、“上端”、“下端”、“下表面”、“上表面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
在本实用新型说明书的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。
在本实用新型的描述中，“多个”的含义是多个，例如两个，三个，四个等，除非另有明确具体的限定。
在本实用新型说明书的描述中，除非另有明确的规定和限定，术语“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
下面以具体地实施例对本实用新型的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
请参考图1，多基岛封装结构，包括框架1与M个第一目标裸片3、M 个第二目标裸片4，所述框架包括M个基岛2；
不同第一目标裸片3设于不同基岛2，所述M个第一目标裸片3为相同的裸片，所述M个第一目标裸片3的中心沿第一方向依次分布，所述M个第一目标裸片3相对于所述第一方向的偏转角度是相同的；
不同第二目标裸片4设于不同基岛2，所述M个第二目标裸片4为相同的裸片，所述M个第二目标裸片4的中心沿第一方向依次分布，所述M个第二目标裸片4相对于所述第一方向的偏转角度是相同的。
其中的第一目标裸片与所述第二目标裸片可以相同，也可以不同。
其中的偏转角度可以理解为目标裸片的中心与目标裸片的栅极的连线，相对于第一方向的角度，可例如图2中，第一目标裸片的栅极均位于目标裸片的左下角，进而可以采用同一台装片设备对第一目标裸片或第二目标裸片进行装片。
以上实施方式中，通过设置第一目标裸片3相对于第一方向的偏转角度，以及第二目标裸片4相对于第一方向的偏转角度，实现后续封装方法中固化次数的减少，进而缩短多基岛芯片封装结构的生产时间。
一种实施方式中，所述多基岛封装结构还包括驱动芯片5，所述驱动芯片5连接所述M个第一目标裸片3与所述M个第二目标裸片4的栅极，以驱动第一目标裸片和第二目标裸片的栅极。
一种实施方式中，所述驱动芯片同时设于对应的两个相邻的基岛之上，可例如图2中，驱动芯片5设于两个基岛之上，方便两个基岛来支撑驱动芯片5；驱动芯片5的作用是驱动MOS芯片的栅极(gate)，进而放在4颗目标裸片中间方便掌控四周的目标裸片；驱动芯片5同时设于两个基岛之上，还可以减少驱动芯片5到目标裸片的栅极的线长，进而减少线阻、导通时间和损耗。
一种实施方式中，所述多基岛封装结构包括多个引线和引脚6，所述多个引线包括以下至少之一：
连接于所述第一目标裸片与对应引脚之间的第一引线，可例如图2中的第一引线71；
连接于所述第二目标裸片与对应引脚之间的第二引线可例如图2中的第二引线72；
连接于所述第一目标裸片之间的第三引线，可例如图2中的第三引线73；
连接于所述第二目标裸片之间的第四引线；
一种实施方式中，所述多基岛封装结构包括多个引线和引脚6，所述多个引线包括以下至少之一：
连接于所述驱动芯片与所述第一目标裸片之间的第五引线，可例如图2 中的第五引线75；
连接于所述驱动芯片与所述第二目标裸片之间的第六引线，可例如图2 中的第六引线76；
连接于所述驱动芯片与对应引脚之间的第七引线，可例如图2中的第七引线77；
连接于所述驱动芯片与对应基岛之间的第八引线，可例如图2中的第八引线78。
一种实施方式中，所述第一引线、所述第二引线、所述第三引线和所述第四引线为铜线。
一种举例中，所述第一引线、所述第二引线、所述第三引线和所述第四引线为直径为22～27μm的铜线，优选的，所述第一引线、所述第二引线、所述第三引线和所述第四引线可以为直径为25μm的铜线。
一种实施方式中，所述第五引线、所述第六引线、所述第七引线和所述第八引线为合金线，可例如银合金线，由于影响焊线良率的主要因素为驱动芯片与目标裸片或对应引脚之间的引线，进而采用合金材质的引线，可以改善因为芯片之间虚焊导致的焊线良率不高。
一种举例中，所述第五引线、所述第六引线、所述第七引线和所述第八引线为直径为22～27μm的合金线，优选的，所述第五引线、所述第六引线、所述第七引线和所述第八引线为直径为25μm的合金线。
一种实施方式中，所述第一目标裸片为PMOS，所述第二目标裸片为 NMOS。
请参考图3，封装方法，包括：
S201：将所述M个第一目标裸片逐一输送并装片于所述框架的不同基岛，并将所述M个第二目标裸片逐一输送并装片于所述框架的不同基岛；
S202：所述框架上的目标裸片均装片完成后，对所述框架与目标裸片进行第一次固化。
其中，可以先执行步骤S201，在执行步骤S202，也可以先执行步骤S202，后执行步骤S201，还可以将两台装片设备连接到一起，同时执行步骤S201 和步骤S202，可见，以上实施例中的步骤S201与步骤S201之间，没有采用任意的先后顺序。
一种实施方式中，所述第一目标裸片与所述第二目标裸片是利用双头装片设备同时运输与装片的，基于第一目标裸片的相对于第一方向的偏转角度相同，第二目标裸片相对于第一方向的偏转角度相同，M次装片后进行第一次固化，多基岛芯片封装结构的生产周期缩短到最优时间，大大提升了生产的效率。
请参考图4，一种实施方式中，步骤S202之后，还包括：
S203：将驱动芯片输送并装片于所述框架上对应的位置；
S204：所述驱动芯片装片完成后，对所述框架与所述驱动芯片进行第二次固化。
请参考图5，一种实施方式中，步骤S204之后，还包括：
S205：对所述框架进行第一次焊线，焊接的引线包括以下至少之一：
连接于所述第一目标裸片与对应引脚之间的第一引线；
连接于所述第二目标裸片与对应引脚之间的第二引线；
连接于所述第一目标裸片之间的第三引线；
连接于所述第二目标裸片之间的第四引线；
S206：对所述框架进行第二次焊线，焊接的引线包括以下至少之一：
连接于所述驱动芯片与所述第一目标裸片之间的第五引线；
连接于所述驱动芯片与所述第二目标裸片之间的第六引线；
连接于所述驱动芯片与对应引脚之间的第七引线；
连接于所述驱动芯片与对应基岛之间的第八引线。请参考图6，一种实施方式中，步骤S204之后，还包括：
对所述框架、所述目标裸片和所述驱动芯片进行等离子清洗；
对所述框架进行第二次焊线之后，还包括：
对所述框架、所述目标裸片和所述驱动芯片进行等离子清洗。
以上实施方式中，在焊线前后对框架进行等离子清洗，以清洗掉框架表面的污染，可以降低封装过程中分层现象，进而提高焊线的良率。
部分举例中，减少同一批次生产的多基岛芯片封装结构的生产数量，从而，在保证等离子清洗时效性的情况下，缩短生产时间，提升了多基岛芯片封装结构的生产速度。
请参考图7，本实用新型一实施例中的封装方法，其中的PMOS装片和 NMOS装片对应于以上实施例中的步骤S201；
其中的前固化1对应于以上实施例中的步骤S202；
其中的驱动IC装片对应于以上实施例中的步骤S203；
其中的前固化2对应于以上实施例中的步骤S204；
其中的两个Plasma分别对应以上实施例中步骤S207和步骤S208中的等离子清洗；
其中的焊铜线对应于以上实施例中步骤S205；
其中的焊银线，可例如银合金线，对应于以上实施例中步骤S206；
步骤S208对应的第二次Plasma之后，依次进行外观检查、塑封、后固化、电镀、烘烤、印字、切筋成型、成品测试、外观检查等，完成封装。
相较而言，以双基岛五芯片封装方案为例阐述本实用新型一实施例的积极效果：
在区别于本实用新型实施例的部分方案中，由于目标裸片以及目标裸片相对于第一方向的偏转角度的差异，使得芯片封装的过程中，装片设备每次只能对固定位置的一个目标裸片进行装片，因而需要需要装片一次，固化一次，生产一批产品装片一次需要4小时，更换产品一次需要1小时，固化一次需要2.5小时，则对一批产品完成5次装片以及5次固化需要37.5小时，焊线改机需要1小时，完成一批产品生产共需60小时，生产时间过长；
本实用新型实施例中，由于优化了目标裸片相对于第一方向的偏转角度，且采用双头装片设备，可以完成4次装片，进行第一次固化，完成驱动芯片装片，进行第二次固化，故而对一批产品完成装片以及固化，需要20小时，节约了17.5小时，焊线改机两次，完成同样数量的产品需要48小时，节约了10个多小时，且由于更换焊线材质，良率从原来是92％提升99.45％，良率提升7.45％。
本实用新型一实施例中，设置第一目标裸片相对于第一方向的偏转角度，以及第二目标裸片相对于第一方向的偏转角度，进而采用两台装片设备，对第一目标裸片与第二目标裸片进行装片，实现固化次数的减少，采用合金线进行焊线以及采用等离子清洗，提升焊线的良率，同时减小通批次的生产数量，实现了多基岛芯片封装结构生产周期的减少，改善了生产的质量，降低了封装的成本。
在本说明书的描述中，参考术语“一种实施方式”、“一种实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种多基岛芯片封装结构，其特征在于，包括框架与M个第一目标裸片、M个第二目标裸片，所述框架包括M个基岛，所述第一目标裸片为NMOS或PMOS；
不同第一目标裸片设于不同基岛，所述M个第一目标裸片为相同的裸片，所述M个第一目标裸片的中心沿第一方向依次分布，所述M个第一目标裸片相对于所述第一方向的偏转角度是相同的；
不同第二目标裸片设于不同基岛，所述M个第二目标裸片为相同的裸片，所述M个第二目标裸片的中心沿第一方向依次分布，所述M个第二目标裸片相对于所述第一方向的偏转角度是相同的。
2.根据权利要求1所述的多基岛芯片封装结构，其特征在于，还包括驱动芯片，所述驱动芯片连接所述M个第一目标裸片与所述M个第二目标裸片的栅极。
3.根据权利要求2所述的多基岛芯片封装结构，其特征在于，所述驱动芯片同时设于对应的两个相邻的基岛之上。
4.根据权利要求2所述的多基岛芯片封装结构，其特征在于，包括多个引线和引脚，所述多个引线包括以下至少之一：
连接于所述第一目标裸片与对应引脚之间的第一引线；
连接于所述第二目标裸片与对应引脚之间的第二引线；
连接于所述第一目标裸片之间的第三引线；
连接于所述第二目标裸片之间的第四引线。
5.根据权利要求4所述的多基岛芯片封装结构，其特征在于，所述第一引线、所述第二引线、所述第三引线和所述第四引线为铜线。
6.根据权利要求5所述的多基岛芯片封装结构，其特征在于，所述第一引线、所述第二引线、所述第三引线和所述第四引线为直径为22～27μm的铜线。
7.根据权利要求2所述的多基岛芯片封装结构，其特征在于，包括多个引线和引脚，所述多个引线包括以下至少之一：
连接于所述驱动芯片与所述第一目标裸片之间的第五引线；
连接于所述驱动芯片与所述第二目标裸片之间的第六引线；
连接于所述驱动芯片与对应引脚之间的第七引线；
连接于所述驱动芯片与对应基岛之间的第八引线。
8.根据权利要求7所述的多基岛芯片封装结构，其特征在于，所述第五引线、所述第六引线、所述第七引线和所述第八引线为合金线。
9.根据权利要求7所述的多基岛芯片封装结构，其特征在于，所述第五引线、所述第六引线、所述第七引线和所述第八引线为直径为22～27μm的合金线。
10.根据权利要求1至7任一项所述的多基岛芯片封装结构，其特征在于，所述第一目标裸片为PMOS，所述第二目标裸片为NMOS。
CN202120465702.2U 2021-03-03 2021-03-03 多基岛芯片封装结构 Active CN215220716U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202120465702.2U CN215220716U (zh) 2021-03-03 2021-03-03 多基岛芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120465702.2U CN215220716U (zh) 2021-03-03 2021-03-03 多基岛芯片封装结构

Publications (1)

Publication Number Publication Date
CN215220716U true CN215220716U (zh) 2021-12-17

Family

ID=79441713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120465702.2U Active CN215220716U (zh) 2021-03-03 2021-03-03 多基岛芯片封装结构

Country Status (1)

Country Link
CN (1) CN215220716U (zh)

Similar Documents

Publication Publication Date Title
CN104934405B (zh) 基于dip多基岛的引线框架及用其制造封装件的方法
CN101471317B (zh) 引线框架封装及引线框架
CN102222657B (zh) 多圈排列双ic芯片封装件及其生产方法
US7273768B2 (en) Wafer-level package and IC module assembly method for the wafer-level package
CN202259243U (zh) 一种球焊后框架贴膜封装件
CN102683230A (zh) 四边扁平无引脚多圈排列ic芯片封装件生产方法及封装件
US8642395B2 (en) Method of making chip-on-lead package
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN102222658B (zh) 多圈排列ic芯片封装件及其生产方法
CN215220716U (zh) 多基岛芯片封装结构
JPH1167808A (ja) 半導体装置の製造方法および半導体装置
JP2000114206A (ja) 半導体パッケージの製造方法
CN204596785U (zh) 基于dip多基岛的引线框架
US7271469B2 (en) Methods of making integrated circuits
CN112820723A (zh) 多基岛芯片封装结构以及封装方法
CN108648999A (zh) 半导体的封装方法
CN106935520A (zh) 一种内绝缘封装结构及其制造工艺
CN105895615A (zh) 一种超薄封装元件及其制作工艺
CN105870100A (zh) 一种超薄封装件及其制作工艺
CN110970329B (zh) 一种基于可溶解的保护膜制备晶体二极管的方法
JP4207696B2 (ja) 半導体パッケージの製造方法
CN103400811A (zh) 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺
CN102263081A (zh) 带双凸点的四边扁平无引脚双ic芯片封装件及其生产方法
CN107146777A (zh) 一种免切割封装结构及其制造工艺
CN102024711A (zh) 一种提高plcc封装集成电路合格率的方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant